JPH01319944A - 半導体基板表面に薄膜を形成する方法およびその装置 - Google Patents

半導体基板表面に薄膜を形成する方法およびその装置

Info

Publication number
JPH01319944A
JPH01319944A JP63154118A JP15411888A JPH01319944A JP H01319944 A JPH01319944 A JP H01319944A JP 63154118 A JP63154118 A JP 63154118A JP 15411888 A JP15411888 A JP 15411888A JP H01319944 A JPH01319944 A JP H01319944A
Authority
JP
Japan
Prior art keywords
oxide film
chamber
semiconductor substrate
thin film
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63154118A
Other languages
English (en)
Inventor
Katsuhiro Tsukamoto
塚本　克博
Akira Tokui
徳井　晶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP63154118A priority Critical patent/JPH01319944A/ja
Priority to US07/317,710 priority patent/US5028560A/en
Publication of JPH01319944A publication Critical patent/JPH01319944A/ja
Priority to US07/687,154 priority patent/US5178682A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P70/00—Cleaning of wafers, substrates or parts of devices
    • H10P70/10—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6504—In-situ cleaning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6509—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to electromagnetic radiation, e.g. UV light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6512—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/017—Clean surfaces
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/909—Controlled atmosphere
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/974—Substrate surface preparation

Landscapes

  • Formation Of Insulating Films (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は半導体基板表面に薄膜を形成する方法および
その装置に関するものであり、特に、半導体基板表面に
付着又は形成された有機汚染物、金属汚染層、表面損傷
層（以下、有機汚染物等という）を除去した後、引き続
き、大気にさらすことなく、その清浄表面に薄膜を形成
することのできる、半導体基板表面に薄膜を形成する方
法およびその装置に関するものである。
〔従来の技術］ 電子デバイスの特性は、作製中に故意あるいは意図しな
い事故で導入された不純物の存在に極めて強く影響され
るため、全工程にわたって作製環境の清浄度が極めて高
いレベルに維持される必要があり、使用飼料の高純度化
技術、処理雰囲気等の高度の清浄化技術が駆使されてい
る。
半導体デバイスにおいて、その製造工程は薄膜形成工程
と回路パターン形成工程とに大別される。
薄膜形成工程は、さらに、膜種や形成方法により、種々
の工程に細分化され、それぞれ独自のあるいは一部共通
した清浄化技術が開発されている。そして、これらのす
べてに共通して重要かつ基本的な清浄化作業は、薄膜形
成前の基板前処理である。
前処理工程では、通常、脱脂、重金属除去、自然酸化膜
除去を目的として、水洗、酸洗浄あるいはアルカリ洗浄
、化学酸化、希フッ酸処理等が行なわれている。これら
の溶液洗浄法は、現在、確立された工程として広く採用
されているが、その決定的な問題点は、処理終了直後か
ら薄膜形成開始までの間に、処理後の基板が必ず空気に
さらされるため、特に活性な半導体や金属が基板上に露
出しているときは、例外なく、いくらかの自然酸化膜成
長が起こるということである。それゆえ、溶液洗浄は、
有機物、重金属等の不純物の除去には有効であるが、必
ずしも真性表面を得るための手段とは言えない。
自然酸化膜の成長は、後の工程である薄膜形成工程にお
いて、薄膜の品質に決定的な悪影響を及ぼす。薄膜形成
には、たとえば、エピタキシャル成長、ポリシリコン上
への高融点金属膜（いわゆるポリサイド構造）形成、基
板に電気的コンタクトを求める配線形成、極薄絶縁膜形
成等があり、これらの形成工程は、高集積化に伴なって
、今後その重要性が益々増大する工程である。したがっ
て、膜中に取込まれる有害な不純物の除去もさることな
がら、薄膜の品質を向上させるために、基板上に形成さ
れる自然酸化膜の除去が必要となる。
第１１図は、従来の枚葉式スパッタ薄膜形成装置の断面
図である。第１１図を参照して、従来の枚葉式スパッタ
薄膜形成装置はチャンバ１を備えている。該チャンバ１
は、ロックバルブ２ａ、　　ロックバルブ２ｂ、　ロッ
クバルブ２ｃにより、ローダ室３と、エツチング室４と
、デポ室５と、アンローダ室６に区分されている。
ローダ室３は、窒素ガス導入管７ａと排気口８を備えて
いる。ローダ室３内には、たとえばベルトコンベアのよ
うな搬送手段９ａが設けられている。
エツチング室４は、アルゴンガスを導入するアルゴンガ
ス導入管１０ａと、排気口８ｂを備えている。エツチン
グ室４内には、搬送手段９ｂが設けられている。エツチ
ング室４は基板支持台１１ａを含んでいる。基板支持台
１１ａ上にトレイ１２が置かれており、トレイ１２上に
半導体基板たとえばシリコン基板１３が置かれている。
高周波電源１４がマツチング回路１５を介して、基板支
持台１１ａに接続されている。基板支持台１１ａとチャ
ンバ１間は絶縁部１６ａにより絶縁されている。
デポ室５には、アルゴンガスを導入するアルゴンガス導
入管１０ｂと、排気口８ｃが設けられている。デポ室５
内には搬送手段９ｃが設けられている。デポ室５は基板
支持台１１ｂを含んでいる。
また、デポ室５は、ターゲット１７を含む。ターゲット
１７には直流電源１８が接続され、ターゲット１７とア
ルゴンガス間に高電圧が印加されるようになっている。
基板支持台１１ｂとチャンバ１は絶縁部１６ｂにより絶
縁され、ターゲット１７とチャンバｌは絶縁部１６ｃで
絶縁されている。
アンローダ室６は窒素ガス導入管７ｂと、排気口８ｄを
備えている。アンローダ室６内には、搬送手段９ｄが設
けられている。
次に、この装置を用いて、基板上に薄膜を形成する方法
について説明する。
まず、ローダ室３、エツチング室４、デポ室５およびア
ンローダ室６のそれぞれを高真空状態にする。次いで、
真空保持されたローダ室３に、窒素ガス導入管７ａより
窒素ガスを導入し、ローダ室３内を大気圧下に戻す。次
いで、扉（図示せず）を開け、トレイに載せた複数枚の
シリコン基板をローダ室３内に導入し、再び、扉を閉め
る。このシリコン基板は、溶液洗浄を行なったものであ
るが、既にその表面に自然酸化膜が付着している。
続いて、ローダ室３内を排気口８ａから真空ポンプ（図
示せず）で排気し、内部を高真空状態にする。次に、ロ
ックバルブ２ａを開き、搬送手段９ａのモータを駆動さ
せ、トレイ１２の上に載せたシリコン基板１３をエツチ
ング室４内に移動させる。そして、ロックバルブ２ａを
閉じる。なお、ロックバルブ２ａの開閉および搬送手段
９ａの作動は、たとえば外部に設けられたスイッチ手段
（図示せず）で行なわれる。エツチング室４は、１０−
’　〜１Ｏ−８Ｔｏｒｒ程度の高真空状態に保たれてい
る。そして、エツチング室４内に１０−３〜１０−’Ｔ
ｏｒｒのアルゴンガスをアルゴンガス導入管１０ａより
導入する。続いて、高周波電源１４をＯＮし、シリコン
基板１３とアルゴンガスとの間に数１００〜数１０００
ボルトのバイアスを印加して、プラズマを作る。このプ
ラズマ中のアルゴンイオンが、負高圧側のシリコン基板
１３に高いエネルギで衝突して、シリコン基板１３表面
に付着している自然酸化膜をスパッタエツチングする。
スパッタエツチングが完了すると、アルゴンガスの導入
およびバイアスの印加を止める。そして、エツチング室
４内のアルゴンガスを排気して、エツチング室４内を高
真空状態にする。
続いて、ロックバルブ２ｂを開き、搬送手段９ｂのモー
タを駆動させ、トレイ１２に載せたシリコン基板１３を
デポ室５内に移動させる。そして、ロックバルブ２ｂを
閉じる。このとき、２枚目のシリコン基板１３は、エツ
チング室４に移動している。デポ室５も、１０””　〜
１０−’Ｔｏｒｒ程度の高真空状態に保たれている。そ
して、デポ室５内に、１０−’　〜１０〜’Ｔｏｒｒの
アルゴンガスをアルゴンガス導入管１０ｂより導入する
。
続いて、直流電源１８をＯＮＬ、、ターゲット１７とア
ルゴンガスとの間に数１００〜数１０００ボルトの電圧
を印加する。これにより、プラズマが作られる。このプ
ラズマ中のアルゴンイオンが、負高圧側のターゲット１
７に高いエネルギで衝突し、ターゲット１７の物質をス
パッタする。この物質がシリコン基板１３上に堆積し、
薄膜が形成される。所望の膜厚、均一性および膜質を有
する薄膜の形成が完了すると、アルゴンガスの導入およ
び電圧の印加を止め、デボ室５内を排気して、高真空状
態にする。
続いて、ロックバルブ２Ｃを開き、搬送手段９Ｃのモー
タを駆動させ、トレイ１２の上に載せられたシリコン基
板１３をアンローダ室６に移動させる。そして、ロック
バルブ２Ｃを閉じる。このとき、２枚目のシリコン基板
はデボ室５内に、３枚目のシリコン基板はエツチング室
４内に移動している。順次、エツチングされ、続いて、
デボされたシリコン基板１３は、アンローダ室６内のカ
セットに収納される。最後のシリコン基板１３がカセッ
トに収納されると、アンローダ室６内の圧力を大気圧に
戻し、所望の薄膜が形成されたシリコン基板１３がカセ
ットごと取出され、次の工程へ送られる。
［発明が解決しようとする課題］ 従来のスパッタ薄膜形成装置は以上のように構成されて
いる。それゆえ、この装置では、自然酸化膜を除去する
ために、シリコン基板とアルゴンガスとの間に高バイア
スを印加することが必要である。そのため、アルゴンプ
ラズマによって、シリコン基板にダメージが導入される
という問題点があった。
また、高温水素還元法によるガスエツチングによって自
然酸化膜を除去し、その上に連続的に薄膜を形成する方
法も知られている。しかしながら、この高温水素還元法
では、高温（通常１０００℃以上）を要するため、ＰＮ
接合の熱だれ等を招来し、その適用範囲が限定されると
いう問題点があった。
この発明は、上記のような問題点を解決するためになさ
れたもので、溶液洗浄工程を経由することなく、有害な
有機汚染物等を除去すると同時に、十分低温でかつ半導
体基板へＩＲ傷を与えることなしに自然酸化膜を除去し
、引き続き、大気にさらすことなく、該半導体基板表面
に薄膜を形成することのできる、半導体基板表面に薄膜
を形成する方法およびその装置を提供することを目的と
する。
［課題を解決するための手段］ 本発明者等は、長年、半導体基板表面に薄膜を形成する
方法について研究を続けてきた。また、半導体基板表面
に付着した有機汚染物等を除去する方法についても鋭意
研究を続けてきた。その結果、半導体基板を酸化性ガス
雰囲気にさらし、該半導体基板を加熱しながら該半導体
基板表面に光を照射すると、該半導体基板表面に付着し
ていた有機汚染物等が酸化除去され、同時に、該半導体
゛基板表面にごく薄い酸化膜が形成されること、そして
、この酸化膜は、上記酸化膜が形成された半導体基板を
酸化膜除去用ガス雰囲気にさらし、該半導体基板を加熱
しながら、該半導体基板表面に光を照射することによっ
て除去され得ることを知見し、本発明を完成させるに至
った。すなわち、本発明は、半導体基板の表面に付着し
た有機汚染物等を除去し、その後、その清浄表面に薄膜
を形成する方法に係るものであり、半導体基板を準備す
る工程と、上記半導体基板を酸化性ガス雰囲気にさらし
、該半導体基板を加熱しながら、該半導体基板表面に光
を照射して、該半導体基板表面にごく薄い酸化膜を成長
させる酸化膜形成工程とを備え、それによって、上記半
導体基板表面に付着していることがあり得る有機汚染物
等は酸化除去され、さらに、上記酸化膜を成長させた半
導体基板表面から該酸化膜を除去して、上記半導体ｉＡ
仮の清浄表面を露出させる酸化膜除去工程と、上記露出
した半導体基板の清浄表面に、大気にさらすことなく、
引き続き、薄膜を形成する薄膜形成工程と、を備えてい
る。本発明で用いられる酸化性ガスは、Ｏｏ、０□、Ｎ
２０．ＮＦ、からなる群より選ばれたものが好ましい。
本発明の好ましい実施態様において、酸化膜を除去する
方法としては、酸化膜を成長させた半導体基板を酸化膜
除去用ガス雰囲気にさらし、該半導体基板を加熱しなが
ら、該半導体基板表面に光を照射して、該酸化膜を半導
体基板表面から除去する方法がある。この方法によると
、低温で、かつ半導体基板に損傷を与えずに、上記酸化
膜が除去できるからである。
酸化膜除去用ガス雰囲気は、塩化水素ガス、塩素ガスお
よび水素ガスからなる群より選ばれたものが好ましい。
薄膜を形成する方法は、特に限定されないが、化学気相
成長法またはスパッタ堆積法が好ましく採用される。
化学堆積法によって形成される薄膜は特に限定しないが
、単結晶シリコン膜、多結晶シリコン膜または非晶質シ
リコン膜が好ましい。また、窒化シリコン膜または酸化
シリコン膜を含む絶縁体薄膜であってもよい。さらに、
タングステン、モリブデン、タンタルまたはチタンを含
む高融点金属の薄膜、または、これら高融点金属のシリ
サイド化合物の薄膜でもよい。
スパッタ堆積法によって形成される薄膜は、特に限定さ
れないが、絶縁体膜、導電性膜等が好ましい。
酸化膜除去工程において、半導体基板は、２゜０〜７０
０℃の範囲内にある温度に加熱されるのが好ましい。後
に、詳細に、データを示して説明するが、２００℃以下
では自然酸化膜の除去速度が遅いので好ましくなく、７
００℃以上では自然酸化膜の除去速度は速くなる一方、
熱だれ等を引き起こし、好ましくない。
本発明の好ましい他の実施態様において、上記酸化膜除
去工程は、第１のチャンバを準備する工程と、上記第１
のチャンバ内に上記半導体基板を搬入する工程と、上記
第１のチャンバ内を酸化膜除去雰囲気にする工程と、含
み、上記薄膜形成工程は、第２のチャンバを準備する工
程と、上記第１のチャンバから上記第２のチャンバに上
記半導体基板を搬入する工程と、上記第２のチャンバを
薄膜形成用の雰囲気にする工程と、を含む。また、この
実施態様は、上記第１のチャンバと上記第２のチャンバ
との間に、その室内が大気を含まない雰囲気に制御され
た第３のチャンバを準備する工程を含み、上記第１のチ
ャンバから上記第２のチャンバに上記半導体基板を搬入
する工程は、上記第１のチャンバ内における上記酸化膜
除去工程を終えた上記半導体基板を上記第３のチャンバ
内に搬入する工程と、上記第３のチャンバ内に搬入され
た上記半導体基板を前記第２のチャンバ内に搬入する工
程と、を含むと、さらに好ましい。
また、本発明の好ましいさらに他の実施態様は、チャン
バを準備する工程を含み、上記酸化膜除去工程は、上記
半導体基板を上記チャンバ内に搬入する工程と、上記チ
ャンバ内を酸化膜除去用ガス雰囲気にする工程と、を含
み、上記薄膜形成工程は、上記チャンバ内を上記酸化膜
除去用ガス雰囲気から薄膜形成用の雰囲気に置換える工
程を含む。
本発明において採用される光は、低圧水銀ランプ、高圧
水銀ランプ、水銀−キセノンランプ、エキシマレーザ等
から照射される紫外線が好ましい。
そして、半導体基板表面に薄膜を形成する装置としては
、半導体基板を収容するチャンバと、上記チャンバ内に
収容された上記半導体基板の表面に酸化膜を成長させる
酸化膜形成手段と、を備え、上記酸化膜形成手段は、上
記チャンバ内に酸化性ガスを導入する酸化性ガス導入手
段と、上記チャンバ内に収容された上記半導体基板を加
熱する第１の加熱手段と、上記チャンバ内に収容された
上記半導体基板の表面に光を照射する第１の光照射手段
と、を含み、さらに上記半導体基板表面に形成された上
記酸化膜を除去する酸化膜除去手段と、上記酸化膜が除
去された半導体基板の清浄表面に薄膜を形成する薄膜形
成手段と、を備える装置がある。
本発明で用い得る酸化膜除去手段は、上記チャンバ内に
酸化膜除去用ガスを導入する酸化膜除去用ガス導入手段
と、上記チャンバ内に収容された上記半導体基板を加熱
する第２の加熱手段と、上記チャンバ内に収容された上
記半導体基板の表面に光を照射する第２の光照射手段と
、を含むものが好ましい。
本発明で用い得る薄膜形成手段は、特に限定されないが
、化学的気相成長法により薄膜を形成する手段、または
スパッタ堆禎法により薄膜を形成する手段が好ましく採
用される。
本発明に係る装置の好ましい他の実施態様において、上
記チャンバは酸化膜形成室と、酸化膜除去室と、薄膜形
成室と、を備え、上記酸化膜形成手段は上記酸化膜形成
室に設けられ、上記酸化膜除去手段は上記酸化膜除去室
に設けられ、上記薄膜形成手段は上記薄膜形成室に設け
られ、当該装置は、上記半導体基板を上記酸化膜形成室
から、上記酸化膜除去室、上記薄膜形成室へと順次搬送
する搬送手段を備えている。そして、上記チャンバは酸
化膜除去室と薄膜形成室との間に薄膜形成前室を備え、
上記搬送手段は、上記半導体基板を上記酸化膜形成室か
ら、上記酸化膜除去室、上記薄膜形成前室、上記薄膜形
成室へと順次搬送するようにされたものであると、さら
に好ましい。
また本発明に係る装置のさらに他の好ましい実施態様に
おいて、上記チャンバは前室と後室とを備え、上記酸化
膜形成手段は上記前室に設けられ、上記酸化膜除去手段
および上記薄膜形成手段は上記後室に設けられ、当該装
置は上記半導体基板を上記前室から上記後室へと搬送す
る搬送手段を備えている。この場合、上記酸化膜除去手
段は、上記後室内に酸化膜除去用ガスを導入する酸化膜
除去用ガス導入手段と、上記後室内に収容された上記半
導体基板を加熱する第２の加熱手段と、上記半導体基板
の表面に光を照射する第２の光照射手段と、を含み、上
記薄膜形成手段は、ターゲット材料をスパッタし、その
たたき出された粒子を対向する半導体基板上に付着させ
て薄膜を形成する手段を含み、上記後室は、該後室内に
収容された半導体基板を移動させる基板移動手段を含み
、上記基板移動手段は、上記半導体基板上に形成された
酸化膜を除去するときには、上記半導体基板の表面が上
記第２の光照射手段と対向するように上記半導体基板を
移動させるものであり、上記半導体基板上に薄膜を形成
するときには、上記半導体基板の表面が上記ターゲット
材料と対向するように上記半導体基板を移動させるもの
が好ましい。
［作用］ 次に、本発明の作用を、第１Ａ図〜第１Ｄ図を参照して
説明する。
上述のとおり、この発明においては、第１Ａ図および第
１Ｂ図を参照して、半導体基板１３たとえばシリコン基
板を酸化性ガス雰囲気中に置き、紫外線を照射すること
により、光化学反応で上記半導体基板１３の表面を酸化
し、該半導体基板１３の表面に付着していることがあり
得る有害な有機汚染物２０を除去し、これと同時に、そ
の表面にごく薄い酸化膜２１を成長させ、有害な金属汚
染層や表面損傷層をこの薄い酸化膜２１の中に取込む。
その後、第１Ｃ図を参照して、たとえば、塩化水素ガス
または塩素ガス雰囲気中で紫外線を照射することにより
、上述の光化学反応で成長した酸化膜２１を除去し、清
浄な半導体基板表面を露出させる。次いで、第１Ｄ図を
参照して、大気にさらすことなく、その清浄表面に、連
続的に薄膜２２を化学気相成長法（以下、ＣＶＤ法とい
う）等により形成する。これによって、半導体基板１３
と薄膜２２との界面に、有害な有機汚染物、自然酸化膜
、金属汚染層および損傷層のない、すなわち、半導体基
板１３と薄膜２２との界面がよく制御された半導体装置
が得られる。
［実施例］ 以下、この発明の実施例を図について説明する。
第２図は、この発明の第１の実施例の断面図である。
第２図を参照して、実施例に係る薄膜形成装置は、チャ
ンバ１を備えている。チャンバ１の内壁は、耐食性の材
料で被覆されている。チャンバ１は、ロックバルブ２ａ
、ロックバルブ２ｂにより区分された、酸化膜形成室２
３と、酸化膜除去室２４と、薄膜形成室２５と、を備え
ている。酸化膜形成室２３には、酸化性ガス導入管３０
が設けられている。酸化膜形成室２３には、たとえばベ
ルトコンベアのような搬送手段９ａが設けられている。
酸化膜形成室２３には、酸化膜形成室２３内に紫外線を
入射するための紫外線入射窓２６ａが設けられている。
紫外線入射窓２６ａに対向して、低圧水銀ランプ２７ａ
が設置されている。酸化膜形成室２３内には、基板支持
台１１ａが設置され、基板支持台１１ａの上には半導体
基板たとえばシリコン基板１３が置かれている。基板支
持台１１ａは加熱手段２８ａを備えている。これにより
、基板支持台１１ａを介して、シリコン基板１３を加熱
できる。
酸化膜除去室２４には、酸化膜除去用ガス導入管３１が
設けられている。酸化膜除去室２４には、搬送手段９ｂ
が設けられている。酸化膜除去室２４には、酸化膜除去
室２４内に紫外線を入射するための紫外線入射窓２６ｂ
が設けられている。紫外線入射窓２６ｂに対向して、低
圧水銀ランプ２７ｂが設置されている。酸化膜除去室２
４内には、基板支持台１１ｂが設置され、基板支持台１
１ｂの上にはシリコン基板１３が置かれている。基板−
支持台１１ｂは加熱手段２８ｂを備えている。
薄膜形成室２５には、排気口８と、反応ガス導入管２９
ａ、２９ｂが設けられている。薄膜形成室２５には、搬
送手段９Ｃが設けられている。薄膜形成室２５内には、
基板支持台１１Ｃが設置されている。基板支持台１１Ｃ
は、加熱手段２８ｃを備えている。
次に、この装置を用いて、半導体基板上に薄膜を形成す
る方法について説明する。
酸化膜形成室２３内に設けられている基板支持台１１ａ
の上にシリコン基板１３を置く。このシリコン基板１３
は溶液洗浄を行なっていない。それゆえ、このシリコン
基板１３には、有機汚染物が付着していることがあり、
自然酸化膜、金属汚染層、表面損傷層が形成されている
ことがある（第１Ａ図参照）。次に、酸化性ガス導入管
３０°より、酸化膜形成室２３内に酸素、オゾン、Ｎ２
０あるいはＮＦ、等の酸化性ガスを導入する。その後、
低圧水銀ランプ２７ａを点灯し、紫外線入射窓２６ａよ
り、酸化膜形成室２３内に紫外線を入射する。このとき
、加熱手段２８ａを動作させて、シリコン基板１３を室
温から３００℃に加熱する。これにより、シリコン基板
１３の表面に付着していることがある有機汚染物等は、
酸化されて、昇華する。さらに、シリコン基板１３の温
度を５００℃から８００℃程度に上げると、光化学反応
により、シリコン基板１３の表面にごく薄い酸化膜が形
成される。これにより、シリコン基板表面に付着してい
た有害な金属汚染層や、前工程のエツチング等で生じて
いた表面損傷層は、この薄い酸化膜の中に取込まれる（
以上、第１Ｂ図参照）。
次に、ロックバルブ２ａを開き、搬送手段９ａ。
９ｂを駆動し、シリコン基板１３を酸化膜除去室２４内
に送り込む。そして、酸化膜除去用ガス導入管３１より
、酸化膜除去用ガスたとえばＨＣｉガスを酸化膜除去室
２４内に導入する。次いで、低圧水銀ランプ２７ｂを点
灯し、紫外線を酸化膜除去室２４内に導入し、シリコン
基板１３を２００〜７００℃に加熱する。すると、酸化
膜がエツチング除去され、シリコン基板の清浄表面が現
われる（第１Ｃ図参照）。
なお、水素ガスを用いた場合、紫外線を照射しないと１
０００〜１２００℃の高温を要するが、紫外線照射によ
り、５００〜８００℃の低い温度で酸化膜が除去される
。塩素ガスを用いた場合も、同様である。
表面に形成されていた有害な金属汚染層や、前工程のエ
ツチングなどで生じていた表面損傷層は、薄い酸化膜層
に取込まれているため、この薄い酸化膜を上述のように
して除去することにより、金属汚染物や表面損傷等がシ
リコン基板表面から除去され、その清浄表面が現われる
（以上、第１Ｃ図参照）。
以下において、第１Ａ図〜第１Ｃ図に示す工程（すなわ
ち、酸化膜形成工程と酸化膜除去工程を合わせた工程）
を、光クリーニング工程と称する。
次に、ロックバルブ２ｂを開き、搬送手段９ｂ。
９ｃを駆動することにより、シリコン基板１３を薄膜形
成室２５内に設けられた基板支持台１１ｃの上に搬送す
る。そして、ロックバルブ２ｂを閉じる。その後、排気
口８より、薄膜形成室２５内を排気する。次いで、シリ
コン基板１３を加熱手段２８ｃにより加熱して、ＣＶＤ
用反応性ガスを反応ガス導入管２９ａ、２９ｂより、薄
膜形成室２５内に導入する。すると、シリコン基板１３
上に薄膜が形成される。この際、有機汚染物、自然酸化
膜、金属汚染層、表面損傷層が、光クリーニング工程に
よりシリコン基板表面から除去されているので、シリコ
ン基板と薄膜との界面がよく制御された半導体装置が得
られる（第１Ｄ図参照）。
ＣＶＤ法により形成する薄膜としては、シリコン基板上
の単結晶シリコン膜すなわちエピタキシャルシリコン膜
、多結晶シリコン膜、非晶質シリコン膜等がある。
エピタキシャルシリコン膜の形成においては、半導体基
板との界面に自然酸化膜の存在しないエピタキシャルシ
リコン膜を、６００℃程度の低温の基板温度で形成する
ことが可能となる。また、有害な金属汚染層や損傷層が
ないため、極めて結晶性に優れたエピタキシャル膜とな
る。これにより、コンタクト抵抗の十分少さいものが得
られる。
また、多結晶シリコン膜の形成においても、基板との間
にコンタクト抵抗を著しく増大させる原因となっている
自然酸化膜が介在しなくなるため、コンタクト抵抗が十
分少さな多結晶シリコン配線を安定して形成することが
可能となる。
また、ＣＶＤ法により形成する薄膜として、たとえばゲ
ート絶縁膜や、キャパシタ絶縁膜として使用される酸化
シリコン膜や、窒化シリコン膜等の極薄絶縁膜も形成可
能であり、半導体基板との界面に自然酸化膜が介在しな
い、良質の極薄絶縁膜が得られる。
自然酸化膜は、高温で意図的に酸化して形成した酸化シ
リコン膜と異なり、膜が緻密でなく、欠陥も多いため、
絶縁耐圧が極めて低い。本発明に従って、酸化シリコン
膜や窒化シリコン膜を形成すると、このような自然酸化
膜が存在しなくなるため、絶縁特性が大幅に向上した半
導体装置が得られる。
また、窒化シリコン膜の形成においでも、自然酸化膜が
存在しないため、誘電率の低下のない、絶縁特性の極め
て良好な薄膜を提供し得る。
さらに、光クリーニング工程により半導体基板の清浄表
面を露出させた後、タングステン、モリブデン、タンタ
ル、チタン等の高融点金属や、これらのシリサイド化合
物の薄膜を、ＣＶＤ法によって形成してもよい。
いずれの場合も、界面に自然酸化膜が存在しない薄膜が
得られるため、熱処理なしでも、極めて低いコンタクト
抵抗を有する半導体装置が得られる。
次に、上述の酸化膜除去工程を、実験データを示しなが
ら、さらに詳細に説明する。
上述のようにして酸化膜が除去されるわけであるが、酸
化膜が除去されているか否かを確認するためには、工夫
を要する。なぜなら、シリコンは極めて酸化されやすい
物質であるので、上述の方法に従って酸化膜を除去して
も、その効果を確認するためにシリコン基板を装置外に
取出すと、その瞬間に再び表面が酸化されてしまうから
である。
そこで、その評価にあたり、ごこては巧みな手法が考案
されている。その手法とは、シリコン基板の表面から酸
化膜を除去した後、そのまま、その上へシリコン窒化膜
等の酸素原子を含まない薄膜を堆積し、その後、オージ
ェ電子分光法等で膜厚方向の元素プロファイルを観測す
る、という方法である。この方法によれば、シリコン基
板（Ｓｉ）と堆積膜（Ｓｉ３Ｎ４）との界面近傍におけ
る酸素の信号の検出の有無により、酸化膜の有無が判定
される。
第３Ａ図は、シリコン基板の表面から酸化膜を除去した
直後に、シリコン窒化膜をＣＶＤ法により堆積させて得
た試料の、膜厚方向のオージェプロファイルである。こ
の薄膜は、第２図に示した、本発明に係る薄膜形成装置
で形成することができる。この場合、反応性ガスとして
、５ｉＨ２ＣＱ１２ガスとＮＨ，ガスを使用することは
言うまでもない。
第３Ａ図において、横軸はスパッタ時間であり、縦軸は
オージェ信号である。第３Ａ図から明らかなように、酸
化膜の除去処理（ＨＣｕ処理）を行なったものは、Ｓｉ
とＳｉ３Ｎ４の界面近傍に、酸素の信号が検出されなか
った。
第３Ｂ図は、酸化膜の除去処理を行なわずに、そのまま
Ｓｔ、Ｎ４を堆積したものの、膜厚方向の元素プロファ
イルである。第３Ｂ図から明らかなように、ＳｔとＳｉ
、Ｎ４の界面近傍に、酸素の信号が検出された。
以上の結果より、上述の酸化膜除去工程を経由すると、
酸化膜がシリコン基板表面から確実に除去される、とい
うことが確認される。
次に、酸化膜の除去処理における、望ましい基板温度の
範囲を求める実験を行なった。
第４図は、ＵＶ−ＨＣｕ系でシリコン基板をエツチング
したときの、エツチング速度と温度との関係を示した、
アレニウスプロット（ｌｏｇ　（エツチングレート）ｖ
ｓ、１／Ｔ）である。ここでは、酸化膜の除去速度でな
く、シリコン基板のエツチング速度をとっている。これ
は、以下の理由による。すなわち、酸化膜は薄すぎて、
除去速度の定】ができないから、シリコン基板のエツチ
ング速度を求め、このシリコン基板のエツチング速度か
ら酸化膜の除去速度を推測しよう、と考えたためである
。第４図の結果を説明する前に、エツチング速度の求め
方を、第５Ａ図、第５Ｂ図および第５Ｃ図を参照して説
明する。まず、第５Ａ図を参照して、酸化膜のマスク３
２が形成された半導体基板３３を準備する。半導体基板
３３には、１〜１００Ω・Ｃｍの抵抗を有するｐ型（１
００）シリコン基板を用いた。次に、第５Ｂ図を参照し
て、エツチングを所定のエツチング条件（１００％ＨＣ
ｉ：　７００ｓｅｃｍ、雰囲気圧カニ７．２Ｔｏ　ｒ　
ｒ、低圧水銀ランプの照射のある場合とない場合）下で
行なった。次に、第５Ｃ図を参照して、マスク３２を除
去し、エツチング深さｄを求めた。このエツチング深さ
ｄから、エツチング速度が求められた。
以上のような求め方により、ＵＶを照射する場合とＵＶ
を照射しない場合に分けて、種々の温度でエツチング速
度を求めた。第４図は、このようにして求められたエツ
チング速度を温度の関数として、アレニウスプロットし
たものである。
第４図の上のプロットを参照して、ＵＶ照射がある場合
、エツチング速度は室温から２００℃にかけて少しずつ
上昇し、２００℃を屈曲点として急上昇することがわか
った。これは、２００℃以下では実効的なエツチングが
起こらず、２００℃以上にして初めて実効的なエツチン
グが起こる、ということを示している。また、第４図の
下のプロットは、ＵＶを照射しないと、基板温度を６０
０℃まで上昇させても、エツチング速度があまり大きく
ならず、実効的なエツチングが起こらないことを示して
いる。これらのエツチング条件は、本発明の酸化膜除去
工程と同じであるから、第４図の結果は、酸化膜の除去
速度にそのままあてはめることができる。
以上の結果より、基板温度を２００℃以上とし、かつＵ
Ｖを照射して初めて、熱と光の相乗効果により、実効的
な酸化膜除去処理が行なえるということが明らかとなっ
た。ところで、第４図からも明らかなように、２００℃
以上ならば、温度を上げれば上げるほど、酸化膜の除去
速度は大きくなる。しかしながら、６００℃以上に基板
温度を上げると、アモルファスシリコンがポリシリコン
に変化すると報告されている（Ｅ、Ｋ１ｎ５ｂｒ。
ｎ、Ｍ、Ｓｔｅｒｎｈｅｉｍ、ａｎｄ　　Ｒ，Ｋｎｏｅ
ｌｌ、Ａｐｐｌ、Ｐｈｙｓ、Ｌｅｔｔ、、Ｖｏｌ、４２
．Ｎｏ、９，８３５．１　　Ｍａｙ　（１９８３））。
最近のデバイス作製上の傾向として、ポリシリコンはな
るべく結晶粒径の小さい、すなわち非晶質に近いものが
望まれており、基板温度は上述のとおり６００℃以下に
するのが望ましいが、これ以上の温度で処理しても実用
的には十分に使用に耐え得るものが得られるし、また温
度を上げると酸化膜の除去速度が速くなるという利点が
ある。
しかし、７００℃を越えると、上記利点よりも、アモル
ファスシリコンからポリシリコンへ変化するという不利
な点が強調されるようになる。したがって、半導体基板
の処理温度は２００〜７００℃の範囲にある温度に設定
されるのが好ましい。
第６図は、この発明の第２の実施例の断面図である。な
お、第６図に示す実施例は、以下の点を除いて、第２図
に示す実施例と同様であり、相当する部分には同一の参
照番号を付し、その説明を省略する。
第６図に示す実施例が第２図に示す実施例と異なる点は
、酸化膜除去室２４と薄膜形成室２５との間に薄膜形成
前室３４を備えている点である。
薄膜形成前室３４には基板支持台１１ｄが設けられ、搬
送手段９ｄが設けられている。薄膜形成前室３４の働き
は、次のとおりである。すなわち、酸化膜除去室２４内
において、酸化膜除去工程を終えたシリコン基板１３を
ロックバルブ２ｂヲｆＪけて、薄膜形成前室３４に送り
込む。そして、ロックバルブ２ｂを閉じる。次いで、ロ
ックバルブ２Ｃを開けて、搬送手段９ｄを駆動して、シ
リコン基板１３を薄膜形成室２５内に送り込む。そして
、ロックバルブ２Ｃを閉じる。こうすることにより、酸
化膜除去室２４内のガスと薄膜形成室２５内のガスが混
ざるいうことはなくなり、酸化膜除去室２４と薄膜形成
室２５との相互汚染が防止される。
第７図は、この発明の第３の実施例を示す断面図である
。第３の実施例に係る薄膜形成装置は、前室３５と後室
３６を備えている。この前室３５は、第２図に示した、
酸化膜形成室２３の構成と同じであるので、相当する部
分には同一の参照番号を付し、その説明を省略する。
後室３６には、酸化膜除去用ガス導入管３１と、排気口
８と、反応ガス導入管２９ａ、２９ｂが設けられている
。後室３６には、搬送手段９ｂが設けられている。後室
３６には、後室３６内に紫外線を入射するための紫外線
入射窓２６ｂが設けられている。紫外線入射窓２６ｂに
対向して、低圧水銀ランプ２７ｂが設置されている。後
室３６内には、基板支持台１１ｂが設置され、基板支持
台１１ｂの一ヒにはシリコン基板１３が置かれている。
基板支持台１１ｂは加熱手段２８ｂを備えている。
次に、この装置を用いて、シリコン基板１３上に薄膜を
形成する方法について説明する。
前室３５内でシリコン基板１３の上に酸化膜を形成する
工程は、第２図に示す実施例のところで説明したのと同
一であるので、その説明を省略する。したがって、ここ
では、その後の工程について説明する。シリコン基板１
３の上に酸化膜を形成した後、ロックバルブ２ａを開き
、搬送手段９ａ、９ｂを駆動し、シリコン基板１３を後
室３６内に送り込む。その後、ロックバルブ２ａを閉じ
る。そして、酸化膜除去用ガス導入管３１より、ＨＣｆ
Ｌガスを後室３６内に導入する。次いで、低圧水銀ラン
プ２７ｂを点灯し、紫外線を後室３６内に導入し、シリ
コン基板を２００〜７００℃に加熱する。すると、シリ
コン基板上に形成された酸化膜はエツチング除去され、
シリコン基板の清浄表面が現われる。その後、排気口８
より、後室３６内を排気する。次いで、シリコン基板１
３を加熱手段２８ｂにより加熱して、ＣＶＤ用反応性ガ
スを反応ガス導入管２９ａ、２９ｂより後室３６内に導
入する。すると、シリコン基板１３上に薄膜が形成され
る。このような構成にすると、装置が非常にコンパクト
になるという効果を奏する。
第８図は、この発明の第４の実施例に係る薄膜形成装置
の断面図である。第４の実施例に係る薄膜形成装置は、
酸化膜形成室２３と酸化膜除去室２４と薄膜形成室２５
と、を備えている。酸化膜形成室２３と酸化膜除去室２
４の構成は、第２図に示したものとほとんど同一であり
、相当する部分には同一の参照番号を付し、その説明を
省略する。第２図に示す実施例と異なる点は、薄膜形成
室２５がスパッタ堆積法によって薄膜を形成する手段を
備えている点である。薄膜形成室２５には、アルゴンガ
スを導入するアルゴンガス導入管１０と、排気口８が設
けられている。薄膜形成室２５内には搬送手段９Ｃが設
けられている。薄膜形成室２５はターゲット１７を含む
。ターゲット１７には直流電源１８が接続され、ターゲ
ット１７とアルゴンガス間に高電圧が印加されるように
なっている。基板支持台１１Ｃとチャンバ１は絶縁部１
６ｂにより絶縁され、ターゲット１７とチャンバ１は絶
縁部１６Ｃで絶縁されている。
次に、動作について説明する。酸化膜除去室２４でシリ
コン基板１３の表面から酸化膜を除去した後の工程から
説明する。ロックバルブ２ｂを開き、搬送手段９ｂ、９
ｃを駆動し、シリコン基板１３を薄膜形成室２５内に送
り込む。次いで、ロックバルブ２ｂを閉じる。その後、
排気口８より、真空ポンプにより、薄膜形成室２５内を
排気し、１０−７〜１０−’Ｔｏｒｒ程度の高真空状態
にする。その後、薄膜形成室２５内に、１０−３〜１０
−’Ｔｏｒｒのアルゴンガスをアルゴンガス導入管１０
より導入する。続いて、直流電源１８によって、ターゲ
ット１７とアルゴンガスとの間に数１００〜数１０００
ボルトの電圧を印加する。
これにより、プラズマが作られる。このプラズマ中のア
ルゴンイオンが、負高圧側のターゲット１７に高いエネ
ルギで衝突して、ターゲット１７の物質をスパッタする
。この物質がシリコン基板１３上に堆積し、薄膜が形成
される。
第９Ａ図および第９Ｂ図は、この発明の第５の実施例の
断面図である。第５の実施例に係る薄膜形成装置は、前
室３５と後室３６とを備えている。
前室３６は、第２図に示す実施例の酸化膜形成室２３の
構成とほぼ同一なので、相当する部分には同一の参照番
号を付し、その説明を省略する。
後室３６は、酸化膜除去用ガス導入管３１と、アルゴン
ガス導入管１０と、排気口８とを備えている。後室３６
には、後室３６内に紫外線を入射するための紫外線入射
窓２６ｂが設けられている。
紫外線入射窓２６ｂに対向して、低圧水銀ランプ２７ｂ
が設置されている。後室３６には、基板支持台１１ｂが
設けられている。基板支持台１１ｂは、加熱手段２８ｂ
を備えている。後室３６にはターゲット１７が設けられ
ており、ターゲット１７と後室３６は絶縁部１６ｃによ
り絶縁されている。ターゲット１７には直流電源１８が
接続されている。後室３６内にはプラテン３７が設置さ
れ、プラテン３７は回転軸３８を中心に回転できるよう
になっている。プラテン３７には、トレイ３９が固定さ
れている。トレイ３９には、わずかに盛上がった凸部４
０が設けられている。シリコン基板１３はトレイ３９の
上に置かれている。
第９Ａ図を参照して、後室３６を酸化膜除去室として使
用する場合には、プラテン３７は支軸４１に支えられて
、水平に配向する。このとき、シリコン基板１３と低圧
水銀ランプ２７ｂは互いに対向する。
第９Ｂ図を参照して、後室３６を薄膜形成室として使用
する場合には、プラテン３７を回転軸３８を中心に回転
させ、シリコン基板１３をターゲット１７と対向させる
。プラテン３７が回転すると、シリコン基板１３はプラ
テン３７の市内を斜め下方向に滑り落ちようとするが、
凸部４０によって、それ以上の落下が防止される。
次に、この装置を用いて、半導体基板の表面に薄膜を形
成する方法について説明する。
酸化膜形成室で酸化膜を形成する方法については、第２
図の説明のところで述べた方法と同じであるので、ここ
ではその説明を省略し、それ以後の工程について説明す
る。
第９Ａ図を参照して、プラテン３７を支軸４１に支持さ
せて、プラテン３７を水平方向に配向させる。続いて、
ロックバルブ２ａを開けて、搬送手段９ａ、９ｂを駆動
し、酸化膜が形成されたシリコン基板１３を後室３６内
に送り込む。そして、トレイ３９の上に、シリコン基板
１３を置く。このとき、シリコン基板１３と低圧水銀ラ
ンプ２７ｂは対向する。次いで、酸化膜除去用ガス導入
管３１より、ＨＣＩＩガスを後室３６内に導入し、シリ
コン基板１３の表面にＨＣｉガスを供給する。
次いで、低圧水銀ランプ２７ｂを点灯することにより、
紫外線入射窓２６ｂからシリコン基板１３の表面に紫外
線を照射する。この紫外線照射と同時に、シリコン基板
１３を加熱手段２８ｂにより、２００〜７００℃に加熱
する。すると、光と熱の相乗効果により、シリコン基板
１３上の酸化膜が除去される。酸化膜の除去が完了する
と、ＨＣｕガスの導入および低圧水銀ランプ２７ｂの照
射を止め、後室内のＨＣｕガスを排気して、後室３６内
を高真空状態にする。
続いて、第９Ｂ図を参照して、プラテン３７を回転軸３
８を中心に回転させ、シリコン基板１３とターゲット１
７とを対向させる。この状態で、アルゴンガス導入管１
０よりアルゴンガスを導入し、直流電源１８によって、
アルゴンガスとターゲット１７間に高電圧を印加し、プ
ラズマを発生させる。このプラズマ中のアルゴンイオン
がターゲット１７に高いエネルギで衝突し、ターゲット
１７の物質をスパッタして、この物質をシリコン基板１
３上に堆積させる。すると、シリコン基板１３の表面に
薄膜が形成される。このような措成にしても、シリコン
基板と薄膜との界面構造がよく制御された半導体装置が
得られる。
第１０Ａ図は、この発明の第６の実施例に係る薄膜形成
装置の断面図であり、第１０Ｂ図は第１０Ａ図における
Ｂ−Ｂ断面図である。この装置は、シリコン基板を大量
に処理するための装置である。
これらの図を参照して、実施例に係る薄膜形成装置はチ
ャンバ１を備えている。チャンバ１の内壁は、耐食性の
材料で被覆されている。チャンバ１は、ロックバルブ２
ｂ、ロックバルブ２Ｃにより区分された、酸化膜形成室
２３と、酸化膜除去室２４と、薄膜形成室２５とを備え
ている。
酸化膜形成室２３は、被処理物を入れるための入口が設
けられており、その入口はロックバルブ２ａで閉じられ
ている。酸化膜形成室２３には、酸化性ガス導入管３０
が設けられている。酸化膜形成室２３には、酸化膜形成
室２３内に紫外線を入射するための紫外線入射窓２６ａ
が設けられている。紫外線入射窓２６ａに対向して、低
圧水銀ランプ２７ａが設置されている。酸化膜形成室２
３内には、基板支持台１１ａが設置され、基板支持台１
１ａの上には、ボート４２が置かれている。
図には現われていないが、基板支持台１１ａの支持面に
は雄型接続具が設けられ、ボート４２の底部には雌型接
続具が設けられ、これらの接続具を嵌合させて、ボート
４２は基板支持台１１ａの上に置かれている。ボート４
２は複数個のシリコン基板１３を保持できるように構成
されている。すなわち、ボート４２は円柱形状のもので
あり、その側壁には上下方向に延びる溝４３が、複数、
間隔を置いて形成されている。その溝４３のそれぞれに
は、シリコン基板１３を水平に保持する保持溝４４が、
上下方向に間隔を置いて、複数、形成されている。基板
支持台１１ａは、加熱手段２８ａを備えている。基板支
持台１１ａは、その軸心を軸にして回転できるように構
成されている。
酸化膜除去室２４には、酸化膜除去用ガス導入管３１が
設けられている。酸化膜除去室２４には、酸化膜除去室
２４内に紫外線を入射するための紫外線入射窓２６ｂが
設けられている。紫外線入射窓２６ｂに対向して、低圧
水銀ランプ２７ｂが設置されている。酸化膜除去室２４
内には、基板支持台１　］、　ｂが設置されている。基
板支持台１１ｂの支持面には、雄型接続具４５が設けら
れている。
この雄型接続具４５は、ボート４２の底部に設けられた
雌型接続具と嵌合するものである。基板支持台］、　１
　ｂは、加熱手段２８ｂを備えている。基板支持台１１
ｂは、その軸心を軸にして、回転できるように構成され
ている。
薄膜形成室２５には、排気口８と、ＣＶＤ用反応ガス導
入管２９ａ、２９ｂが設けられている。
また、薄膜形成室２５は、被処理物を取出すための出口
が設けられており、その出口はロックバルブ２ｄで閉じ
られている。薄膜形成室２５内には、基板支持台１１ｃ
が設置されている。基板支持台１１ｃの支持面には雄型
接続具４５が設けられ、この雄型接続具４５はボート４
２の底部に形成された雌型接続具に嵌合するものである
。基板支持台１１ｃは加熱手段２８ｃを備えている。基
板支持台１１ｃは、その軸心を軸にして回転できるよう
に構成されている。
当該装置は、たとえば２本の鋼線で形成されるや送手段
９を出し入れできるように構成されている。この搬送手
段は、当該装置に入って、ボート４２を上方に持ち上げ
て、これを搬送する。基板支持台１１ａ、ｌｌｂ又は１
１Ｃを回転させるときは、ボート４２の回転を妨害しな
いように、この搬送手段９は装置から速やかに抜き取ら
れる。
次に、この装置を用いて、シリコン基板上に薄・膜を形
成する方法について説明する。
複数枚のシリコン基板を保持させたボート４２を準備す
る。次いで、ロックバルブ２ａを開き、搬送手段９によ
り、酸化膜形成室２３内にボートを搬入し、ボート４２
の底部に設けられた雌型接続具を基板支持台１１ａの上
に設けられた雄型接続具に嵌合させるようにして、ボー
ト４２を基板支持台１．１　ａの上に置く。そして、搬
送手段９を装置から抜き取り、基板支持台１１ａを、そ
の軸心を軸にして、回転させる。次いで、酸化性ガス導
入管３０より、酸化膜形成室２３内に酸素、オゾンある
いはＮＦ、ガス等の酸化性ガスを導入する。次いで、低
圧水銀ランプ２７ａを点灼し、紫外線入射窓２６ａより
、酸化膜形成室２３内に紫外線を入射する。このとき、
加熱手段２８ａを動作させて、シリコン基板１３を室温
から３００℃に加熱する。これにより、シリコン基板１
３の表面に骨管していることがある有機汚染物等は、酸
化されて、昇華する。さらに、シリコン基板の温度を５
００℃から８００℃程度に上げると、光化学反応により
、シリコン基板１３の表面にごく薄い酸化膜が形成され
る。これにより、シリコン基板表面に形成されていた有
害な金属汚染層や、前工程のエツチング等で生じていた
表面損傷層は、この薄い酸化膜の中に取込まれる。
次に、ロックバルブ２ｂを開き、搬送手段９を装置に挿
入し、ボート４２を上方に持ち上げて、該ボート４２を
酸化膜除去室２４内に搬入し、上述のようにして、基板
支持台１１ｂの上に該ボート４２を置く。そして、搬送
手段９を抜き取り、基板支持台１１ｂを、その軸心を軸
に回転させる。
その後、ロックバルブ２ｂを閉じる。そして、酸化膜除
去用ガス導入管３１より、ＨＣｕガスを酸化膜除去室２
４内に導入する。次いで、低圧水銀ランプ２７ｂを点灯
し、紫外線を酸化膜除去室２４内に導入し、シリコン基
板を加熱手段２８ｂにより２００〜７００℃に加熱する
。すると、シリコン基板１３表面に形成されていた酸化
膜はエツランプ除去され、シリコン基板１３の清浄表面
が現われる。
次に、ロックバルブ２Ｃを開き、同様の方法で、該ボー
ト４２を薄膜形成室２５内に搬入し、基板支持台１１ｃ
の上に該ボート４２を置く。そして、ロックバルブ２Ｃ
を閉じる。次いで、搬送手段９を抜き取り、基板支持台
１１ｃを、その軸心を軸に回転させる。その後、排気口
８より、薄膜形成室２５内を排気する。次いで、加熱手
段２８ｃにより、ボート４２を介してシリコン基板１３
を加熱し、ＣＶＤ用反応性ガスを反応ガス導入管２９ａ
、２９ｂより薄膜形成室２５内に導入する。すると、シ
リコン基板１３上に薄膜が形成される。
このとき、有機汚染物、自然酸化膜、金属汚染層、表面
損傷層がシリコン基板１３表面から除去されているので
、シリコン基板１３と薄膜との界面構造がよく制御され
た半導体装置が得られる。このように構成された薄膜形
成装置を使用すると、シリ：コン基板を大量に処理でき
るという効果を奏する。
以上、具体的な実施例を挙げて、この発明の薄膜形成法
およびその装置について説明したが、本発明は、その精
神または主要な特徴から逸脱することなく、他の色々な
形で実施することができる。
それゆえ、前述の実施例はあらゆる点で単なる例示にす
ぎず、限定的に解釈してはならない。本発明の範囲は、
特許請求の範囲によって示すものであって、明細書本文
には何ら拘束されない。さらに、特許請求の範囲の均等
範囲に属する変形や変更は、すべて本発明の範囲内のも
のである。
［発明の効果］ 以上説明したとおり、この発明にかがる方法によれば、
半導体基板表面に付着していることのある有害な有機汚
染物、およびその表面に形成されていることがある有害
な金属汚染層、表面損傷層を容易に除去することができ
、得られた清浄表面に引き続き、大気にさらすことなく
、薄膜を形成できる。また、この発明に係る装置によれ
ば、酸化膜が除去された半導体基板の清浄表面に、引き
続き、連続的に、大気に晒すことなく薄膜を形成できる
。それゆえ、薄膜の特性および半導体基板と薄膜の界面
特性を著しく向上させた半導体装置゛が得られる。
【図面の簡単な説明】
第１Ａ図、第１Ｂ図、第１Ｃ図および第１Ｄ図は、本発
明の実施例の工程を図示したものである。 第２図は、この発明の第１の実施例に係る薄膜形成装置
の断面図である。第３Ａ図および第３Ｂ図は、酸化膜除
去工程を詳細に説明するための図である。第４図はシリ
コン基板のエツチング速度と温度との関係をアレニウス
プロットした図である。 第５Ａ図、第５Ｂ図および第５Ｃ図は、シリコン基板の
エツチング速度を求めるための方法を示した図である。 第６図はこの発明の第２の実施例に係る薄膜形成装置の
断面図である。第７図はこの発明の第３の実施例に係る
薄膜形成装置の断面図である。第８図はこの発明の第４
の実施例に係る薄膜形成装置の断面図である。第９Ａ図
および第９Ｂ図はこの発明の第５の実施例に係る薄膜形
成装置の断面図である。第１０Ａ図および第１０Ｂ図は
この発明の第６の実施例に係る薄膜形成装置の断面図で
ある。第１１図は従来の薄膜形成装置の断面図である。 図において、１はチャンバ、１３は半導体（シリコン）
基板、２３は酸化膜形成室、２４は酸化膜除去室、２５
は薄膜形成室、２６ａ、２６ｂは紫外線入射窓、２７ａ
、２７ｂは低圧水銀ランプ、２８ａ、２８ｂ、２８ｃは
加熱手段、２９ａ、　　２９ｂは反応ガス導入管、３０
は酸化性ガス導入管、３１は酸化膜除去用ガス導入管で
ある。 なお、各図中、同一符号は同一または相当部分を示す。

Claims (2)

    【特許請求の範囲】
  1. （１）半導体基板を準備する工程と、 前記半導体基板を酸化性ガス雰囲気にさらし、該半導体
    基板を加熱しながら、該半導体基板表面に光を照射して
    、該半導体基板表面にごく薄い酸化膜を成長させる酸化
    膜形成工程とを備え、それによって、前記半導体基板表
    面に付着していることがあり得る有機汚染物等は酸化除
    去され、さらに 前記酸化膜を成長させた半導体基板表面から該酸化膜を
    除去して、前記半導体基板の清浄表面を露出させる酸化
    膜除去工程と、 前記露出した半導体基板の清浄表面に、大気にさらすこ
    となく、引き続き、薄膜を形成する薄膜形成工程と、 を備えた、半導体基板表面に薄膜を形成する方法。
  2. （２）半導体基板を収容するチャンバと、 前記チャンバ内に収容された前記半導体基板の表面に酸
    化膜を成長させる酸化膜形成手段とを備え、 前記酸化膜形成手段は、 前記チャンバ内に酸化性ガスを導入する酸化性ガス導入
    手段と、 前記チャンバ内に収容された前記半導体基板を加熱する
    第１の加熱手段と、 前記チャンバ内に収容された前記半導体基板の表面に光
    を照射する第１の光照射手段と、を含み、さらに 前記半導体基板表面に形成された前記酸化膜を除去する
    酸化膜除去手段と、 前記酸化膜が除去された半導体基板の清浄表面に薄膜を
    形成する薄膜形成手段と、 を備えた、半導体基板表面に薄膜を形成する装置。
JP63154118A 1988-06-21 1988-06-21 半導体基板表面に薄膜を形成する方法およびその装置 Pending JPH01319944A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63154118A JPH01319944A (ja) 1988-06-21 1988-06-21 半導体基板表面に薄膜を形成する方法およびその装置
US07/317,710 US5028560A (en) 1988-06-21 1989-03-01 Method for forming a thin layer on a semiconductor substrate
US07/687,154 US5178682A (en) 1988-06-21 1991-04-18 Method for forming a thin layer on a semiconductor substrate and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63154118A JPH01319944A (ja) 1988-06-21 1988-06-21 半導体基板表面に薄膜を形成する方法およびその装置

Publications (1)

Publication Number Publication Date
JPH01319944A true JPH01319944A (ja) 1989-12-26

Family

ID=15577317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63154118A Pending JPH01319944A (ja) 1988-06-21 1988-06-21 半導体基板表面に薄膜を形成する方法およびその装置

Country Status (2)

Country Link
US (1) US5028560A (ja)
JP (1) JPH01319944A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006108243A (ja) * 2004-10-01 2006-04-20 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
US7135417B2 (en) 1998-02-02 2006-11-14 Micron Technology, Inc. Method of forming a semiconductor device
JP2008502580A (ja) * 2004-06-10 2008-01-31 アプライド　マテリアルズ　インコーポレイテッド Ｕｖ線を用いたシリコン含有膜の低温エピタキシャル成長
JP2013541178A (ja) * 2010-08-04 2013-11-07 アプライド マテリアルズ インコーポレイテッド 基板の表面から汚染物質および自然酸化物を除去する方法

Families Citing this family (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5017979A (en) 1989-04-28 1991-05-21 Nippondenso Co., Ltd. EEPROM semiconductor memory device
US6373093B2 (en) 1989-04-28 2002-04-16 Nippondenso Corporation Semiconductor memory device and method of manufacturing the same
US5500393A (en) * 1990-05-21 1996-03-19 Sumitomo Electric Industries, Ltd. Method for fabricating a schottky junction
US5244843A (en) 1991-12-17 1993-09-14 Intel Corporation Process for forming a thin oxide layer
US5352636A (en) * 1992-01-16 1994-10-04 Applied Materials, Inc. In situ method for cleaning silicon surface and forming layer thereon in same chamber
US5275667A (en) * 1992-05-04 1994-01-04 Motorola, Inc. Method of characterizing the level of cleanliness of an inorganic surface
US5294571A (en) * 1992-07-22 1994-03-15 Vlsi Technology, Inc. Rapid thermal oxidation of silicon in an ozone ambient
US5300187A (en) * 1992-09-03 1994-04-05 Motorola, Inc. Method of removing contaminants
JPH06151395A (ja) * 1992-11-10 1994-05-31 Matsushita Electric Ind Co Ltd Ｓｉ清浄表面形成方法
JPH06204494A (ja) * 1993-01-07 1994-07-22 Fujitsu Ltd 絶縁膜の形成方法および半導体素子の製造方法
US5589422A (en) * 1993-01-15 1996-12-31 Intel Corporation Controlled, gas phase process for removal of trace metal contamination and for removal of a semiconductor layer
US5663077A (en) 1993-07-27 1997-09-02 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a thin film transistor in which the gate insulator comprises two oxide films
DE69421465T2 (de) * 1993-07-30 2000-02-10 Applied Materials, Inc. Verfahren zur Ablagerung von Silzium-Nitrid auf Siliziumoberflächen
US5348913A (en) * 1993-08-06 1994-09-20 At&T Bell Laboratories Methods for encapsulating electronic devices
US6897100B2 (en) 1993-11-05 2005-05-24 Semiconductor Energy Laboratory Co., Ltd. Method for processing semiconductor device apparatus for processing a semiconductor and apparatus for processing semiconductor device
CN1052566C (zh) * 1993-11-05 2000-05-17 株式会社半导体能源研究所 制造半导体器件的方法
TW260806B (ja) * 1993-11-26 1995-10-21 Ushio Electric Inc
US6124211A (en) * 1994-06-14 2000-09-26 Fsi International, Inc. Cleaning method
US6015503A (en) * 1994-06-14 2000-01-18 Fsi International, Inc. Method and apparatus for surface conditioning
JPH0864559A (ja) * 1994-06-14 1996-03-08 Fsi Internatl Inc 基板面から不要な物質を除去する方法
US5534107A (en) * 1994-06-14 1996-07-09 Fsi International UV-enhanced dry stripping of silicon nitride films
AU3859995A (en) * 1994-09-28 1996-04-19 Midwest Research Institute Application of optical processing for growth of silicon dioxide
US5635102A (en) 1994-09-28 1997-06-03 Fsi International Highly selective silicon oxide etching method
US5455204A (en) * 1994-12-12 1995-10-03 International Business Machines Corporation Thin capacitor dielectric by rapid thermal processing
US5891809A (en) * 1995-09-29 1999-04-06 Intel Corporation Manufacturable dielectric formed using multiple oxidation and anneal steps
JP3105770B2 (ja) * 1995-09-29 2000-11-06 日本電気株式会社 半導体装置の製造方法
US5966623A (en) * 1995-10-25 1999-10-12 Eastman Kodak Company Metal impurity neutralization within semiconductors by fluorination
US7025831B1 (en) 1995-12-21 2006-04-11 Fsi International, Inc. Apparatus for surface conditioning
US5782986A (en) * 1996-01-11 1998-07-21 Fsi International Process for metals removal using beta-diketone or beta-ketoimine ligand forming compounds
SE9600524D0 (sv) * 1996-02-14 1996-02-14 Abb Research Ltd A method and a device for oxidation of a semiconductor layer of SiC
US5693928A (en) * 1996-06-27 1997-12-02 International Business Machines Corporation Method for producing a diffusion barrier and polymeric article having a diffusion barrier
TW406303B (en) * 1997-03-24 2000-09-21 Shinetsu Handotai Kk Silicon semiconductor single crystal and the method of manufacturing the same
JP3717634B2 (ja) * 1997-06-17 2005-11-16 株式会社半導体エネルギー研究所 半導体装置の作製方法
US7030038B1 (en) 1997-07-31 2006-04-18 Texas Instruments Incorporated Low temperature method for forming a thin, uniform oxide
US6165273A (en) 1997-10-21 2000-12-26 Fsi International Inc. Equipment for UV wafer heating and photochemistry
JP2001513024A (ja) * 1997-12-10 2001-08-28 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ ポリアルキレン上に被覆を設ける方法
WO2000005747A2 (en) * 1998-06-30 2000-02-03 Semitool, Inc. Metallization structures for microelectronic applications and process for forming the structures
US6589353B1 (en) 1999-05-26 2003-07-08 Seagate Technology Llc Treatment of air-bearing surface of a disc drive slider with light and oxidizing gas
US6494959B1 (en) 2000-01-28 2002-12-17 Applied Materials, Inc. Process and apparatus for cleaning a silicon surface
JP2004128195A (ja) * 2002-10-02 2004-04-22 Oki Electric Ind Co Ltd 保護膜の製造方法
CA2558535A1 (en) * 2004-03-03 2005-10-06 Teva Pharmaceutical Industries Ltd. A stable pharmaceutical composition comprising an acid labile drug
DE102004015307A1 (de) * 2004-03-29 2005-10-20 Infineon Technologies Ag Verfahren zur Präparation der Oberfläche eines Halbleiterkörpers
US9659769B1 (en) 2004-10-22 2017-05-23 Novellus Systems, Inc. Tensile dielectric films using UV curing
US7235492B2 (en) * 2005-01-31 2007-06-26 Applied Materials, Inc. Low temperature etchant for treatment of silicon-containing surfaces
US8454750B1 (en) * 2005-04-26 2013-06-04 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
US8980769B1 (en) 2005-04-26 2015-03-17 Novellus Systems, Inc. Multi-station sequential curing of dielectric films
JP4640800B2 (ja) * 2005-06-22 2011-03-02 東京エレクトロン株式会社 被処理体の処理方法、処理装置、薄膜形成方法、薄膜形成装置及びプログラム
US10037905B2 (en) 2009-11-12 2018-07-31 Novellus Systems, Inc. UV and reducing treatment for K recovery and surface clean in semiconductor processing
US10347547B2 (en) 2016-08-09 2019-07-09 Lam Research Corporation Suppressing interfacial reactions by varying the wafer temperature throughout deposition
US9847221B1 (en) 2016-09-29 2017-12-19 Lam Research Corporation Low temperature formation of high quality silicon oxide films in semiconductor device manufacturing
JP6709295B2 (ja) * 2016-12-19 2020-06-10 株式会社Ｆｕｊｉ 部品装着機

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139034A (ja) * 1984-12-11 1986-06-26 Nec Corp 絶縁膜の製造方法
JPS62293727A (ja) * 1986-06-13 1987-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS63120428A (ja) * 1986-11-10 1988-05-24 Fujitsu Ltd 酸化方法及び酸化装置

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3773578A (en) * 1970-12-01 1973-11-20 Us Army Method of continuously etching a silicon substrate
US3949119A (en) * 1972-05-04 1976-04-06 Atomic Energy Of Canada Limited Method of gas doping of vacuum evaporated epitaxial silicon films
US3969164A (en) * 1974-09-16 1976-07-13 Bell Telephone Laboratories, Incorporated Native oxide technique for preparing clean substrate surfaces
US4115163A (en) * 1976-01-08 1978-09-19 Yulia Ivanovna Gorina Method of growing epitaxial semiconductor films utilizing radiant heating
US4226667A (en) * 1978-10-31 1980-10-07 Bell Telephone Laboratories, Incorporated Oxide masking of gallium arsenide
JPS55105334A (en) * 1979-02-06 1980-08-12 Mitsubishi Electric Corp Method for surface treatment
JPS5618437A (en) * 1979-07-25 1981-02-21 Fujitsu Ltd Inspection method for semiconductor crystal
US4292093A (en) * 1979-12-28 1981-09-29 The United States Of America As Represented By The United States Department Of Energy Method using laser irradiation for the production of atomically clean crystalline silicon and germanium surfaces
JPS6055158B2 (ja) * 1980-06-12 1985-12-03 松下電器産業株式会社 貯水タンク機構
US4361461A (en) * 1981-03-13 1982-11-30 Bell Telephone Laboratories, Incorporated Hydrogen etching of semiconductors and oxides
US4421576A (en) * 1981-09-14 1983-12-20 Rca Corporation Method for forming an epitaxial compound semiconductor layer on a semi-insulating substrate
GB2111037B (en) * 1981-11-23 1984-10-17 Hughes Aircraft Co Preparing substrates for semi-conductors
JPS5975629A (ja) * 1982-10-25 1984-04-28 Seiko Epson Corp 半導体装置の製造方法
JPS59123226A (ja) * 1982-12-28 1984-07-17 Fujitsu Ltd 半導体装置の製造装置
GB8330126D0 (en) * 1983-11-11 1983-12-21 Secr Defence Coating laser optical components
US4595601A (en) * 1984-05-25 1986-06-17 Kabushiki Kaisha Toshiba Method of selectively forming an insulation layer
US4579609A (en) * 1984-06-08 1986-04-01 Massachusetts Institute Of Technology Growth of epitaxial films by chemical vapor deposition utilizing a surface cleaning step immediately before deposition
JPS6136936A (ja) * 1984-07-30 1986-02-21 Matsushita Electronics Corp 半導体装置の製造方法
US4590091A (en) * 1984-12-17 1986-05-20 Hughes Aircraft Company Photochemical process for substrate surface preparation
US4585517A (en) * 1985-01-31 1986-04-29 Motorola, Inc. Reactive sputter cleaning of semiconductor wafer
US4655849A (en) * 1985-05-22 1987-04-07 Eaton Corporation Semiconductor processing technique for generating dangling surface bonds and growing epitaxial layer by excimer laser
JPS61276325A (ja) * 1985-05-31 1986-12-06 Fujitsu Ltd シリコン基板のエツチング方法
JPS62210627A (ja) * 1986-03-11 1987-09-16 Toshiba Corp 半導体ウエハの製造方法
JPS62272540A (ja) * 1986-05-20 1987-11-26 Fujitsu Ltd 半導体装置の製造方法
JPS63129633A (ja) * 1986-11-20 1988-06-02 Fujitsu Ltd 半導体表面処理方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61139034A (ja) * 1984-12-11 1986-06-26 Nec Corp 絶縁膜の製造方法
JPS62293727A (ja) * 1986-06-13 1987-12-21 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPS63120428A (ja) * 1986-11-10 1988-05-24 Fujitsu Ltd 酸化方法及び酸化装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7135417B2 (en) 1998-02-02 2006-11-14 Micron Technology, Inc. Method of forming a semiconductor device
JP2008502580A (ja) * 2004-06-10 2008-01-31 アプライド　マテリアルズ　インコーポレイテッド Ｕｖ線を用いたシリコン含有膜の低温エピタキシャル成長
JP2006108243A (ja) * 2004-10-01 2006-04-20 Fuji Electric Holdings Co Ltd 半導体装置の製造方法
JP2013541178A (ja) * 2010-08-04 2013-11-07 アプライド マテリアルズ インコーポレイテッド 基板の表面から汚染物質および自然酸化物を除去する方法

Also Published As

Publication number Publication date
US5028560A (en) 1991-07-02

Similar Documents

Publication Publication Date Title
JPH01319944A (ja) 半導体基板表面に薄膜を形成する方法およびその装置
US5178682A (en) Method for forming a thin layer on a semiconductor substrate and apparatus therefor
CN100474517C (zh) Ti膜及TiN膜的成膜方法
KR0139793B1 (ko) 막형성 방법
KR920006261B1 (ko) 반도체장치의 제조방법 및 그 장치
US6460369B2 (en) Consecutive deposition system
KR100297284B1 (ko) 처리장치및드라이크리닝방법
US5407867A (en) Method of forming a thin film on surface of semiconductor substrate
US5174881A (en) Apparatus for forming a thin film on surface of semiconductor substrate
US5217501A (en) Vertical wafer heat treatment apparatus having dual load lock chambers
US6579730B2 (en) Monitoring process for oxide removal
KR102651019B1 (ko) 성막 방법 및 성막 장치
EP1630858B1 (en) Substrate processing system
JP3667038B2 (ja) Ｃｖｄ成膜方法
JP4750773B2 (ja) 基板の処理システム
JP2729310B2 (ja) 半導体基板表面に薄膜を形成する装置
JPH0786187A (ja) マルチチャンバー処理装置のクリーニング方法
JP3066691B2 (ja) マルチチャンバー処理装置及びそのクリーニング方法
JP2001338919A (ja) クリーニング方法及び処理装置
JP2002008991A (ja) クリーニング方法
JP4105120B2 (ja) 成膜方法
JPH10335318A (ja) 半導体製造装置のクリーニング方法
JP5001489B2 (ja) 処理装置
JP3173698B2 (ja) 熱処理方法及びその装置
KR20020096860A (ko) 반도체 장치의 제조 방법, 기판 처리 방법 및 기판 처리장치