JPS63129633A - 半導体表面処理方法 - Google Patents
半導体表面処理方法Info
- Publication number
- JPS63129633A JPS63129633A JP27531586A JP27531586A JPS63129633A JP S63129633 A JPS63129633 A JP S63129633A JP 27531586 A JP27531586 A JP 27531586A JP 27531586 A JP27531586 A JP 27531586A JP S63129633 A JPS63129633 A JP S63129633A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor wafer
- semiconductor
- film
- substrate
- defects
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Weting (AREA)
- Formation Of Insulating Films (AREA)
- Cleaning Or Drying Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
本発明は、半導体表面処理方法に於いて、所要の工程に
入る前、Ｓｉ半導体ウェハに０３を吹き付けて５１０２
Ｍを成長させ、その５ｉ０２膜を除去することに依り、
Ｓｉ半導体ウェハの汚染や欠陥を取り除き、また、その
除去プロセスがＳｉ半導体ウェハに悪影響を与えないよ
うにしたものである。
入る前、Ｓｉ半導体ウェハに０３を吹き付けて５１０２
Ｍを成長させ、その５ｉ０２膜を除去することに依り、
Ｓｉ半導体ウェハの汚染や欠陥を取り除き、また、その
除去プロセスがＳｉ半導体ウェハに悪影響を与えないよ
うにしたものである。
本発明は、高性能の半導体装置を製造する際に適用して
有効な半導体表面処理方法に関する。
有効な半導体表面処理方法に関する。
一般に、半導体装置の製造工程に於いて、半導体ウェハ
の表面が汚染されたり、或いは、欠陥を生じたりするこ
とは多いが、成るプロセスを開始する前に、そのような
汚染や欠陥を積極的に除去することは殆ど行われず、せ
いぜい、自然酸化膜を例えばフン酸系エツチング液で除
去するぐらいの前処理をしている程度である。
の表面が汚染されたり、或いは、欠陥を生じたりするこ
とは多いが、成るプロセスを開始する前に、そのような
汚染や欠陥を積極的に除去することは殆ど行われず、せ
いぜい、自然酸化膜を例えばフン酸系エツチング液で除
去するぐらいの前処理をしている程度である。
近年の半導体装置は、微細化、高集積化が著しく進んで
いるので、前記したような汚染或いは欠陥が製造歩留り
や性能に大きな影響を与えるようになってきた。
いるので、前記したような汚染或いは欠陥が製造歩留り
や性能に大きな影響を与えるようになってきた。
通常、そのような汚染は勿論のこと、欠陥も半導体ウェ
ハの表面に多く発生しているので、それ等を除去するに
は、何らかの方法で半導体ウェハの表面をとってしまう
と良い。
ハの表面に多く発生しているので、それ等を除去するに
は、何らかの方法で半導体ウェハの表面をとってしまう
と良い。
然しなから、そのような加工が半導体ウェハに作り込ま
れた諸構成にダメージを与えるものであってはならない
。
れた諸構成にダメージを与えるものであってはならない
。
本発明は、半導体ウェハの表面を、他に悪影響を与える
ことなく、必要とされる充分な厚さだけ容易に除去でき
るようにし、汚染や欠陥の問題を解消しようとする。
ことなく、必要とされる充分な厚さだけ容易に除去でき
るようにし、汚染や欠陥の問題を解消しようとする。
本発明では、半導体ウェハの表面を酸化して汚染や欠陥
を酸化膜中に取り込み、その酸化膜を除去することで汚
染や欠陥の解消を図っているのであるが、ここで汚染の
みでなく表面欠陥まで除去しようとすると、それに必要
とされる酸化膜の厚さは約１００〔人〕程度にもなるの
で、これを熱酸化或いはプラズマ酸化などの技術を適用
して形成したのでは、当然、半導体ウェハに作り込まれ
た部分に悪影響を与えることになる。因に、従来行われ
ている前処理に於いては、数〔人〕〜数十〔人〕程度の
自然酸化膜を除去しているに過ぎない（ここで「数」は
「２〜３」を意味する）。
を酸化膜中に取り込み、その酸化膜を除去することで汚
染や欠陥の解消を図っているのであるが、ここで汚染の
みでなく表面欠陥まで除去しようとすると、それに必要
とされる酸化膜の厚さは約１００〔人〕程度にもなるの
で、これを熱酸化或いはプラズマ酸化などの技術を適用
して形成したのでは、当然、半導体ウェハに作り込まれ
た部分に悪影響を与えることになる。因に、従来行われ
ている前処理に於いては、数〔人〕〜数十〔人〕程度の
自然酸化膜を除去しているに過ぎない（ここで「数」は
「２〜３」を意味する）。
そこで、本発明に依る半導体表面処理方法に於いては、
加熱したＳｉ半導体ウェハ（例えばＳｉ半導体ウェハ８
）に０３を吹き付けて５ｉ０２膜を形成する工程と、次
いで、エツチング液（例えばフン酸（５〔％〕）系エツ
チング液）中に浸漬して該Ｓｉｏ２膜を除去する工程と
が含まれている。
加熱したＳｉ半導体ウェハ（例えばＳｉ半導体ウェハ８
）に０３を吹き付けて５ｉ０２膜を形成する工程と、次
いで、エツチング液（例えばフン酸（５〔％〕）系エツ
チング液）中に浸漬して該Ｓｉｏ２膜を除去する工程と
が含まれている。
前記手段を採ることに依り、Ｓｉ半導体ウェハの汚染や
表面欠陥を容易に除去することができ、そして、０３を
吹き付けてＳ ｉ ０２膜を形成していることから、そ
のプロセスは通常の熱酸化などに比較すると這かに低温
であって、その除去プロセスがＳｉ半導体ウェハに悪影
響を与えることは皆無であり、従って、そのＳｉ半導体
ウェハを用いて製造した半導体装置の特性は向上する。
表面欠陥を容易に除去することができ、そして、０３を
吹き付けてＳ ｉ ０２膜を形成していることから、そ
のプロセスは通常の熱酸化などに比較すると這かに低温
であって、その除去プロセスがＳｉ半導体ウェハに悪影
響を与えることは皆無であり、従って、そのＳｉ半導体
ウェハを用いて製造した半導体装置の特性は向上する。
図は本発明を実施する装置の一例を表す要部説明図であ
る。
る。
図に於いて、１は反応室、２は送気管、３は排気管、４
はサセプタ、５はヒータ、６はガス拡散板、７はオゾナ
イザ、８はＳｉ半導体ウェハをそれぞれ示している。尚
、ガス拡散板６はガスがウェハ表面に均一に流れるよう
にする為のものである。
はサセプタ、５はヒータ、６はガス拡散板、７はオゾナ
イザ、８はＳｉ半導体ウェハをそれぞれ示している。尚
、ガス拡散板６はガスがウェハ表面に均一に流れるよう
にする為のものである。
図示の装置を用いて本発明を実施するには、サセプタ４
上に載置されたＳｉ半導体ウェハ８をヒータ５で加熱し
ておき、送気管２からオゾナイザ７に０２を送入すると
、オゾナイザ７から反応室１に０２＋０３の混合ガスが
吹き込まれ、Ｓｉ半導体ウェハ８にＳ ｉ Ｏ２膜が形
成される。尚、この場合、Ｓｉ半導体ウェハ８の温度は
、約２００〜３００（’Ｃ）程度の範囲で適宜に選択す
れば良く、この程度の温度では、Ｓｉ半導体ウェハ８に
不純物拡散領域などが形成されている場合であっても、
加熱の影響を受けることはない。
上に載置されたＳｉ半導体ウェハ８をヒータ５で加熱し
ておき、送気管２からオゾナイザ７に０２を送入すると
、オゾナイザ７から反応室１に０２＋０３の混合ガスが
吹き込まれ、Ｓｉ半導体ウェハ８にＳ ｉ Ｏ２膜が形
成される。尚、この場合、Ｓｉ半導体ウェハ８の温度は
、約２００〜３００（’Ｃ）程度の範囲で適宜に選択す
れば良く、この程度の温度では、Ｓｉ半導体ウェハ８に
不純物拡散領域などが形成されている場合であっても、
加熱の影響を受けることはない。
このようにして５ｉ０２膜を形成した場合の主要データ
を例示すると次の通りである。
を例示すると次の通りである。
Ｓｉ半導体ウェハ８の温度＝２５０（’Ｃ）ｏ２＋ｏ３
の流量：２ＳＬＭ（標準状態で１ 〔分〕当たり２（Ｊ
！：１） ０３の濃度：約５〔％〕程度 圧カニｌ（ａｔｍ） 反応時間：１０〔分〕 ５ｔｏ２膜厚さ：１００（人〕 この後、フッ酸（５〔％〕）系エツチング液に浸漬して
時間３０〔秒〕のウェット・エツチングを行って５１０
２膜を除去する。
の流量：２ＳＬＭ（標準状態で１ 〔分〕当たり２（Ｊ
！：１） ０３の濃度：約５〔％〕程度 圧カニｌ（ａｔｍ） 反応時間：１０〔分〕 ５ｔｏ２膜厚さ：１００（人〕 この後、フッ酸（５〔％〕）系エツチング液に浸漬して
時間３０〔秒〕のウェット・エツチングを行って５１０
２膜を除去する。
前記説明した本発明に依る処理を行ったＳｉ半導体ウェ
ハと行わないＳｉ半導体ウェハを用いてＭＯＳダイオー
ドを形成して比較したところ、本発明に依る処理を経た
Ｓｉ半導体ウェハに形成されたＭＯＳダイオードでは少
数キャリヤのライフ・タイムが２０ 〔％〕も向上した
。
ハと行わないＳｉ半導体ウェハを用いてＭＯＳダイオー
ドを形成して比較したところ、本発明に依る処理を経た
Ｓｉ半導体ウェハに形成されたＭＯＳダイオードでは少
数キャリヤのライフ・タイムが２０ 〔％〕も向上した
。
これは、本発明に依る処理を行ったＳｉ半導体ウェハで
は、汚染や欠陥が除去され、また、その除去プロセスが
何らの悪影響も与えていないことを示すものと考えられ
る。
は、汚染や欠陥が除去され、また、その除去プロセスが
何らの悪影響も与えていないことを示すものと考えられ
る。
本発明に依る半導体表面処理方法に於いては、所要の工
程に入る前、Ｓｉ半導体ウェハに０３を吹き付けて５ｉ
０２膜を成長させ、そのＳ ｉ Ｏｚ膜を除去するよう
にしている。
程に入る前、Ｓｉ半導体ウェハに０３を吹き付けて５ｉ
０２膜を成長させ、そのＳ ｉ Ｏｚ膜を除去するよう
にしている。
このような構成を採ることに依り、Ｓｉ半導体ウェハの
汚染や表面欠陥を容易に除去することができ、そして、
０３を吹き付けて５ｉ０２膜を形成していることから、
そのプロセスは通常の熱酸化などに比較すると蟲かに低
温であって、その除去プロセスがＳｉ半導体ウェハに悪
影響を与えることは皆無であり、従って、そのＳｉ半導
体ウェハに作り込まれた半導体装置の特性は向上する。
汚染や表面欠陥を容易に除去することができ、そして、
０３を吹き付けて５ｉ０２膜を形成していることから、
そのプロセスは通常の熱酸化などに比較すると蟲かに低
温であって、その除去プロセスがＳｉ半導体ウェハに悪
影響を与えることは皆無であり、従って、そのＳｉ半導
体ウェハに作り込まれた半導体装置の特性は向上する。
図は本発明を実施する装置の一例を表す要部説明図であ
る。 図に於いて、１は反応室、２は送気管、３は排気管、４
はサセプタ、５はヒータ、６はガス拡散板、７はオゾナ
イザ、８はＳｉ半導体ウェハをそれぞれ示している。
る。 図に於いて、１は反応室、２は送気管、３は排気管、４
はサセプタ、５はヒータ、６はガス拡散板、７はオゾナ
イザ、８はＳｉ半導体ウェハをそれぞれ示している。
Claims (1)
- 【特許請求の範囲】 加熱したＳｉ半導体ウェハにＯ＿３を吹き付けてＳｉ
Ｏ＿２膜を形成する工程と、 次いで、エッチング液中に浸漬して該ＳｉＯ＿２膜を除
去する工程と が含まれてなることを特徴とする半導体表面処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27531586A JPS63129633A (ja) | 1986-11-20 | 1986-11-20 | 半導体表面処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27531586A JPS63129633A (ja) | 1986-11-20 | 1986-11-20 | 半導体表面処理方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63129633A true JPS63129633A (ja) | 1988-06-02 |
Family
ID=17553731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27531586A Pending JPS63129633A (ja) | 1986-11-20 | 1986-11-20 | 半導体表面処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63129633A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028560A (en) * | 1988-06-21 | 1991-07-02 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a thin layer on a semiconductor substrate |
| US5178682A (en) * | 1988-06-21 | 1993-01-12 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a thin layer on a semiconductor substrate and apparatus therefor |
| US5762755A (en) * | 1991-05-21 | 1998-06-09 | Genus, Inc. | Organic preclean for improving vapor phase wafer etch uniformity |
| WO2000042644A1 (en) * | 1999-01-12 | 2000-07-20 | Sumitomo Sitix Silicon Inc. | System and method for surface passivation |
| WO2005114716A3 (en) * | 2004-05-07 | 2006-02-09 | Memc Electronic Materials | Process for metallic contamination reduction in silicon wafers |
| JP2006108243A (ja) * | 2004-10-01 | 2006-04-20 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
| US7063992B2 (en) | 2003-08-08 | 2006-06-20 | Solid State Measurements, Inc. | Semiconductor substrate surface preparation using high temperature convection heating |
-
1986
- 1986-11-20 JP JP27531586A patent/JPS63129633A/ja active Pending
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5028560A (en) * | 1988-06-21 | 1991-07-02 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a thin layer on a semiconductor substrate |
| US5178682A (en) * | 1988-06-21 | 1993-01-12 | Mitsubishi Denki Kabushiki Kaisha | Method for forming a thin layer on a semiconductor substrate and apparatus therefor |
| US5762755A (en) * | 1991-05-21 | 1998-06-09 | Genus, Inc. | Organic preclean for improving vapor phase wafer etch uniformity |
| WO2000042644A1 (en) * | 1999-01-12 | 2000-07-20 | Sumitomo Sitix Silicon Inc. | System and method for surface passivation |
| US6511921B1 (en) | 1999-01-12 | 2003-01-28 | Sumco Phoenix Corporation | Methods for reducing the reactivity of a semiconductor substrate surface and for evaluating electrical properties of a semiconductor substrate |
| US7063992B2 (en) | 2003-08-08 | 2006-06-20 | Solid State Measurements, Inc. | Semiconductor substrate surface preparation using high temperature convection heating |
| WO2005114716A3 (en) * | 2004-05-07 | 2006-02-09 | Memc Electronic Materials | Process for metallic contamination reduction in silicon wafers |
| US7084048B2 (en) | 2004-05-07 | 2006-08-01 | Memc Electronic Materials, Inc. | Process for metallic contamination reduction in silicon wafers |
| CN100466200C (zh) * | 2004-05-07 | 2009-03-04 | Memc电子材料有限公司 | 减少硅晶片中的金属杂质的方法 |
| JP2006108243A (ja) * | 2004-10-01 | 2006-04-20 | Fuji Electric Holdings Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09293701A (ja) | 半導体を製造する方法 | |
| KR940016544A (ko) | 반도체기판의 작성방법 및 고체촬상장치의 제조방법 | |
| US6534412B1 (en) | Method for removing native oxide | |
| JP3285723B2 (ja) | 半導体熱処理用治具及びその表面処理方法 | |
| US3926715A (en) | Method of epitactic precipitation of inorganic material | |
| US8076219B2 (en) | Reduction of watermarks in HF treatments of semiconducting substrates | |
| JP2907095B2 (ja) | 半導体装置の製造方法 | |
| US6010949A (en) | Method for removing silicon nitride in the fabrication of semiconductor devices | |
| JPS62136827A (ja) | 半導体装置の製造方法 | |
| JPH07193002A (ja) | ガリウムヒ素の分子線エピタキシャル成長用シリコン窒化物ガリウム拡散障壁の作成方法 | |
| JPH1116844A (ja) | エピタキシャルシリコンウェーハの製造方法と素材用ウェーハ | |
| JPH0536653A (ja) | 基板表面処理方法 | |
| JP3134483B2 (ja) | 半導体基板の液体による処理装置 | |
| JPS5927529A (ja) | 半導体装置用ウエフアの製造方法 | |
| JP3354947B2 (ja) | 半導体基板の製法 | |
| JP2007527604A (ja) | ウェハの表面粗さを改善する方法 | |
| JPH0223023B2 (ja) | ||
| JP2002093800A (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH11224872A (ja) | シリコンの表面処理方法 | |
| SU924776A1 (ru) | Способ изготовлени полупроводниковых приборов,преимущественно на основе монокристаллического кремни | |
| JPS58216425A (ja) | 半導体シリコン基板の製造方法 | |
| JPH0472727A (ja) | ガス洗浄法 | |
| JPH03173131A (ja) | 半導体装置の製造方法 | |
| JPH0160932B2 (ja) | ||
| JPH05102115A (ja) | 半導体基板の洗浄方法 |