JPH0132135Y2 - - Google Patents

Description

【考案の詳細な説明】 〔技術分野〕 本考案は、書込と読出がそれぞれ独立に行える
メモリ、いわゆるエラステイツクメモリのアドレ
ス制御回路に関するものである。

〔従来技術とその問題点〕

上記のアドレス制御は、あるアドレスへの書込
と読出の時刻が接近して書込まれたデータを読み
出さないうちに次のデータを書込んでしまうなど
のエラーを防ぎ、書込と読出がはなれる様にする
ためのものである。この様な制御は、たとえば書
込と読出が近づいた時に書込又は読出を必要な時
間だけ禁止するといつた方法で実現できる。

第２図は上記の方法を実現するため従来用いら
れている回路構成の一例を示す図である。以下、
第２図の構成について簡単に説明する。書込アド
レスカウンタ１１及び読出アドレスカウンタ１２
によつてそれぞれ作成される書込アドレスWA及
び読出アドレスRAは、位相差検出器１３に加え
られて書込アドレスWAと読出アドレスRAの間
隔が検出される。その結果は比較器１４に入力さ
れ、両アドレスWAとRAが危険なほどに近づい
たと判断された場合には、クロツク禁止回路１５
にクロツク禁止信号を送つて読出クロツクRCを
禁止する。すると読出アドレスRAがずれること
になる。そして両アドレスWAとRAが十分はな
れたと比較器１４が認識した段階で読出クロツク
RCの禁止を解除する。以上に述べた動作により、
第２図の構成で所望のアドレス制御を行うことが
できる。

しかしながら、第２図の構成では次の様な問題
が生じる。すなわち、書込アドレスWAと読出ア
ドレスRAの間隔がゆらぎによつて一瞬でも危険
領域に入ると読出クロツクRCを禁止してしまう
ので、その時点で両アドレスの位相差が最適位置
にあるとはかぎらず、そのためにエラステイツク
メモリの容量はその分だけ余裕を持つたものでな
くてはならない。ここに一瞬とは、これを単位と
する周波数で表すと、例えばクロツク周波数が
10kHzでメモリのビツト数が10の場合、その比の
1kHzに相当する。メモリの容量が増加するとい
うことは、書込から読出までの遅延が増加すると
いう欠点につながる。特にメモリが何段も接続さ
れる場合、第２図の回路構成ではきわめて不利と
なる。

〔考案の目的〕

本考案の目的は上記の問題に鑑み、簡単な付加
回路によつてエラステイツクメモリの容量の増加
をおさえることのできるアドレス制御回路を提供
しようとするものである。

〔考案の構成〕

本考案は、従来の構成に加え、位相差検出器の
出力の変動を一時的に抑圧するための低域通過フ
イルタを有することを特徴とする。

本考案によれば、外部から入力する書込クロツ
クに従つて発せられる書込アドレス及び外部から
入力する読出クロツクに従つて発せられる読出ア
ドレスの間隔を検出する位相差検出器と、この位
相差検出器の出力を平滑化するための低域通過フ
イルタと、この低域通過フイルタの出力が所定の
値より大きければ前記読出クロツクを禁止する手
段とを有するメモリ制御回路が得られる。

〔実施例〕

第１図は本考案の一実施例の回路構成をあらわ
すブロツク図である。第２図の従来の構成と同じ
く、書込アドレスカウンタ１１からの書込アドレ
スWAと読出アドレスカウンタ１２からの読出ア
ドレスRAは位相差検出器１３に加えられ、両ア
ドレスの間隔が検出される。位相差検出器１３の
出力は本発明において特に用いた低域通過フイル
タ１６によつて平滑化されたのちに比較器１４に
入力され、クロツク禁止回路１５を制御するよう
になつている。従つて、両アドレスWAとRAの
間隔が一瞬だけ危険領域に入つたとしても、低域
通過フイルタ１６の平滑作用により位相比較器１
３出力Ｄの一瞬の変動（比較器１４の入力D′）
は抑圧され、クロツクの禁止は行われない。この
ためエラステイツクメモリの容量に余裕を持たせ
る必要がなく、容量増加を回避することができ
る。

第３図は上記の本考案による装置の動作特性(a)
を従来の装置の動作特性(b)と比較して示した図で
ある。図において、書込アドレスWAおよび読出
アドレスRAは両者において同じである。そして
いま位相差検出器１３の出力Ｄが両図において同
じであるとすると、比較器１４に入力される信号
（(a)の場合はＥ、(b)の場合はD′）は、従来の場合
(b)は位相差検出器１３の出力Ｄと全く同じであつ
て比較器１４はその間クロツク禁止信号を発し続
けるが、本考案の場合(a)の比較器１４の入力Ｅは
極く初期においては破線で示すように零ボルトに
近く従つて比較器１５はクロツク禁止信号を発す
ることなく、次に説明する僅かな時間経過すると
点線で示す位置に上昇して比較器１４がクロツク
禁止信号を発し始め、以後は従来と同じように動
作する。但し比較器１５の入力は直流に近いもの
である。

上記の僅かな時間とは入力クロツクの繰返し周
期より相当大きくしてある。これを実現するのが
低域通過フイルタ１６である。すなわちその時定
数として入力クロツクの繰返し周期の例えば10²
倍を選ぶと好ましい結果が得られる。これは入力
クロツクが1msの繰返し周期（繰返し周波数1k
Hz）を持つとき、時定数が100ms（周波数にして
10Hz）の低域通過フイルタを用いることを意味す
る。なお前部の倍数は全く一例であつて、入力ク
ロツクの繰返し周波数の大小、比較器１４の動作
特性、装置としての性能に対する要求度によつて
きわめて広くとることができ、30倍或いはそれ以
下であつてもよく、300倍或いはそれ以上であつ
てもよい場合がある。

なお前述の本考案による回路構成によれば、書
込クロツクWC又は読出クロツクRCにジツタが
ある場合に低域通過フイルタ１６がそれを抑圧す
るので、ゆらぎに起因する不必要なクロツク禁止
を防ぐという効果も得られる。なお、低域通過フ
イルタ１６としては、抵抗とコンデンサによる簡
単なもので十分である。

〔考案の効果〕

以上に述べた様に、本考案によれば、簡単な低
域通過フイルタを挿入することにより、その平滑
作用で位相比較器出力の一瞬の変動が抑圧され、
読出クロツクの禁止が行われないので、結果とし
てエラステイツクメモリの容量の増加を回避する
ことが出来るという効果が得られる。

【図面の簡単な説明】

第１図は本考案の一実施例であるメモリ制御回
路の構成の一例を示した図、第２図は従来のメモ
リ制御回路の構成をあらわした図、第３図は第１
図の実施例の装置の動作特性(a)を従来のそれ(b)と
比較した図である。 記号の説明：１１は書込アドレスカウンタ、１
２は読出アドレスカウンタ、１３は位相差検出
器、１４は比較器、１５はクロツク禁止回路、１
６は低域通過フイルタをあらわし、又WC，WA，
RC，RAは書込クロツク、書込アドレス、読出
クロツク、読出アドレスをそれぞれあらわしてい
る。

Claims (1)

【実用新案登録請求の範囲】
1. 外部から入力する書込クロツクに従つて発せら
   れる書込アドレス及び外部から入力する読出クロ
   ツクに従つて発せられる読出アドレスの間隔を検
   出する位相差検出器と、この位相差検出器の出力
   を平滑化するための低域通過フイルタと、この低
   域通過フイルタの出力が所定の値より大きければ
   前記読出クロツクを禁止する手段とを有するメモ
   リ制御回路。