JPH0132366Y2 - - Google Patents
Info
- Publication number
- JPH0132366Y2 JPH0132366Y2 JP8478283U JP8478283U JPH0132366Y2 JP H0132366 Y2 JPH0132366 Y2 JP H0132366Y2 JP 8478283 U JP8478283 U JP 8478283U JP 8478283 U JP8478283 U JP 8478283U JP H0132366 Y2 JPH0132366 Y2 JP H0132366Y2
- Authority
- JP
- Japan
- Prior art keywords
- leads
- rectangular parallelepiped
- view
- sides
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 10
- 239000004033 plastic Substances 0.000 description 10
- 238000004806 packaging method and process Methods 0.000 description 6
- 239000011295 pitch Substances 0.000 description 3
- 230000009977 dual effect Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置に関し、とくにプリント回
路基板等への実装密度を向上させる構造に関する
ものである。
路基板等への実装密度を向上させる構造に関する
ものである。
近年電子機器は小型化が進み、半導体部品の実
装密度を向上させる事に関心が集つている。半導
体部品のパツケージも小型化が進み、リードピツ
チも短縮してきている。パツケージの材質として
は低価格化の要請からエポキシ樹脂等のプラスチ
ツクモールドパツケージが主流をしめている。リ
ードの出し方としては第１図に示す直方体のプラ
スチツクモールドパツケージ本体の一面よりのみ
リードを出しているSIP（シングルインラインパ
ツケージ）タイプと、第２図に示す直方体の両方
の側面よりリードを出しているDIP（デユアルイ
ンラインパツケージ）タイプが一般的である。
装密度を向上させる事に関心が集つている。半導
体部品のパツケージも小型化が進み、リードピツ
チも短縮してきている。パツケージの材質として
は低価格化の要請からエポキシ樹脂等のプラスチ
ツクモールドパツケージが主流をしめている。リ
ードの出し方としては第１図に示す直方体のプラ
スチツクモールドパツケージ本体の一面よりのみ
リードを出しているSIP（シングルインラインパ
ツケージ）タイプと、第２図に示す直方体の両方
の側面よりリードを出しているDIP（デユアルイ
ンラインパツケージ）タイプが一般的である。
さらに最近では第３図に示す様な４つの側面よ
りリードを出したフラツトタイプもある。又、第
１図のSIPタイプの変形として第４図に示す直方
体の底面より数列にわたりリードを出したタイプ
も考えられている。
りリードを出したフラツトタイプもある。又、第
１図のSIPタイプの変形として第４図に示す直方
体の底面より数列にわたりリードを出したタイプ
も考えられている。
ここで第１図より第４図においてａは正面図、
ｂは側面図、ｃは上面図を示す。１１，２１，３
１，４１はプラスチツクモールドされた本体又、
１２，２２，３２，４２はそれより出たリードの
内の１本を示す。
ｂは側面図、ｃは上面図を示す。１１，２１，３
１，４１はプラスチツクモールドされた本体又、
１２，２２，３２，４２はそれより出たリードの
内の１本を示す。
本考案は実装密度を向上させる為限られたパツ
ケージ体積よりいかに多くのリードを出すかに着
目したもので、プラスチツクモールドされた略直
方体のパツケージを用いてこのパツケージの６面
すべてよりリードを出したことを特徴とする半導
体装置である。
ケージ体積よりいかに多くのリードを出すかに着
目したもので、プラスチツクモールドされた略直
方体のパツケージを用いてこのパツケージの６面
すべてよりリードを出したことを特徴とする半導
体装置である。
次に図面を参照しながら本考案をより詳細に説
明する。
明する。
第５図は本考案の一実施例を示すものでａは正
面図、ｂは側面図、ｃは上面図である。又５１は
プラスチツクモールドされた本体、５２はそれよ
り出たリードの内の１本を示している。すなわ
ち、略直方体をなすプラスチツクモールドされた
パツケージの６面すべてよりリードを出すことを
特徹としている。本実施例ではリードとリード間
のピッチは1.27mm（＝１／20インチ）とし、直方体 の一表面に16本（４行×４列）のリードを出し、
６面の合計で96本のリードを出している。従つて
プリント板等への実装面積が同じ大きさとすれば
第３図、第４図の従来例に比較し６倍のリードが
出せることになる。又、本実施例のパツケージよ
りなる半導体装置を上下に２ケ接続したり又は横
方向に２ケ接続しスタツクにすることも可能であ
りより実装密度を向上させることができる。
面図、ｂは側面図、ｃは上面図である。又５１は
プラスチツクモールドされた本体、５２はそれよ
り出たリードの内の１本を示している。すなわ
ち、略直方体をなすプラスチツクモールドされた
パツケージの６面すべてよりリードを出すことを
特徹としている。本実施例ではリードとリード間
のピッチは1.27mm（＝１／20インチ）とし、直方体 の一表面に16本（４行×４列）のリードを出し、
６面の合計で96本のリードを出している。従つて
プリント板等への実装面積が同じ大きさとすれば
第３図、第４図の従来例に比較し６倍のリードが
出せることになる。又、本実施例のパツケージよ
りなる半導体装置を上下に２ケ接続したり又は横
方向に２ケ接続しスタツクにすることも可能であ
りより実装密度を向上させることができる。
第６図は本考案による他の実施例で、ａは正面
図、ｂは側面図、ｃは上面図であり、６１はプラ
スチツクモールドされた本体、６２はそれより出
たリードの内の１本を示す。
図、ｂは側面図、ｃは上面図であり、６１はプラ
スチツクモールドされた本体、６２はそれより出
たリードの内の１本を示す。
本実施例では直方体の一面にリードを一本出し
た本考案の特殊な実施例で、６面で合計６本のリ
ードとなる。
た本考案の特殊な実施例で、６面で合計６本のリ
ードとなる。
ここで６３は方向性を表わす為の、すなわち６
本のリードを区別する為のカツトした面であり、
これを含めると７面になるが本質的な面ではない
ので、ここでは略６面としてあつかい、プラスチ
ツクモールドされた本体も略直方体としてあつか
う。
本のリードを区別する為のカツトした面であり、
これを含めると７面になるが本質的な面ではない
ので、ここでは略６面としてあつかい、プラスチ
ツクモールドされた本体も略直方体としてあつか
う。
本実施例の応用としてはマイクロ波領域の周波
数における立体回路に適用でき、ある面のリード
を入力端子とし反対面のリードを出力端子とし他
の面のリードを電源、アース、AGC等の端子と
して使用すれば入出力のアイリレーシヨンのとれ
た回路構成が可能であり、又、実装密度を向上さ
せることができる。
数における立体回路に適用でき、ある面のリード
を入力端子とし反対面のリードを出力端子とし他
の面のリードを電源、アース、AGC等の端子と
して使用すれば入出力のアイリレーシヨンのとれ
た回路構成が可能であり、又、実装密度を向上さ
せることができる。
以上の説明においては略直方体の面に出ている
リードの本数をすべて同一本数にしたが、これは
各面で異なつていても良い。又リードピツチは各
リード間で同一である必要は無く任意のリード間
距離でも良い。
リードの本数をすべて同一本数にしたが、これは
各面で異なつていても良い。又リードピツチは各
リード間で同一である必要は無く任意のリード間
距離でも良い。
以上詳細に説明した通り、本考案の半導体装置
は同一の実装面積で多数のリードを出すことが可
能であり実装密度を向上させることが可能であ
る。又、マイクロ波帯等の高い周波数帯での立体
回路等にも適している。
は同一の実装面積で多数のリードを出すことが可
能であり実装密度を向上させることが可能であ
る。又、マイクロ波帯等の高い周波数帯での立体
回路等にも適している。
第１図乃至第４図は従来のプラスチツクモール
ドされたパツケージによる半導体装置で、夫々ａ
は正面図、ｂは側面図、ｃは上面図である。１
１，２１，３１，４１はそれぞれプラスチツクモ
ールドされた本体、１２，２２，３２，４２はそ
れより出たリードの一部を示す。第５図及び第６
図は本考案による実施例を示し、ａは正面図、ｂ
は側面図、ｃは上面図を示す。５１，６１はプラ
スチツクモールドされた本体、５２，６２はそれ
より出たリードの一部を示す。
ドされたパツケージによる半導体装置で、夫々ａ
は正面図、ｂは側面図、ｃは上面図である。１
１，２１，３１，４１はそれぞれプラスチツクモ
ールドされた本体、１２，２２，３２，４２はそ
れより出たリードの一部を示す。第５図及び第６
図は本考案による実施例を示し、ａは正面図、ｂ
は側面図、ｃは上面図を示す。５１，６１はプラ
スチツクモールドされた本体、５２，６２はそれ
より出たリードの一部を示す。
Claims (1)
- 半導体パツケージが略直方体をなし、該略直方
体の６面すべてより電気的接続に供するリードが
出ていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8478283U JPS59189251U (ja) | 1983-06-03 | 1983-06-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8478283U JPS59189251U (ja) | 1983-06-03 | 1983-06-03 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59189251U JPS59189251U (ja) | 1984-12-15 |
| JPH0132366Y2 true JPH0132366Y2 (ja) | 1989-10-03 |
Family
ID=30214749
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8478283U Granted JPS59189251U (ja) | 1983-06-03 | 1983-06-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59189251U (ja) |
-
1983
- 1983-06-03 JP JP8478283U patent/JPS59189251U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59189251U (ja) | 1984-12-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6313998B1 (en) | Circuit board assembly having a three dimensional array of integrated circuit packages | |
| US6908792B2 (en) | Chip stack with differing chip package types | |
| JP4159636B2 (ja) | 電子部品パッケージ及びその製造方法 | |
| CA1202383A (en) | Thick film delay line | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| CA2095609C (en) | Leadless pad array chip carrier | |
| US5381047A (en) | Semiconductor integrated circuit having multiple silicon chips | |
| JP2955842B2 (ja) | 半導体パッケージ | |
| JPH0132366Y2 (ja) | ||
| US20020043709A1 (en) | Stackable integrated circuit | |
| JPH03173167A (ja) | 面実装パッケージ半導体装置及びその実装方法 | |
| JPH05343610A (ja) | 混成集積回路装置 | |
| KR100373149B1 (ko) | 반도체 패키지 | |
| US20120104609A1 (en) | Discrete circuit component having copper block electrodes and method of fabrication | |
| KR100464561B1 (ko) | 반도체 패키지 및 이것의 제조방법 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JPH04237154A (ja) | 半導体パッケージ | |
| JPS6297416A (ja) | チツプ形遅延素子の構成方法 | |
| DE102025126484A1 (de) | Gestapelte-dies-gehäuse mit elektrischer abschirmplatte | |
| WO2022123785A1 (ja) | ３次元実装集積回路 | |
| JPH0514516Y2 (ja) | ||
| JP2550477B2 (ja) | メモリ装置用部品取付板およびメモリユニット | |
| JPS6233351Y2 (ja) | ||
| JPS62209892A (ja) | 複合チツプ部品の実装方法 | |
| JPH0517902Y2 (ja) |