JPH0132519B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、被監視機器の状態変化等をダイナミ
ツク点灯方式で表示する監視装置、特にその表示
制御部の改良に関するものである。

各種設備における監視装置においては、被監視
機器の状態変化等をフリツカ表示等によつて表示
する場合、一般にスタテイツク点灯方式で表示し
ている。このスタテイツク点灯方式は、第１図に
示すようにデイジタル入力部D₁に加わる入力接
点X₁〜Xnによる機器の状態変化信号をマイクロ
プロセツサMPで演算処理し、その演算結果をデ
イジタル出力部DOのメモリM₁〜Mnに記憶させ
た後、このメモリM₁〜Mnの出力をドライバ（例
えば、フオトカブラ）DR₁〜PRnに与えて表示灯
（発光ダイオード）L₁〜Lnを点灯させるものであ
つて、被監視機器とメモリが一対一で対応してい
る。

このように機器とメモリが一対一で対応する構
成では、入力点数が多くなると、それに必要な出
力ケーブル量が増加するばかりでなく、表示メモ
リM₁〜Mnの数も多くする必要があるので、ケー
ブルの布設に要する経費の増加、設置スペースの
増大といつた問題が生じる。

このため、スタテイツク点灯方式に代わつて、
最近ではダイナミツク点灯方式が採用されつつあ
る。この点灯方式は、第２図に示すように各一端
がドライバPRA₁〜PRAnを介して表示灯用電源
（−）端に接続されたｎ本の行ラインと、各一端
が電流制限抵抗R₁〜Rm及びドライバDRB₁〜
PRBmを介して表示灯用電源（＋）端に接続さ
れたｍ本の列ラインとの各交差部分に表示灯とし
ての発光ダイオードL₁₁〜Lmnを配置し、行用の
ドライバDRA₁〜DRAnを一定時間毎に順次オン
させるとともに、メモリ内容を読出してそのデー
タで列用のドライバDRB₁〜DRBmを動作させる
ものである。

例えば、発光ダイオードL₁₁を点灯させる場合
には、行用のドライバDRA₁がオンするとき、所
定順序でメモリ内容を読出して列用のドライ
DRB₁〜DRBmに与え、ドライバDRB₁がオンす
ると発光ダイオードL₁₁が点灯する。この場合、
発光ダイオードL₁₁（他の発光ダイオードの場合も
同じ）に平均電流（連続通電時の電流）の所要倍
数の電流が流れるように電流制限抵抗R₁〜Rmの
値を選定しておくものとする。行用のドライバの
動作が次の列DRA₂以下の場合には発光ダイオー
ドは点灯せず、再びドライバDRA₁がオンして列
用のドライバDRB₁がオンしたときに発光ダイオ
ードL₁₁が点灯する。即ち、発光ダイオードL₁₁は
断続点灯となる。ただし、断続点灯であつても、
１秒間に100回以上継続すると、人間の眼には連
続光として感知される。

このようなダイナミツク点灯方式では、（ｍ＋
ｎ）個のドライバを制御すれば、（ｍ×ｎ）個の
発光ダイオードを点灯させることができ、ドライ
バと発光ダイオードが一対一で対応するスタテイ
ツク点灯方式に比べてケーブル布設量と設置スペ
ースの面で有利である。

しかしながら、ダイナミツク点灯方式には次の
ような欠点がある。即ち、１列全ての発光ダイオ
ードが点灯する場合、行用のドライバDRA₁〜
DRAnが順次オンするとき、その列のドライバ例
えばDRB₁が常時オンしており、これによつて発
光ダイオードは継続点灯する。このとき、もしも
行用のドライバの一つ、例えばドライバDRA₁に
導通状態となる故障が発生すると、発光ダイオー
ドL₁₁には常時平均電流の所要倍数の電流が流れ
ることになる。発光ダイオードの電流は、点灯時
間と行用のドライバDRA₁〜PRAnの数で決まる
分周比から最大電流が規定されており、常時平均
電流よりかなり大きな電流が流れると、発光ダイ
オードは破壊する。従つて、何等かの手段を講じ
なければ機器の監視に支障が生じ、信頼性が低下
する。

本発明は上記事情に鑑みてなされたもので、一
定時間毎に順次オンするドライバ群の異常を検出
する回路を設け、異常検出時にメモリ内容に応じ
て動作するドライバ群の動作を停止させることに
より、信頼性の高い監視装置を提供することを目
的とする。

以下、本発明を図示の実施例に基づいて詳細に
説明する。

第３図は本発明の一実施例を示すもので、第１
図及び第２図と同一構成部分には同じ符号を付し
ている。図において、MPはマイクロプロセツ
サ、L₁₁〜Lmnは被監視機器の状態変化を表示す
る表示灯としての発光ダイオードであり、第２図
と同様にｎ本の行ラインとｍ本の列ラインとの各
交差部分に配置されている。DRA₁〜DRAnは一
定時間毎に順次オンするように制御されるドライ
バ、DRB₁〜DRBmはメモリ内容により制御され
るドライバであり、両ドライバ群の接続は第２図
と同様である。

Moは前記マイクロプロセツサMPの処理によ
る点灯指令、フリツカの種類、機器の状態等のデ
ータを記録するメモリ、COはこのメモリMoの内
容を読出したときデータ内容に応じてコントロー
ルする制御回路、Mdはデータメモリ、G₁はこの
データメモリMdの内容の前記ドライバPRB₁〜
PFBmへの付与を制御するゲート回路、ARは前
記メモリMoにマイクロプロセツサMPの演算結
果を記憶するときそのアドレスを定めるためのア
ドレスレジスタ、ACはアドレス切替回路である。

CPは一定周期のパルスを発振する発振器、
CT₁及びCT₂はこの発振器CPの出力パルスを分
周するカウンタで、両カウンタCT₁，CT₂の出力
は前記アドレス切替回路ACに読出しアドレス信
号として付与されている。DEはカウンタCT₂の
出力をそれに応じた前記ドライバDRA₁〜DRAn
の択一選択信号に変換するデコーダ、G₂はこの
デコーダDEの出力のドライバDRA₁〜DRAnへ
の付与を制御するゲート回路で、ゲート制御信号
を前記カウンタCT₁から所定計数値毎に受ける。
TMはリトリガータイマ、Mlはラツチメモリで、
前記タイマTMのタイムアツプによるオフ信号を
受け、異常「有」として前記ゲート回路G₁にゲ
ート「開」の制御信号を、またマイクロプロセツ
サMPに異常検出信号をそれぞれ送出する。

DRoは前記タイマTMの駆動信号を発生するド
ライバ（フオトカプラ）であり、その発光部は表
示灯用電源の（＋）端と各行ラインとの間にダイ
オードD₁〜Dnを介して接続され、受光部は発光
部の非発光時、つまり、ドライバDRA₁〜DRAn
のオフ時に論理レベル「１」となる信号を駆動信
号としてタイマTMに付与するように電源及びタ
イマTMに接続されている。

なお、リトリガータイマTMは、ドライバ
DRA₁〜DRAnのオン時間の約1.5倍に時間を設定
する。

次に、第４図に示すタイムチヤートを参照しな
がら動作について説明する。機器状態入力はマイ
クロプロセツサMPで処理され、アドレスレジス
タARの書き込みアドレス指定によりメモリMo
に点灯指令、フリツカの種類、機器の状態等のデ
ータが逐一記憶される。

一方、発振器CPは一定周期のパルスを発振し
ており、このパルスカウンタCT₁，CT₂で分周さ
れ、メモリMoの読出しアドレスとしてアドレス
切替回路ACに送出されている。このため、この
アドレスのメモリ内容が読出される。読出された
データは制御回路COに導かれ、データ内容に従
つてコントロールされ、データメモリMdに記憶
される。このメモリMdの内容はゲート回路G₁を
通つてドライバDRB₁〜DRBmに付与され、対応
するドライバがオンする。

また、カウンタCT₂の出力はデコーダDEによ
り１個だけ出力され、ゲート回路G₂を通つてド
ライバDRA₁〜DRAnに付与される。この結果、
ドライバDRA₁〜DRAnの中の１個がオンし、前
述のメモリ内容によつて制御されてオンしたドラ
イバDRB₁〜DRBmとの組合せに応じた発光ダイ
オードが点灯する。この点灯はドライバDRA₁〜
DRAnの順次動作で継続的に行われる。

この場合、ドライバDRA₁〜DRAnが順次切替
わると、そのオン動作に従つてドライバDRoが
オンし、その間隔でタイマTMの駆動信号が生じ
る。この駆動信号によつてタイマTMの動作が開
始されるが、設定時間がが経過しないうちに次の
駆動信号が到来するので、タイムアツプすること
はない。従つて、ラツチメモリMlの出力も正常
であり、ゲート回路G₁は閉状態が維持され、機
器状態の表示が正常に行われる。

なお、ゲート回路G₂はカウンタCT₁の所定の
計数値毎にゲート「開」の制御信号を受ける。こ
ため、ドライバDRA₁〜DRAnのいずれもがオン
しない時間が生じることになる。

ところで、仮にドライバDRA₁がオンすべき時
点でオンしなかつた場合（第４図のａ位置）、ま
た、ドライバDRA₁がオフすべき時点でオフしな
かつた場合（第４図ｂ位置）は、次のタイマ駆動
信号の到来が遅れてリトリガータイマTMがタイ
ムアツプする。このタイムアツプによりラツチメ
モリMlに異常が記憶され、これによつてゲート
回路G₁が「開」となつてドライバDRB₁〜DRBm
がオフとなり、発光ダイオードL₁₁〜Lmnの破壊
が防止される。同時に、異常検出信号がマイクロ
プロセツサMPに送出され、適切な処置がとられ
る。

上記の異常検出に伴う保護動作は次のような故
障モードが対象となる。

(i) 発振器の発振停止 (ii) カウンタCT₁の動作停止 (iii) カウンタCT₂の特定個所の循環 (iv) デコーダの出力不能 (v) ゲート回路の出力不能または阻止機能の喪失 (vi) ドライバDRA₁〜DRAnの出力不能または出
力停止機能の喪失 以上のように本発明によれば、表示制御機能の
異常を広範囲に亘つて監視できるとともに、致命
的な欠陥となる発光ダイオードの破壊を未然に確
実に防止することが可能となり、表示に対する信
頼性が大幅に向上する。

【図面の簡単な説明】

第１図はスタテイツク点灯方式の監視装置の一
例を示すブロツク図、第２図はダイナミツク点灯
方式の監視装置の表示回路の構成例を示す回路
図、第３図は本発明に係る監視装置の一実施例を
示すブロツク回路図、第４図は同実施例の動作説
明のためのタイムチヤートである。 DRA₁〜DRAn及びDRB₁〜DRBm……表示灯
用ドライバ、PRo……タイマ用ドライバ、TM…
…リトリガータイマ、Ml……ラツチメモリ、Mo
……メモリ、Md……データメモリ、CO……制御
回路、G₁及びG₂……ゲート回路、CP……発振
器、CT₁及びCT₂……カウンタ、L₁₁〜Lmn……
発光ダイオード、MP……マイクロプロセツサ。

Claims (1)

【特許請求の範囲】
1. １ 機器の状態入力をマイクロプロセツサで処理
   してメモリに記憶させたメモリ内容により制御さ
   れる第１のドライバ群と、一定時間毎に順次オン
   する第２のドライバ群とで発光ダイオードを断続
   的に発光させて状態表示を行うダイナミツク点灯
   方式の表示制御部を有する監視装置において、前
   記第２のドライバ群の前段にこのドライバ群を断
   続動作させるゲート回路を設けるとともに、前記
   第２のドライバ群の継続状態を監視するリトリガ
   ータイマ及びラツチメモリを設け、また前記第１
   のドライバ群の前段に前記ラツチメモリから制御
   信号を受けて異常検出時に「開」となるゲート回
   路を設けたことを特徴とする監視装置。