JPH0132665B2 - - Google Patents
Info
- Publication number
- JPH0132665B2 JPH0132665B2 JP55104197A JP10419780A JPH0132665B2 JP H0132665 B2 JPH0132665 B2 JP H0132665B2 JP 55104197 A JP55104197 A JP 55104197A JP 10419780 A JP10419780 A JP 10419780A JP H0132665 B2 JPH0132665 B2 JP H0132665B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- emitter
- epitaxial layer
- resistance
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000000758 substrate Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 12
- 238000002955 isolation Methods 0.000 claims description 9
- 238000005192 partition Methods 0.000 claims description 2
- 238000009792 diffusion process Methods 0.000 description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
- H10D48/30—Devices controlled by electric currents or voltages
- H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H10D48/34—Bipolar devices
- H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
Landscapes
- Bipolar Transistors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置、特にエミツタ抵抗を備え
た半導体装置に関する。
た半導体装置に関する。
従来のエミツタ抵抗を有するトランジスタは第
１図に示す如く、コレクタ領域となるＮ型シリコ
ン半導体基板１とＰ型のベース領域２とＮ型のエ
ミツタ領域３より構成され、エミツタ領域３の拡
散抵抗をエミツタ抵抗として用いていた。しかし
斯る構造ではエミツタ領域３が高不純物濃度であ
り且つあまり大面積とできないのでエミツタ抵抗
の値は高々１Ω程度しか得られず、またエミツタ
拡散のばらつきによつてエミツタ抵抗値がばらつ
く欠点を有していた。
１図に示す如く、コレクタ領域となるＮ型シリコ
ン半導体基板１とＰ型のベース領域２とＮ型のエ
ミツタ領域３より構成され、エミツタ領域３の拡
散抵抗をエミツタ抵抗として用いていた。しかし
斯る構造ではエミツタ領域３が高不純物濃度であ
り且つあまり大面積とできないのでエミツタ抵抗
の値は高々１Ω程度しか得られず、またエミツタ
拡散のばらつきによつてエミツタ抵抗値がばらつ
く欠点を有していた。
本発明は斯る欠点に鑑みてなされ、従来の欠点
を完全に除去する半導体装置を提供するものであ
る。以下に第２図を参照して本発明の一実施例を
詳述する。
を完全に除去する半導体装置を提供するものであ
る。以下に第２図を参照して本発明の一実施例を
詳述する。
本発明に依るトランジスタは第２図に示す如
く、Ｐ型のシリコン半導体基板１１と、基板１１
表面に設けられたN+型の埋込み層１２と、基板
１１上に形成されたN-型のエピタキシヤル層１
３と、コレクタ領域１４および抵抗領域１５とな
るエピタキシヤル層１３を夫々区画するＰ型の分
離領域１６と、コレクタ領域１４表面に形成され
たＰ型ベース領域１７と、ベース領域１７表面に
形成されたＮ型エミツタ領域１８と、抵抗領域１
５表面に形成されたＰ型拡散抵抗層１９と、エミ
ツタ領域１８と拡散抵抗層１９の一端とを接続す
る手段２０と、拡散抵抗層１９の他端と分離領域
１６とを接続する手段２１より構成されている。
く、Ｐ型のシリコン半導体基板１１と、基板１１
表面に設けられたN+型の埋込み層１２と、基板
１１上に形成されたN-型のエピタキシヤル層１
３と、コレクタ領域１４および抵抗領域１５とな
るエピタキシヤル層１３を夫々区画するＰ型の分
離領域１６と、コレクタ領域１４表面に形成され
たＰ型ベース領域１７と、ベース領域１７表面に
形成されたＮ型エミツタ領域１８と、抵抗領域１
５表面に形成されたＰ型拡散抵抗層１９と、エミ
ツタ領域１８と拡散抵抗層１９の一端とを接続す
る手段２０と、拡散抵抗層１９の他端と分離領域
１６とを接続する手段２１より構成されている。
半導体基板１１は0.015Ωcm以下の低抵抗のＰ
型ウエフア１１０とその上にエピタキシヤル成長
された約10Ωcmの高抵抗のP-型エピタキシヤル
層１１１より形成され、このエピタキシヤル層１
１１がエミツタ抵抗の一部として働く。このエミ
ツタ抵抗値（RE2）はエピタキシヤル層１１１の
比抵抗および厚みにより容易に決められ、具体的
には約100Ω以下の範囲で任意に選択できる。
型ウエフア１１０とその上にエピタキシヤル成長
された約10Ωcmの高抵抗のP-型エピタキシヤル
層１１１より形成され、このエピタキシヤル層１
１１がエミツタ抵抗の一部として働く。このエミ
ツタ抵抗値（RE2）はエピタキシヤル層１１１の
比抵抗および厚みにより容易に決められ、具体的
には約100Ω以下の範囲で任意に選択できる。
埋込み層１２はコレタク領域１４となるエピタ
キシヤル層１３の下の半導体基板１１表面にバイ
ポーラ集積回路と同様に選択拡散して形成され、
コレクタ抵抗の減少を目的としている。
キシヤル層１３の下の半導体基板１１表面にバイ
ポーラ集積回路と同様に選択拡散して形成され、
コレクタ抵抗の減少を目的としている。
エピタキシヤル層１３は埋込み拡散後の基板１
１全面に２Ωcmで15μｍ厚に成長される。
１全面に２Ωcmで15μｍ厚に成長される。
分離領域１６はエピタキシヤル層１３を貫通し
て半導体基板１１に達する様に拡散して形成さ
れ、コレクタ領域１４および抵抗領域１５となる
エピタキシヤル層１３を完全にPN分離する。
て半導体基板１１に達する様に拡散して形成さ
れ、コレクタ領域１４および抵抗領域１５となる
エピタキシヤル層１３を完全にPN分離する。
コレクタ領域１４のほぼ下面全体に埋込み層１
２が配置されている。またコレクタ領域１４表面
から埋込み層１２に達するN+型のコレクタコン
タクト領域２２が拡散形成され、コレクタ飽和電
圧を低減させている。
２が配置されている。またコレクタ領域１４表面
から埋込み層１２に達するN+型のコレクタコン
タクト領域２２が拡散形成され、コレクタ飽和電
圧を低減させている。
ベースおよびエミツタ領域１７，１８は埋込み
層１２上のコレクタ領域１４表面から二重拡散し
て形成されている。
層１２上のコレクタ領域１４表面から二重拡散し
て形成されている。
抵抗領域１５にはベース拡散と同時に拡散され
る拡散抵抗層１９が設けられる。この拡散抵抗層
１９は第４図に示す如く一端を抵抗領域１５に配
置し他端を分離領域１６と重畳して拡散し、分離
領域１６との接続手段２１を構成している。また
拡散抵抗層１９の抵抗値RE1は RE1＝ベース領域のRs×Ｌ／Ｗ で決められる。ここでRsは層抵抗、Ｗは巾、
Ｌは長さを示す。従つて拡散抵抗層１９の抵抗値
RE1はエミツタ領域１８の形状や製法に全く関係
なく上式で決められる。
る拡散抵抗層１９が設けられる。この拡散抵抗層
１９は第４図に示す如く一端を抵抗領域１５に配
置し他端を分離領域１６と重畳して拡散し、分離
領域１６との接続手段２１を構成している。また
拡散抵抗層１９の抵抗値RE1は RE1＝ベース領域のRs×Ｌ／Ｗ で決められる。ここでRsは層抵抗、Ｗは巾、
Ｌは長さを示す。従つて拡散抵抗層１９の抵抗値
RE1はエミツタ領域１８の形状や製法に全く関係
なく上式で決められる。
エピタキシヤル層１３表面にはシリコン酸化膜
２３が形成され、コレクタコンタクト領域２２ベ
ース領域１７エミツタ領域１８および拡散抵抗層
１９の一端上の酸化膜２３にコンタクト孔が選択
エツチングして形成される。そして酸化膜２３上
に蒸着アルミニウムを付着し、エツチングしてコ
レクタ電極２４およびベース電極２５を夫々コレ
クタコンタクト領域２２およびベース領域１７オ
ーミツク接触させて形成する。同時に一端をエミ
ツタ領域１８に他端を拡散抵抗層１９の一端にオ
ーミツク接触させたエミツタ領域１８と拡散抵抗
層１９の一端との接続手段２０を形成する。また
エミツタ電極２６は半導体基板１１のウエフア１
１０主面にオーミツク接触させた裏張電極として
形成され、エミツタの取り出しと素子のヘツダー
への固着手段に用いられる。
２３が形成され、コレクタコンタクト領域２２ベ
ース領域１７エミツタ領域１８および拡散抵抗層
１９の一端上の酸化膜２３にコンタクト孔が選択
エツチングして形成される。そして酸化膜２３上
に蒸着アルミニウムを付着し、エツチングしてコ
レクタ電極２４およびベース電極２５を夫々コレ
クタコンタクト領域２２およびベース領域１７オ
ーミツク接触させて形成する。同時に一端をエミ
ツタ領域１８に他端を拡散抵抗層１９の一端にオ
ーミツク接触させたエミツタ領域１８と拡散抵抗
層１９の一端との接続手段２０を形成する。また
エミツタ電極２６は半導体基板１１のウエフア１
１０主面にオーミツク接触させた裏張電極として
形成され、エミツタの取り出しと素子のヘツダー
への固着手段に用いられる。
斯る本発明のトランジスタではエミツタの取り
出しをエミツタ領域１８、接続手段２０、拡散抵
抗層１９、分離領域１６、基板１１のエピタキシ
ヤル層１１１、ウエフア１１０、エミツタ電極２
６の順序で行つており、エミツタ側には拡散抵抗
層１９の抵抗RE1と基板１１のエピタキシヤル層
１１１の抵抗RE2の両者の和のエミツタ抵抗が接
続されている。更に両者のエミツタ抵抗はエミツ
タ領域１８とは全く独立して設計できるのでエミ
ツタ領域１８の形成に何ら規制されずエミツタ抵
抗値を任意に且つ大きく設定できる。具体的には
拡散抵抗層１９のRE1はRsを150ΩＷを50μｍＬを
250μｍに形成すると約1KΩとなり、基板１１の
エピタキシヤル層１１１のRE2は前述した如く
100Ω以下の範囲で選ぶことができる。従つてエ
ミツタ抵抗としてはＫΩのオーダーまで得ること
が可能となり、第３図に示す如く従来のトランジ
スタでは実線のように大電流でのhfeの減少がゆ
るやかなため電流制限機能が悪いのに対して本発
明では高いエミツタ抵抗で点線の如く大電流の
hfeを激減できるので良好な電流制限機能を実現
できる。これにより電池で駆動される電子時計の
アラームブザードライブトランジスタ等に採用で
き電池寿命の伸長に貢献できる。本発明のトラン
ジスタは大電流でのhfeの垂下特性によつて破壊
に対しても強くなる。
出しをエミツタ領域１８、接続手段２０、拡散抵
抗層１９、分離領域１６、基板１１のエピタキシ
ヤル層１１１、ウエフア１１０、エミツタ電極２
６の順序で行つており、エミツタ側には拡散抵抗
層１９の抵抗RE1と基板１１のエピタキシヤル層
１１１の抵抗RE2の両者の和のエミツタ抵抗が接
続されている。更に両者のエミツタ抵抗はエミツ
タ領域１８とは全く独立して設計できるのでエミ
ツタ領域１８の形成に何ら規制されずエミツタ抵
抗値を任意に且つ大きく設定できる。具体的には
拡散抵抗層１９のRE1はRsを150ΩＷを50μｍＬを
250μｍに形成すると約1KΩとなり、基板１１の
エピタキシヤル層１１１のRE2は前述した如く
100Ω以下の範囲で選ぶことができる。従つてエ
ミツタ抵抗としてはＫΩのオーダーまで得ること
が可能となり、第３図に示す如く従来のトランジ
スタでは実線のように大電流でのhfeの減少がゆ
るやかなため電流制限機能が悪いのに対して本発
明では高いエミツタ抵抗で点線の如く大電流の
hfeを激減できるので良好な電流制限機能を実現
できる。これにより電池で駆動される電子時計の
アラームブザードライブトランジスタ等に採用で
き電池寿命の伸長に貢献できる。本発明のトラン
ジスタは大電流でのhfeの垂下特性によつて破壊
に対しても強くなる。
第１図は従来例を説明する断面図、第２図は本
発明を説明する断面図、第３図は従来と本発明を
比較する特性図、第４図は本発明の拡散抵抗層を
説明する平面図である。 主な図番の説明、１１は半導体基板、１２は埋
込み層、１３はエピタキシヤル層、１４はコレク
タ領域、１５は抵抗領域、１６は分離領域、１７
はベース領域、１８はエミツタ領域、１９は拡散
抵抗層、２０，２１は接続手段である。
発明を説明する断面図、第３図は従来と本発明を
比較する特性図、第４図は本発明の拡散抵抗層を
説明する平面図である。 主な図番の説明、１１は半導体基板、１２は埋
込み層、１３はエピタキシヤル層、１４はコレク
タ領域、１５は抵抗領域、１６は分離領域、１７
はベース領域、１８はエミツタ領域、１９は拡散
抵抗層、２０，２１は接続手段である。
Claims (1)
- １ 一導電型の半導体基板と該基板表面に形成さ
れた同導電型の第１のエピタキシヤル層と該第１
のエピタキシヤル層表面に形成された逆導電型の
第２のエピタキシヤル層と該第２のエピタキシヤ
ル層を貫通および前記第１のエピタキシヤル層に
到達しコレクタ領域および抵抗領域となる前記第
２のエピタキシヤル層を区画する一導電型の分離
領域と前記コレクタ領域表面に形成された一導電
型のベース領域と該ベース領域表面に形成された
逆導電型のエミツタ領域と前記抵抗領域表面に設
けた他端を分離領域に重畳した一導電型の拡散抵
抗層と前記エミツタ領域を前記拡散抵抗層の一端
に接続する接続手段とを設け、前記拡散抵抗層お
よび前記第１のエピタキシヤル層をエミツタ抵抗
とすることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10419780A JPS5728362A (en) | 1980-07-28 | 1980-07-28 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10419780A JPS5728362A (en) | 1980-07-28 | 1980-07-28 | Semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5728362A JPS5728362A (en) | 1982-02-16 |
| JPH0132665B2 true JPH0132665B2 (ja) | 1989-07-10 |
Family
ID=14374245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10419780A Granted JPS5728362A (en) | 1980-07-28 | 1980-07-28 | Semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5728362A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08125132A (ja) * | 1994-10-28 | 1996-05-17 | Rohm Co Ltd | 半導体装置 |
| JP2006295073A (ja) * | 2005-04-14 | 2006-10-26 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| JP4349456B2 (ja) | 2006-10-23 | 2009-10-21 | ソニー株式会社 | 固体撮像素子 |
-
1980
- 1980-07-28 JP JP10419780A patent/JPS5728362A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5728362A (en) | 1982-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0618198B2 (ja) | 半導体装置 | |
| JPS6322070B2 (ja) | ||
| KR910006699B1 (ko) | 반도체 장치 | |
| JPH0132665B2 (ja) | ||
| JPH058582B2 (ja) | ||
| US4905078A (en) | Semiconductor device | |
| US4786961A (en) | Bipolar transistor with transient suppressor | |
| JPS6327865B2 (ja) | ||
| JPS6223098Y2 (ja) | ||
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JPS6356708B2 (ja) | ||
| JP2716152B2 (ja) | ラテラルトランジスタ | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPH0475660B2 (ja) | ||
| JP2634932B2 (ja) | 半導体装置 | |
| JP3006795B2 (ja) | 半導体装置 | |
| JP2000294563A (ja) | ラテラルバイポーラトランジスタ | |
| JPS6364058B2 (ja) | ||
| JPH0110938Y2 (ja) | ||
| KR940008215B1 (ko) | 쌍방향성 특성의 트랜지스터 소자 | |
| JPH0312782B2 (ja) | ||
| JPS6136714B2 (ja) | ||
| JPH02163940A (ja) | 半導体装置 | |
| JPS61269373A (ja) | 半導体装置 | |
| JPH0474478A (ja) | ダイオード |