JPH058582B2 - - Google Patents
Info
- Publication number
- JPH058582B2 JPH058582B2 JP58205174A JP20517483A JPH058582B2 JP H058582 B2 JPH058582 B2 JP H058582B2 JP 58205174 A JP58205174 A JP 58205174A JP 20517483 A JP20517483 A JP 20517483A JP H058582 B2 JPH058582 B2 JP H058582B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- diode
- layer
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
- H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
産業上の利用分野
この発明は、半導体基板と同一導電形のＰ形の
エピタキシヤル層を使つた酸化膜分離プロセスに
おいて、ピン端子からのサージ破壊から回路素子
を保護するために、サージ対策素子のダイオード
と抵抗の面積を効率よく集積化を図つた半導層集
積回路に関するものである。
エピタキシヤル層を使つた酸化膜分離プロセスに
おいて、ピン端子からのサージ破壊から回路素子
を保護するために、サージ対策素子のダイオード
と抵抗の面積を効率よく集積化を図つた半導層集
積回路に関するものである。
従来例の構成とその問題点
半導体集積回路においては、サージ破壊から集
積化された素子を保護することが大切であり、従
来は、第１図に示すように、ピン端子ａと回路端
子ｂの間に100〜1000Ωの抵抗Ｒを直列に挿入し
プラスおよびマイナスサージを減衰させ、サージ
破壊から素子を保護するとともにピン端子ａと電
源端子（Vcc）Ｃの間に、カソードが電源端子側
に接続される関係を成立させてダイオードDiを
挿入し、プラスサージを電源端子Ｃを経て電源ラ
インへ逃がす方法が取られている。
積化された素子を保護することが大切であり、従
来は、第１図に示すように、ピン端子ａと回路端
子ｂの間に100〜1000Ωの抵抗Ｒを直列に挿入し
プラスおよびマイナスサージを減衰させ、サージ
破壊から素子を保護するとともにピン端子ａと電
源端子（Vcc）Ｃの間に、カソードが電源端子側
に接続される関係を成立させてダイオードDiを
挿入し、プラスサージを電源端子Ｃを経て電源ラ
インへ逃がす方法が取られている。
第２図は、このようなサージ保護用の回路を構
成する抵抗とダイオードが集積化された部分を拡
大して示した断面図であり、この構造は、抵抗と
ダイオードが酸化膜で分離された別々の島領域中
に形成された構造となつている。
成する抵抗とダイオードが集積化された部分を拡
大して示した断面図であり、この構造は、抵抗と
ダイオードが酸化膜で分離された別々の島領域中
に形成された構造となつている。
この構造は、Ｐ形シリコン基板１にｎ形埋め込
み層２と２１を形成したのち、Ｐ形シリコンエピ
タキシヤル層を成長させ、さらに、抵抗とダイオ
ードを作り込む島領域３と３１を埋め込み層２と
２１の上に形成するために、その周囲のＰ形シリ
コンエピタキシヤル層を酸化シリコン膜４に変換
し、一方の島領域３の中に、拡散前面がｎ形埋め
込み層２まで達する拡散深さをもつ高濃度のｎ形
拡散領域５を作り込み、ダイオードのカソード側
を形成し、また島領域３の他の部分にＰ形のコン
タクト拡散領域６を形成してダイオードのアノー
ド側を形成すると同時に、他方の島領域３１の中
にも同じＰ形の拡散領域７を作り込み、抵抗領域
を形成し、最後に、ダイオードと抵抗のコンタク
ト形成部分に窓をあけて、ダイオードのアノード
電極と抵抗の一方の端子電極を相互接続する電極
８、抵抗の他端に繋る電極８２およびダイオード
のカソードに繋る電極８１を形成する過程を経る
ことによつて実現される。
み層２と２１を形成したのち、Ｐ形シリコンエピ
タキシヤル層を成長させ、さらに、抵抗とダイオ
ードを作り込む島領域３と３１を埋め込み層２と
２１の上に形成するために、その周囲のＰ形シリ
コンエピタキシヤル層を酸化シリコン膜４に変換
し、一方の島領域３の中に、拡散前面がｎ形埋め
込み層２まで達する拡散深さをもつ高濃度のｎ形
拡散領域５を作り込み、ダイオードのカソード側
を形成し、また島領域３の他の部分にＰ形のコン
タクト拡散領域６を形成してダイオードのアノー
ド側を形成すると同時に、他方の島領域３１の中
にも同じＰ形の拡散領域７を作り込み、抵抗領域
を形成し、最後に、ダイオードと抵抗のコンタク
ト形成部分に窓をあけて、ダイオードのアノード
電極と抵抗の一方の端子電極を相互接続する電極
８、抵抗の他端に繋る電極８２およびダイオード
のカソードに繋る電極８１を形成する過程を経る
ことによつて実現される。
ところで、この構造では、ダイオードと抵抗が
別々の島領域の中に作り込まれるため、全体の面
積が大きくなり、集積度を高める面で不都合をき
たすこと、さらにダイオード部分のpn接合面積
がそれほど大きくはならず、このためサージ保護
効果が少ないことなどの問題があつた。
別々の島領域の中に作り込まれるため、全体の面
積が大きくなり、集積度を高める面で不都合をき
たすこと、さらにダイオード部分のpn接合面積
がそれほど大きくはならず、このためサージ保護
効果が少ないことなどの問題があつた。
発明の目的
本発明は、上記の不都合をことごとく排除する
ことができる半導体集積回路、すなわち、サージ
保護用のダイオードと抵抗を一つの島領域に作り
込み、サージ保護用の回路により占拠される基板
面積を小さくしながらも、ダイオード部分のpn
接合面積は、サージ保護効果を十分に高めること
ができる大きな面積とすることができる半導体集
積回路の提供を目的とするものである。
ことができる半導体集積回路、すなわち、サージ
保護用のダイオードと抵抗を一つの島領域に作り
込み、サージ保護用の回路により占拠される基板
面積を小さくしながらも、ダイオード部分のpn
接合面積は、サージ保護効果を十分に高めること
ができる大きな面積とすることができる半導体集
積回路の提供を目的とするものである。
発明の構成
本発明の半導体集積回路は、一部分に逆導電形
の埋め込み層が形成された一導電形の半導体基板
の前記埋め込み層上に半導体基板と同一導電形の
半導体層が形成され、さらに同半導体層を包囲し
て絶縁物が形成されるとともに、前記半導体層中
に抵抗領域および半導体層とは逆導電形で前記埋
め込み層に到達する高濃度の領域が形成され、前
記抵抗領域と前記高濃度領域に電極が形成された
構造のものである。
の埋め込み層が形成された一導電形の半導体基板
の前記埋め込み層上に半導体基板と同一導電形の
半導体層が形成され、さらに同半導体層を包囲し
て絶縁物が形成されるとともに、前記半導体層中
に抵抗領域および半導体層とは逆導電形で前記埋
め込み層に到達する高濃度の領域が形成され、前
記抵抗領域と前記高濃度領域に電極が形成された
構造のものである。
この構造によれば、サージ保護用のダイオード
と抵抗が１つの島領域に集積化され、かつ、ダイ
オード面積が抵抗領域分だけ大きくなりサージ効
果が改善される。
と抵抗が１つの島領域に集積化され、かつ、ダイ
オード面積が抵抗領域分だけ大きくなりサージ効
果が改善される。
実施例の説明
第３図は、本発明の半導体集積回路の特徴部分
であるサージ保護用のダイオードと抵抗を一つの
島領域に集積化した構造部分を拡大して示した断
面図であり、Ｐ形シリコン基板１の中に作り込ま
れたｎ形埋め込み領域２２の上部には、周囲が酸
化シリコン膜４で包囲されたＰ形の島領域３２が
あり、この島領域の中にダイオードのカソードと
なる高濃度のｎ形領域５とダイオードのアノード
コンタクト領域と抵抗領域とを兼ねるＰ形の拡散
領域７が形成され、これらの領域に電極８，８１
および８２が設けられた構造となつている。
であるサージ保護用のダイオードと抵抗を一つの
島領域に集積化した構造部分を拡大して示した断
面図であり、Ｐ形シリコン基板１の中に作り込ま
れたｎ形埋め込み領域２２の上部には、周囲が酸
化シリコン膜４で包囲されたＰ形の島領域３２が
あり、この島領域の中にダイオードのカソードと
なる高濃度のｎ形領域５とダイオードのアノード
コンタクト領域と抵抗領域とを兼ねるＰ形の拡散
領域７が形成され、これらの領域に電極８，８１
および８２が設けられた構造となつている。
次に上記の構造を得るための製造方法を具体的
に説明する。
に説明する。
まず、Ｐ形シリコン基板１の中に酸化シリコン
膜をマスクとしてアンチモンSbあるいは砒素As
をスピンオン法やイオン注入法あるいはカプセル
法により選択的にドープしてｎ形埋め込み層２２
を形成し、こののち表面の酸化シリコン膜をすべ
て除去し、引き続いて表面全体に比抵抗が0.5〜
10ΩcmのＰ形シリコン層３０を0.5〜2μmの厚さ
にエピタキシヤル成長させ、こののち、Ｐ形シリ
コン層３０の表面全域に厚さが100〜500Åの酸化
シリコン膜９と厚さが500〜1500Åの窒化シリコ
ン膜１０を順次形成する（第４図）。
膜をマスクとしてアンチモンSbあるいは砒素As
をスピンオン法やイオン注入法あるいはカプセル
法により選択的にドープしてｎ形埋め込み層２２
を形成し、こののち表面の酸化シリコン膜をすべ
て除去し、引き続いて表面全体に比抵抗が0.5〜
10ΩcmのＰ形シリコン層３０を0.5〜2μmの厚さ
にエピタキシヤル成長させ、こののち、Ｐ形シリ
コン層３０の表面全域に厚さが100〜500Åの酸化
シリコン膜９と厚さが500〜1500Åの窒化シリコ
ン膜１０を順次形成する（第４図）。
次いで、これらの膜を選択的にエツチングして
ｎ形埋め込み層２２上にあつて素子を形成すべき
島領域となるＰ形シリコン層部分上にのみ酸化シ
リコン膜９と窒化シリコン膜１０を残し、さらに
露出したＰ形シリコン層３０の部分を厚みが半分
程度になるまでエツチングする。そしてチヤンネ
ルストツパー用のボロンＢをイオン注入する（第
５図）。
ｎ形埋め込み層２２上にあつて素子を形成すべき
島領域となるＰ形シリコン層部分上にのみ酸化シ
リコン膜９と窒化シリコン膜１０を残し、さらに
露出したＰ形シリコン層３０の部分を厚みが半分
程度になるまでエツチングする。そしてチヤンネ
ルストツパー用のボロンＢをイオン注入する（第
５図）。
こののち、高圧酸化炉等で酸化処理する。この
処理で窒化シリコン膜１０により覆われていない
Ｐ形シリコン層部分が選択的に酸化されて酸化シ
リコン膜４となりＰ形の島領域３２が形成される
（第６図）。
処理で窒化シリコン膜１０により覆われていない
Ｐ形シリコン層部分が選択的に酸化されて酸化シ
リコン膜４となりＰ形の島領域３２が形成される
（第６図）。
この後、ダイオードのカソード領域を形成する
べき部分上を覆う酸化シリコン膜９と窒化シリコ
ン膜１０を除去し、引き続いてリンＰをイオン注
入法あるいは熱拡散法により拡散させ、拡散前面
がｎ形埋め込み層２２に達する高さの高濃度のｎ
形拡散領域５を形成する（第７図）。
べき部分上を覆う酸化シリコン膜９と窒化シリコ
ン膜１０を除去し、引き続いてリンＰをイオン注
入法あるいは熱拡散法により拡散させ、拡散前面
がｎ形埋め込み層２２に達する高さの高濃度のｎ
形拡散領域５を形成する（第７図）。
次に、表面上の窒化シリコン膜１０と酸化シリ
コン膜９をすべて除去し、露出させた表面上に厚
さが100〜500Åの酸化シリコン膜１１と厚さが
500〜1500Åの窒化シリコン膜１２を順次形成し
たのちダイオードおよび抵抗のコンタクト形成部
分上を覆う酸化シリコン膜１１と窒化シリコン膜
１２を選択エツチングする。その後、抵抗のコン
タクト形成部分以外の表面上をレジスト膜１３で
カバーし、コンタクト形成部分に高濃度のボロン
Ｂをイオン注入し、表面不純物濃度をオーミツク
接触状態をうるに好適な濃度にまで高めたＰ形拡
散領域１４を形成する（第８図）。
コン膜９をすべて除去し、露出させた表面上に厚
さが100〜500Åの酸化シリコン膜１１と厚さが
500〜1500Åの窒化シリコン膜１２を順次形成し
たのちダイオードおよび抵抗のコンタクト形成部
分上を覆う酸化シリコン膜１１と窒化シリコン膜
１２を選択エツチングする。その後、抵抗のコン
タクト形成部分以外の表面上をレジスト膜１３で
カバーし、コンタクト形成部分に高濃度のボロン
Ｂをイオン注入し、表面不純物濃度をオーミツク
接触状態をうるに好適な濃度にまで高めたＰ形拡
散領域１４を形成する（第８図）。
次いで、レジスト膜１３を全て除去したのち、
新たにレジスト膜１５を形成し、さらに抵抗領域
となる部分を覆うレジスト膜のみ除去し、ボロン
Ｂをイオン注入して抵抗領域７を形成する（第９
図）。
新たにレジスト膜１５を形成し、さらに抵抗領域
となる部分を覆うレジスト膜のみ除去し、ボロン
Ｂをイオン注入して抵抗領域７を形成する（第９
図）。
しかる後、レジスト膜１５を除去し、ダイオー
ドのカソードおよび抵抗の電極を形成するために
コンタクト部分を露出させ、これらの部分に高純
度のアルミニウムAlをあるいはシリコンSiを重
量比で１〜２％含んだAlを用いて電極を形成す
ることにより、抵抗の一端に繋る電極がダイオー
ドのアノード電極を兼ね、サージ対策用のダイオ
ードと抵抗の双方が島領域の中に集積化され、ま
た、ダイオードを形成しているpn接合の面積が
十分な大きさとされたサージ保護用の回路が形成
される。
ドのカソードおよび抵抗の電極を形成するために
コンタクト部分を露出させ、これらの部分に高純
度のアルミニウムAlをあるいはシリコンSiを重
量比で１〜２％含んだAlを用いて電極を形成す
ることにより、抵抗の一端に繋る電極がダイオー
ドのアノード電極を兼ね、サージ対策用のダイオ
ードと抵抗の双方が島領域の中に集積化され、ま
た、ダイオードを形成しているpn接合の面積が
十分な大きさとされたサージ保護用の回路が形成
される。
以上説明した本発明の半導体集積回路の製造方
法では、Ｐ形シリコンエピタキシヤル層を島状に
分離して得た島領域３２の中にＰ形の抵抗領域７
を形成しているため抵抗の電極はＰ形島領域３２
と同電位となり、抵抗の電極はダイオードのアノ
ード電極も兼ねる。ところで、抵抗領域として第
１０図に示すようにｎ形の抵抗層１６をトランジ
スタのエミツタ形成と同時に作り込み、これを使
用することもできる。この場合には、Ｐ形島領域
３２を抵抗領域１６と同電位にしてダイオードの
アノードとするために、抵抗の一端とダイオード
のアノードの双方に繋る電極８は、島領域３２の
中に作り込まれたＰ形コンタクト拡散領域１４と
ｎ形抵抗領域１６にまたがるように形成する。
法では、Ｐ形シリコンエピタキシヤル層を島状に
分離して得た島領域３２の中にＰ形の抵抗領域７
を形成しているため抵抗の電極はＰ形島領域３２
と同電位となり、抵抗の電極はダイオードのアノ
ード電極も兼ねる。ところで、抵抗領域として第
１０図に示すようにｎ形の抵抗層１６をトランジ
スタのエミツタ形成と同時に作り込み、これを使
用することもできる。この場合には、Ｐ形島領域
３２を抵抗領域１６と同電位にしてダイオードの
アノードとするために、抵抗の一端とダイオード
のアノードの双方に繋る電極８は、島領域３２の
中に作り込まれたＰ形コンタクト拡散領域１４と
ｎ形抵抗領域１６にまたがるように形成する。
また、埋め込み層２２に繋がりダイオードのカ
ソードとなる高濃度のｎ形拡散領域５は、島領域
３２の片側だけに形成する必要はなく、第１１図
に示すように島領域３２の周りを取り囲むように
形成し、ダイオード面積を拡げ、かつ、ダイオー
ドの内部抵抗を下げてダイオード効果を高めるよ
うにしてもよい。
ソードとなる高濃度のｎ形拡散領域５は、島領域
３２の片側だけに形成する必要はなく、第１１図
に示すように島領域３２の周りを取り囲むように
形成し、ダイオード面積を拡げ、かつ、ダイオー
ドの内部抵抗を下げてダイオード効果を高めるよ
うにしてもよい。
さらに、ダイオードの内部抵抗を下げるため
に、第１２図に示すように抵抗の一端とダイオー
ドのアノードに繋る電極８が形成される側のＰ形
拡散領域１４をダイオードのカソードとなる高濃
度のｎ形拡散領域５の近傍まで伸ばす構造とする
こともできる。
に、第１２図に示すように抵抗の一端とダイオー
ドのアノードに繋る電極８が形成される側のＰ形
拡散領域１４をダイオードのカソードとなる高濃
度のｎ形拡散領域５の近傍まで伸ばす構造とする
こともできる。
なお、以上の説明では、サージ保護用のダイオ
ードがプラスサージ対策用として使用され、した
がつてカソード側を電源ライン（Vcc）側に接続
する方法のみを述べて来たが、ダイオードのカソ
ード領域をｎ形埋め込み層２２と高濃度なｎ形拡
散領域５で構成し、このカソードと抵抗の一端と
を相互接続し、一方、Ｐ形シリコン基板１をアノ
ード領域とすることもできる。この構造とした場
合には、ダイオードはマイナスサージ保護用にし
て作用する。
ードがプラスサージ対策用として使用され、した
がつてカソード側を電源ライン（Vcc）側に接続
する方法のみを述べて来たが、ダイオードのカソ
ード領域をｎ形埋め込み層２２と高濃度なｎ形拡
散領域５で構成し、このカソードと抵抗の一端と
を相互接続し、一方、Ｐ形シリコン基板１をアノ
ード領域とすることもできる。この構造とした場
合には、ダイオードはマイナスサージ保護用にし
て作用する。
発明の効果
本発明の半導体集積回路の構造によれば、サー
ジ保護用抵抗とサージ保護用ダイオードが、１つ
の島領域の中に集積化され、集積度の向上がはか
れることは勿論のこと、全体の面積が狭くなつて
いるもののダイオードを形成しているpn接合面
積は、両素子を別々の島領域に作り込む構造のも
のよりも広くなりサージ効果も高められる。
ジ保護用抵抗とサージ保護用ダイオードが、１つ
の島領域の中に集積化され、集積度の向上がはか
れることは勿論のこと、全体の面積が狭くなつて
いるもののダイオードを形成しているpn接合面
積は、両素子を別々の島領域に作り込む構造のも
のよりも広くなりサージ効果も高められる。
第１図は、サージ保護用の回路図、第２図は従
来の方法によるサージ保護用回路の断面構造図、
第３図は本発明の集積化されたサージ保護用回路
の断面構造図、第４図〜第９図は本発明の一実施
例にかかるサージ保護用回路の製造工程の断面
図、第１０図は本発明のｎ形抵抗の場合の断面構
造図、第１１図、第１２図は本発明のダイオード
の内部抵抗を下げた断面構造図である。 ａ……ピン端子、ｂ……回路端子、ｃ……電源
端子、１……Ｐ形シリコン基板、２，２１，２２
……ｎ形埋め込み層、３，３１，３２……Ｐ形シ
リコン層（島領域）、４……選択酸化シリコン膜、
５……高濃度ｎ形拡散領域（カソード）、６……
Ｐ形コンタクト拡散領域（アノード）、７……Ｐ
形拡散領域（抵抗）、８……アノードと抵抗一端
の電極、８１……カソード電極、８２……抵抗一
端の電極、９，１１……酸化シリコン膜、１０，
１２……窒化シリコン膜、１３，１５……レジス
ト膜、１４……高濃度Ｐ形拡散領域、１６……ｎ
形抵抗層、３０……Ｐ形シリコンエピタキシヤル
層。
来の方法によるサージ保護用回路の断面構造図、
第３図は本発明の集積化されたサージ保護用回路
の断面構造図、第４図〜第９図は本発明の一実施
例にかかるサージ保護用回路の製造工程の断面
図、第１０図は本発明のｎ形抵抗の場合の断面構
造図、第１１図、第１２図は本発明のダイオード
の内部抵抗を下げた断面構造図である。 ａ……ピン端子、ｂ……回路端子、ｃ……電源
端子、１……Ｐ形シリコン基板、２，２１，２２
……ｎ形埋め込み層、３，３１，３２……Ｐ形シ
リコン層（島領域）、４……選択酸化シリコン膜、
５……高濃度ｎ形拡散領域（カソード）、６……
Ｐ形コンタクト拡散領域（アノード）、７……Ｐ
形拡散領域（抵抗）、８……アノードと抵抗一端
の電極、８１……カソード電極、８２……抵抗一
端の電極、９，１１……酸化シリコン膜、１０，
１２……窒化シリコン膜、１３，１５……レジス
ト膜、１４……高濃度Ｐ形拡散領域、１６……ｎ
形抵抗層、３０……Ｐ形シリコンエピタキシヤル
層。
Claims (1)
- 【特許請求の範囲】 １ 一部分に逆導電形の埋め込み層が形成された
一導電型の半導体基板の前記埋め込み層上に、半
導体基板と同一導電形の半導体層が形成され、さ
らに同半導体層を包囲して絶縁物が形成されると
ともに、前記半導体層中に、同半導体層と同一導
電形の抵抗領域および前記半導体層とは逆導電形
で前記埋め込み層に到達する高濃度の領域が形成
され、前記抵抗領域と前記高濃度領域に電極が形
成されていることを特徴とする半導体集積回路。 ２ 抵抗領域の両側のコンタクト部分に、これと
は同一導電形の高濃度な領域が形成されているこ
とを特徴とする特許請求の範囲第１項に記載の半
導体集積回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205174A JPS6097659A (ja) | 1983-11-01 | 1983-11-01 | 半導体集積回路 |
| US07/073,851 US4860083A (en) | 1983-11-01 | 1987-07-14 | Semiconductor integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58205174A JPS6097659A (ja) | 1983-11-01 | 1983-11-01 | 半導体集積回路 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP40231890A Division JPH067581B2 (ja) | 1990-12-14 | 1990-12-14 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6097659A JPS6097659A (ja) | 1985-05-31 |
| JPH058582B2 true JPH058582B2 (ja) | 1993-02-02 |
Family
ID=16502645
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58205174A Granted JPS6097659A (ja) | 1983-11-01 | 1983-11-01 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4860083A (ja) |
| JP (1) | JPS6097659A (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2608319B1 (fr) * | 1986-12-16 | 1989-04-14 | Thomson Semiconducteurs | Dispositif de protection contre les surtensions, a jonction plane |
| JPH0766958B2 (ja) * | 1989-03-20 | 1995-07-19 | 株式会社東芝 | 静電保護回路 |
| FR2646019B1 (fr) * | 1989-04-14 | 1991-07-19 | Sgs Thomson Microelectronics | Resistance spirale haute tension |
| JPH10256574A (ja) | 1997-03-14 | 1998-09-25 | Toko Inc | ダイオード装置 |
| JP2000150918A (ja) * | 1998-11-05 | 2000-05-30 | Toko Inc | ダイオード装置 |
| US7489488B2 (en) * | 2005-10-19 | 2009-02-10 | Littelfuse, Inc. | Integrated circuit providing overvoltage protection for low voltage lines |
| US7638816B2 (en) * | 2007-08-28 | 2009-12-29 | Littelfuse, Inc. | Epitaxial surge protection device |
| US7943959B2 (en) * | 2007-08-28 | 2011-05-17 | Littelfuse, Inc. | Low capacitance semiconductor device |
| US8709833B2 (en) * | 2011-12-22 | 2014-04-29 | International Business Machines Corporation | Measuring current and resistance using combined diodes/resistor structure to monitor integrated circuit manufacturing process variations |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3230429A (en) * | 1962-01-09 | 1966-01-18 | Westinghouse Electric Corp | Integrated transistor, diode and resistance semiconductor network |
| GB1095413A (ja) * | 1964-12-24 | |||
| US3430110A (en) * | 1965-12-02 | 1969-02-25 | Rca Corp | Monolithic integrated circuits with a plurality of isolation zones |
| US4438449A (en) * | 1967-03-03 | 1984-03-20 | Hitachi, Ltd. | Field effect semiconductor device having a protective diode with reduced internal resistance |
| US3488564A (en) * | 1968-04-01 | 1970-01-06 | Fairchild Camera Instr Co | Planar epitaxial resistors |
| US3673428A (en) * | 1970-09-18 | 1972-06-27 | Rca Corp | Input transient protection for complementary insulated gate field effect transistor integrated circuit device |
| JPS5120267B2 (ja) * | 1972-05-13 | 1976-06-23 | ||
| CH560463A5 (ja) * | 1972-09-26 | 1975-03-27 | Siemens Ag | |
| JPS51128269A (en) * | 1975-04-30 | 1976-11-09 | Sony Corp | Semiconductor unit |
| US4057894A (en) * | 1976-02-09 | 1977-11-15 | Rca Corporation | Controllably valued resistor |
| US4228450A (en) * | 1977-10-25 | 1980-10-14 | International Business Machines Corporation | Buried high sheet resistance structure for high density integrated circuits with reach through contacts |
| FR2413782A1 (fr) * | 1977-12-30 | 1979-07-27 | Radiotechnique Compelec | Element de circuit integre destine aux memoires bipolaires a isolement lateral par oxyde |
| JPS6057707B2 (ja) * | 1978-01-25 | 1985-12-16 | 株式会社日立製作所 | 記憶回路 |
| JPS55123157A (en) * | 1979-03-16 | 1980-09-22 | Oki Electric Ind Co Ltd | High-stability ion-injected resistor |
| JPS56158478A (en) * | 1980-05-10 | 1981-12-07 | Toshiba Corp | Semiconductor device |
| FR2494041B1 (fr) * | 1980-11-07 | 1987-01-23 | Radiotechnique Compelec | Element de circuit integre pour memoire bipolaire, son procede de realisation et cellule memoire realisee a l'aide dudit element |
| JPS57124464A (en) * | 1981-01-26 | 1982-08-03 | Mitsubishi Electric Corp | Semiconductor integrated circuit device |
| DE4138661C1 (ja) * | 1991-11-25 | 1993-06-03 | Siemens Ag, 8000 Muenchen, De |
-
1983
- 1983-11-01 JP JP58205174A patent/JPS6097659A/ja active Granted
-
1987
- 1987-07-14 US US07/073,851 patent/US4860083A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4860083A (en) | 1989-08-22 |
| JPS6097659A (ja) | 1985-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6157711B2 (ja) | ||
| JPS6159852A (ja) | 半導体装置の製造方法 | |
| JPH0654795B2 (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH058582B2 (ja) | ||
| JPH0441500B2 (ja) | ||
| JPH0312782B2 (ja) | ||
| JPS5818784B2 (ja) | ハンドウタイソシ ノ デンキヨクハイセンコウゾウ | |
| JPH0499058A (ja) | 半導体集積回路 | |
| JP3149913B2 (ja) | トランジスタの製造方法 | |
| JPH0254662B2 (ja) | ||
| JP3157187B2 (ja) | 半導体集積回路 | |
| JPH0358172B2 (ja) | ||
| JPH0621479A (ja) | 半導体装置の製造方法及び半導体装置 | |
| JPH06350032A (ja) | 半導体装置の配線構体 | |
| JP3938261B2 (ja) | 半導体抵抗素子及びその製造方法 | |
| JPH0216016B2 (ja) | ||
| JPS6158981B2 (ja) | ||
| JPS6196757A (ja) | 半導体装置 | |
| JPH053192A (ja) | 半導体集積回路 | |
| JPS5854503B2 (ja) | 半導体装置の製造方法 | |
| JPS62279674A (ja) | 半導体集積回路およびその製造方法 | |
| JPH02163940A (ja) | 半導体装置 | |
| JPH11312684A (ja) | 半導体装置 | |
| JPS61208264A (ja) | 半導体装置 | |
| JPS6169150A (ja) | 半導体集積回路装置 |