JPH0474478A - ダイオード - Google Patents
ダイオードInfo
- Publication number
- JPH0474478A JPH0474478A JP18911190A JP18911190A JPH0474478A JP H0474478 A JPH0474478 A JP H0474478A JP 18911190 A JP18911190 A JP 18911190A JP 18911190 A JP18911190 A JP 18911190A JP H0474478 A JPH0474478 A JP H0474478A
- Authority
- JP
- Japan
- Prior art keywords
- type
- diffusion region
- epitaxial layer
- region
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009792 diffusion process Methods 0.000 claims abstract description 76
- 239000004065 semiconductor Substances 0.000 claims description 16
- 238000002955 isolation Methods 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 12
- 230000000149 penetrating effect Effects 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 230000015556 catabolic process Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Bipolar Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体装置に用いるダイオードに関するもので
ある。
ある。
従来の技術
半導体装置に従来より用いられてきたダイオードの断面
図を第２図に示す。
図を第２図に示す。
第２図において１はＰ型半導体基板、２はＰ型半導体基
板１上に形成されたＮ型埋込拡散領域、３はＮ型埋込拡
散領域２上に形成されたＮ型エピタキシャル層、４はＮ
型エピタキシャル層３を貫通しＰ型半導体基板１に達す
るＰ型分離拡散領域、５はＰ型半導体基板１及びＰ型分
離拡散領域４で囲まれたトランジスタのコレクタとなる
Ｎ型エピタキシャル層３中に形成されたトランジスタの
ベースとなるＰ型拡散領域、６はＰ型拡散領域５中に形
成されたトランジスタのエミッタとなるＮ型拡散領域、
７は通常Ｎ型拡散領域６と同時に形成されるトランジス
タのコレクタコンタクトを接続するＮ型拡散領域、８は
シリコン酸化膜、９と１０は配線電極であり、配線電極
１０はＮ型拡散領域６に、配線電極９はＰ型拡計領域５
とＮ型拡散領域７とに接続している。トランジスタのへ
−スとなるＰ型拡散領域５とコレクタとなるＮ型埋込拡
散領域２及びＮ型エピタキシャル層３がダイオードのア
ノードを形成し、トランジスタのエミッタとなるＮ型拡
散領域６がダイオードのカソードとなる。配線電極９及
び１０はそれぞれダイオードのアノードとカソードの配
線電極となる。
板１上に形成されたＮ型埋込拡散領域、３はＮ型埋込拡
散領域２上に形成されたＮ型エピタキシャル層、４はＮ
型エピタキシャル層３を貫通しＰ型半導体基板１に達す
るＰ型分離拡散領域、５はＰ型半導体基板１及びＰ型分
離拡散領域４で囲まれたトランジスタのコレクタとなる
Ｎ型エピタキシャル層３中に形成されたトランジスタの
ベースとなるＰ型拡散領域、６はＰ型拡散領域５中に形
成されたトランジスタのエミッタとなるＮ型拡散領域、
７は通常Ｎ型拡散領域６と同時に形成されるトランジス
タのコレクタコンタクトを接続するＮ型拡散領域、８は
シリコン酸化膜、９と１０は配線電極であり、配線電極
１０はＮ型拡散領域６に、配線電極９はＰ型拡計領域５
とＮ型拡散領域７とに接続している。トランジスタのへ
−スとなるＰ型拡散領域５とコレクタとなるＮ型埋込拡
散領域２及びＮ型エピタキシャル層３がダイオードのア
ノードを形成し、トランジスタのエミッタとなるＮ型拡
散領域６がダイオードのカソードとなる。配線電極９及
び１０はそれぞれダイオードのアノードとカソードの配
線電極となる。
この種の集積回路用ダイオードの耐圧は、トランジスタ
のベース・エミッタ間耐圧と同じであり、通常の半導体
集積回路ではプロセスにも依存するが６〜８ｖ程度であ
った。
のベース・エミッタ間耐圧と同じであり、通常の半導体
集積回路ではプロセスにも依存するが６〜８ｖ程度であ
った。
発明が解決しようとする課題
回路設計上、従来用いてきたダイオードで得られる耐圧
以上の耐圧を有するダイオードが要望されることがある
。ところでＰＮ接合があればダイオードは一応構成可能
であるが、耐圧の大きなダイオードを構成しようとして
例えば第２図中のＰ型拡散領域５をアノードとし、Ｎ型
エピタキシャル層３をカソードとして用いたとする。
以上の耐圧を有するダイオードが要望されることがある
。ところでＰＮ接合があればダイオードは一応構成可能
であるが、耐圧の大きなダイオードを構成しようとして
例えば第２図中のＰ型拡散領域５をアノードとし、Ｎ型
エピタキシャル層３をカソードとして用いたとする。
この接合の耐圧はトランジスタのベース・コレクタ間耐
圧きなるため、通常３０ Ｖ以上は容易に確保できる。
圧きなるため、通常３０ Ｖ以上は容易に確保できる。
しかるにこの種のダイオードには、順方向動作をさせた
とき、Ｐ型拡散領域５がらＮ型エピタキシャル層３に注
入されたホールは接地されているＰ型半導体基板１に流
れるという、いわゆる寄生動作か存在する。このことは
カソード電流がアノード電流より少ないという不都合を
もたらす。
とき、Ｐ型拡散領域５がらＮ型エピタキシャル層３に注
入されたホールは接地されているＰ型半導体基板１に流
れるという、いわゆる寄生動作か存在する。このことは
カソード電流がアノード電流より少ないという不都合を
もたらす。
課題を解決するための手段
この課題を解決するため、本発明のダイオードはカソー
ドとなる第１の濃度の低いＮ型エピタキシャル層を包み
込む関係に高濃度Ｐ型拡散領域を形成し、さらにこのＰ
型拡散領域を包み込む第２のＮ型エピタキシャル層を形
成し、前記Ｐ型拡散領域と第２のＮ型エピタキシャル層
を電気的に接続し、アノードとする構成である。
ドとなる第１の濃度の低いＮ型エピタキシャル層を包み
込む関係に高濃度Ｐ型拡散領域を形成し、さらにこのＰ
型拡散領域を包み込む第２のＮ型エピタキシャル層を形
成し、前記Ｐ型拡散領域と第２のＮ型エピタキシャル層
を電気的に接続し、アノードとする構成である。
作用
この構成をとることにより、カソードとなるＮ型領域か
らＰ型頭域に注入された電子は、濃度の高いＰ型頭域で
消滅するか、仮に第２のＮ型領域に到達してもアノード
電流となるため、不都合な寄生動作をすることはなく、
ダイオードのＰＮ接合となる第１のＮ型拡散領域とＰ型
拡散領域の耐圧を高くすることが可能となる。
らＰ型頭域に注入された電子は、濃度の高いＰ型頭域で
消滅するか、仮に第２のＮ型領域に到達してもアノード
電流となるため、不都合な寄生動作をすることはなく、
ダイオードのＰＮ接合となる第１のＮ型拡散領域とＰ型
拡散領域の耐圧を高くすることが可能となる。
実施例
第１図は本発明にかかる半導体装置に用いるダイオード
の一実施例である。第１図において、■はＰ型半導体基
板、２はＰ型半導体基板１上に形成されたＮ型埋込拡散
領域、１１はＮ型埋込拡散領域２上に形成されたＰ型埋
込拡散領域、１２はＰ型半導体基板１上に形成されたＰ
型埋込拡散領域１１に類似したＰ型埋込分離拡散領域で
ある。
の一実施例である。第１図において、■はＰ型半導体基
板、２はＰ型半導体基板１上に形成されたＮ型埋込拡散
領域、１１はＮ型埋込拡散領域２上に形成されたＰ型埋
込拡散領域、１２はＰ型半導体基板１上に形成されたＰ
型埋込拡散領域１１に類似したＰ型埋込分離拡散領域で
ある。
以上の領域が形成された後、Ｎ型エピタキシャル層１３
．１４が成長される。表面から形成されたＰ型分離拡散
領域１５はＰ型埋込分離拡散領域１２と接し、Ｎ型埋込
拡散領域２、Ｎ型エピタキシャル層１３．１４はＰ型半
導体基板１．Ｐ型分離拡散領域１５．Ｐ型埋込分離拡散
領域１２により島状に分離される。Ｐ型拡散領域１６は
Ｎ型エピタキシャル層１３の表面からＰ型埋込拡散領域
１１に至る深い拡散領域であり、Ｎ型エピタキシャル領
域１４をとり囲む関係で形成されたものであるが、この
領域はＰ型分離拡散領域１５と同時形成可能である。Ｎ
型拡散領域１７．１８はそれぞれＮ型エピタキシャル層
１３．１４からオーミックに抵抗をとり出すための拡散
層である。
．１４が成長される。表面から形成されたＰ型分離拡散
領域１５はＰ型埋込分離拡散領域１２と接し、Ｎ型埋込
拡散領域２、Ｎ型エピタキシャル層１３．１４はＰ型半
導体基板１．Ｐ型分離拡散領域１５．Ｐ型埋込分離拡散
領域１２により島状に分離される。Ｐ型拡散領域１６は
Ｎ型エピタキシャル層１３の表面からＰ型埋込拡散領域
１１に至る深い拡散領域であり、Ｎ型エピタキシャル領
域１４をとり囲む関係で形成されたものであるが、この
領域はＰ型分離拡散領域１５と同時形成可能である。Ｎ
型拡散領域１７．１８はそれぞれＮ型エピタキシャル層
１３．１４からオーミックに抵抗をとり出すための拡散
層である。
本実施例におけるダイオードは、Ｐ型拡散領域１６とＮ
型拡散領域１７を配線電極１９にて接続し、アノード電
極とし、Ｎ型拡散領域１８に配線電極２０をつけてカソ
ード電極としたものである。
型拡散領域１７を配線電極１９にて接続し、アノード電
極とし、Ｎ型拡散領域１８に配線電極２０をつけてカソ
ード電極としたものである。
このような構成においては、ダイオードの耐圧はＮ型エ
ピタキシャル層１４とＰ型埋込拡散領域１１．Ｐ型拡散
領域１６のなすＰＮ接合の耐圧となる。Ｎ型エピタキシ
ャル層１４の不純物濃度は通常トランジスタのコレクタ
を形成することの要請から、５×１０１４ｃｍ−３〜５
×１０１５０ＩＴｌ−３程度が用いられているので、５
０〜１００ｖの耐圧は容易に得ることが可能である。又
ダイオードを順方向に動作させたとき、Ｎ型エピタキシ
ャル層１４から高濃度のＰ型埋込拡散領域１１．Ｐ型拡
散領域１６に注入された電子の多くは、ここで再結合し
て消滅し、アノード電流となる。Ｎ型埋込拡散領域２お
よびＮ型エピタキシャル層１３まで生き延びた電子もこ
の領域がアノード電極である配線電極１９に接続されて
いるため、アノード電流となる。
ピタキシャル層１４とＰ型埋込拡散領域１１．Ｐ型拡散
領域１６のなすＰＮ接合の耐圧となる。Ｎ型エピタキシ
ャル層１４の不純物濃度は通常トランジスタのコレクタ
を形成することの要請から、５×１０１４ｃｍ−３〜５
×１０１５０ＩＴｌ−３程度が用いられているので、５
０〜１００ｖの耐圧は容易に得ることが可能である。又
ダイオードを順方向に動作させたとき、Ｎ型エピタキシ
ャル層１４から高濃度のＰ型埋込拡散領域１１．Ｐ型拡
散領域１６に注入された電子の多くは、ここで再結合し
て消滅し、アノード電流となる。Ｎ型埋込拡散領域２お
よびＮ型エピタキシャル層１３まで生き延びた電子もこ
の領域がアノード電極である配線電極１９に接続されて
いるため、アノード電流となる。
一方当然のことながら、Ｐ型埋込拡散領域１１゜Ｐ型拡
散領域１６よりＮ型エピタキシャル層１４に注入された
ホールは、全てカソード電流となる。かくしてダイオー
ドを流れる電流が、他の部分に逃げるという寄生効果を
生じるということはない。
散領域１６よりＮ型エピタキシャル層１４に注入された
ホールは、全てカソード電流となる。かくしてダイオー
ドを流れる電流が、他の部分に逃げるという寄生効果を
生じるということはない。
発明の効果
本発明によれば、逆方向耐圧が高く、がっ寄生動作のな
い良好な特性を有するダイオードを複雑な製造工程を使
用することなく提供できる。
い良好な特性を有するダイオードを複雑な製造工程を使
用することなく提供できる。
第１図は本発明の一実施例にががるダイオードの斜視断
面図、第２図は従来のダイオードの断面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・Ｎ型埋
込拡散領域、１１・・・・・・Ｐ型埋込拡散領域、１２
・・・・・・Ｐ型埋込分離拡散領域、１３．１４・・・
・・・Ｎ型エピタキシャル層、１５・・・・・・Ｐ型分
離拡散領域、１６・・・・・・Ｐ型拡散領域、１７．１
８・・・・・・Ｎ型拡散領域、１９．２０・・・・・・
配線電極。
面図、第２図は従来のダイオードの断面図である。 １・・・・・・Ｐ型半導体基板、２・・・・・・Ｎ型埋
込拡散領域、１１・・・・・・Ｐ型埋込拡散領域、１２
・・・・・・Ｐ型埋込分離拡散領域、１３．１４・・・
・・・Ｎ型エピタキシャル層、１５・・・・・・Ｐ型分
離拡散領域、１６・・・・・・Ｐ型拡散領域、１７．１
８・・・・・・Ｎ型拡散領域、１９．２０・・・・・・
配線電極。
Claims (1)
- Ｐ型半導体基板と、前記Ｐ型半導体基板上に形成され
たＮ型埋込拡散領域と、前記Ｎ型埋込拡散領域に接する
ことなく、かつ前記Ｎ型埋込拡散領域を囲むように形成
されたＰ型埋込分離拡散領域と、前記Ｎ型埋込拡散領域
の上でかつ前記Ｎ型埋込拡散領域内に形成されたＰ型埋
込拡散領域とを備えた基板と、前記基板上に成長された
Ｎ型エピタキシャル層と、前記Ｎ型エピタキシャル層を
貫通し、前記Ｐ型埋込拡散領域に達し、かつ前記Ｎ型エ
ピタキシャル層の一部を包囲して形成されたアノードと
なるＰ型拡散領域と、前記Ｎ型エピタキシャル層を貫通
し前記Ｐ型埋込分離拡散領域に達し、かつ前記Ｎ型エピ
タキシャル層を包囲して形成されたＰ型分離拡散領域と
を備え、前記Ｎ型エピタキシャル層が前記Ｐ型拡散領域
で区切られた第１のエピタキシャル領域と、前記Ｐ型分
離拡散領域と前記Ｐ型拡散領域によりはさまれた第２の
Ｎ型エピタキシャル領域とで構成され、前記Ｐ型拡散領
域と前記第２のＮ型エピタキシャル領域を電気的に接続
してアノードとし、前記第１のＮ型エピタキシャル領域
をカソードとするダイオード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18911190A JPH0474478A (ja) | 1990-07-16 | 1990-07-16 | ダイオード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18911190A JPH0474478A (ja) | 1990-07-16 | 1990-07-16 | ダイオード |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0474478A true JPH0474478A (ja) | 1992-03-09 |
Family
ID=16235559
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18911190A Pending JPH0474478A (ja) | 1990-07-16 | 1990-07-16 | ダイオード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0474478A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299477A (ja) * | 1999-04-12 | 2000-10-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100431189B1 (ko) * | 2002-06-07 | 2004-05-12 | 삼성전기주식회사 | 반도체 소자 패키지 및 그 제조방법 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158568A (ja) * | 1983-02-24 | 1984-09-08 | テレフオンアクチ−ボラゲツト・エル・エムエリクソン | モノリシツク集積回路のダイオ−ド |
| JPS6267855A (ja) * | 1985-09-20 | 1987-03-27 | Sanyo Electric Co Ltd | 半導体注入集積論理回路装置 |
-
1990
- 1990-07-16 JP JP18911190A patent/JPH0474478A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59158568A (ja) * | 1983-02-24 | 1984-09-08 | テレフオンアクチ−ボラゲツト・エル・エムエリクソン | モノリシツク集積回路のダイオ−ド |
| JPS6267855A (ja) * | 1985-09-20 | 1987-03-27 | Sanyo Electric Co Ltd | 半導体注入集積論理回路装置 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000299477A (ja) * | 1999-04-12 | 2000-10-24 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
| KR100431189B1 (ko) * | 2002-06-07 | 2004-05-12 | 삼성전기주식회사 | 반도체 소자 패키지 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100208632B1 (ko) | 반도체 집적 회로 및 그 제조 방법 | |
| US4639757A (en) | Power transistor structure having an emitter ballast resistance | |
| JPH07297373A (ja) | 誘導性負荷要素に対する集積ドライバ回路装置 | |
| DK157468B (da) | Diode til monolitisk integreret kreds | |
| JP2000299477A (ja) | 半導体装置およびその製造方法 | |
| JPH06104459A (ja) | 半導体装置 | |
| JPH0249025B2 (ja) | ||
| JPH055373B2 (ja) | ||
| US20040120085A1 (en) | Semiconductor device with surge protection circuit | |
| JPH0236558A (ja) | 半導体装置 | |
| JPH1074958A (ja) | 半導体集積回路およびその製造方法 | |
| JPH11121768A (ja) | 半導体集積回路 | |
| JP2557984B2 (ja) | 半導体装置の入力保護回路 | |
| JPH09181335A (ja) | 半導体装置 | |
| JPS6359262B2 (ja) | ||
| JP2502696B2 (ja) | 半導体集積回路装置 | |
| KR20010068223A (ko) | 반도체소자 | |
| KR0145119B1 (ko) | 다링톤 접속 반도체소자 및 그의 제조방법 | |
| JPS61150383A (ja) | 半導体装置 | |
| JP2665820B2 (ja) | ラテラルトランジスタ | |
| JPS5916414B2 (ja) | 半導体装置 | |
| JPH08227941A (ja) | 複合半導体素子 | |
| JPH02154464A (ja) | ショットキーバリアダイオード | |
| KR19990002164A (ko) | 바이폴라 트랜지스터 및 그 제조 방법 | |
| JPH0475660B2 (ja) |