JPH0134425B2 - - Google Patents

Info

Publication number
JPH0134425B2
JPH0134425B2 JP57101902A JP10190282A JPH0134425B2 JP H0134425 B2 JPH0134425 B2 JP H0134425B2 JP 57101902 A JP57101902 A JP 57101902A JP 10190282 A JP10190282 A JP 10190282A JP H0134425 B2 JPH0134425 B2 JP H0134425B2
Authority
JP
Japan
Prior art keywords
code
image signal
circuit
encoding
generated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP57101902A
Other languages
English (en)
Other versions
JPS58219868A (ja
Inventor
Tooru Nitsuta
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP57101902A priority Critical patent/JPS58219868A/ja
Publication of JPS58219868A publication Critical patent/JPS58219868A/ja
Publication of JPH0134425B2 publication Critical patent/JPH0134425B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N1/00Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
    • H04N1/41Bandwidth or redundancy reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)

Description

【発明の詳細な説明】 本発明は、画信号の発生時間が可変で、かつ画
信号を符号化した符号情報にフイル符号を付加し
て伝送するフアクシミリ伝送装置の改良に関す
る。
フアクシミリにおいては、画信号の冗長度を符
号化により抑圧して、能率よく伝送する事が行わ
れている。こうした符号化に際して、画信号の持
つ冗長度により、符号化効率が変わり、画信号に
よつて単位時間あたりの符号発生量が変化する。
このため送信側において、符号を一定速度で伝送
するとき、画信号の発生速度より伝送速度が上回
つてしまい、符号の正常な伝送ができなくなるこ
とが起こる。又、受信側においても、1ラインの
記録時間は一定であるため、記録時間を上回る速
度で画信号が伝送されてくると、記録不能になつ
てしまう。
そのため、フアクシミリにおいては、第1図に
示すように1ラインごとにライン同期信号(以
下、EOLと称す)を挿入する。1ラインの画信
号の符号が少ない場合は必要数のフイル符号を画
信号とEOLとの間に付加する。そしてこれによ
つて1ラインの信号として最小限必要な符号数
(以下、最低保障ビツトと称す)を確保する。例
えば、送信側の画信号発生時間と、受信側の記録
時間が共に10ms/ラインで、伝送速度が
9600bpsのとき、最低保障ビツトとして96ビツト
必要であり、EOLと符号の和が96ビツト以下の
時はフイル符号を不足分付加することになる。さ
らに一般のフアクシミリにおいては、単に画信号
を送信するだけでなく、必要な文字情報を自身で
作り出し、画情報と文字情報を合成して送信する
事が行われている。この場合、画情報も文字情報
も主走査方向に1ラインごとの画信号として符号
化されるが、画情報と文字情報で画信号の発生時
間が異なる事がある。そして、最低保障ビツト数
を決める場合には最も遅い発生時間に合わせる必
要があるので、速い発生時間の画信号の時には、
フイル符号を多く伝送する事になり、ますます通
信コストが高くなる等の問題があつた。
本発明はこのような不具合を除き、送信側フア
クシミリの画信号の発生時間が大幅に変化する場
合も、常に一定速度で符号が送出され、受信側フ
アクシミリで正常に記録でき、かつ伝送能率の低
下を最低にすることが可能となる最適な量のフイ
ル符号を付加できるフアクシミリを提供すること
を目的とする。
本発明の特徴は、符号の計数を行い任意に設定
できる基準値に達すると計数を中止し基準値に達
した事を示す計数回路と、EOL発生、画信号の
符号化およびフイル符号の発生を行う符号回路
と、符号化回路が出力する符号を書込み伝送タイ
ミングに同期して符号を読み出し、内部符号量が
一定の値以下になるとその事を外部に示す事ので
きるフアーストイン・フアーストアウト機能を持
つメモリ回路(FIFOと略す)を含んで構成され、
符号化回路は1ラインの符号化終了後、かつこの
FIFO内の符号量が規定値以下になつた時のみに
この計数回路を用いて、受信側フアクシミリが記
録不能にならない様にフイル符号を送出するフア
クシミリにある。
以下実施例により本発明を詳細に説明する。
第2図は、本発明の一実施例のブロツク構成図
を示したもので、1は画信号発生回路、2は符号
化回路、3は計数回路、4はFIFOである。1の
画信号発生回路は2の符号化回路に対して、画信
号を1ラインを単位として画信号を発生する。
第3図は、1の画信号発生回路からの画信号発
生の様子を示したタイムチヤートである。1の画
信号発生回路は2の符号化回路に対して、画信号
制御信号ONにより、符号化要求と画信号がある
事を示し、画信号制御信号OFFにより、初期状
態もしくは符号化終了要求を示す。画信号制御信
号ONの区間は1ラインの符号化処理を行い、画
信号制御信号OFFの区間は、画信号発生時間で、
時間は不定で変化する。
2の符号化回路は、EOLの発生と画信号の符
号化とフイル符号の発生機能を有し、各符号の発
生速度は伝送速度に比べて充分速いものとする。
3の計数回路は、受信側の記録時間と伝送速度
の積によつて決まる最低保証ビツト数の設定が2
の符号化回路の指示により行うことが可能で、2
の符号化回路が4のFIFOに符号を書込む時、同
時に書込む符号の計数を行い、計数値が先に設定
された最低保証ビツト数に達すると、2の符号化
回路に達した事を示し、以後の計数を中止する機
能を有する。
4のFIFOは、2の符号化回路が出力する符号
を書込み、伝送タイミングに同期して符号を読み
出し、内部符号量が規定値以下になると、その事
を2の符号化回路に示す事ができるフアーストイ
ンフアーストアウト機能を持つメモリ回路であ
る。
規定値は、2の符号化回路が符号化処理を行つ
ている間に4のFIFO内の符号が無くなる状態
(アンダーフロー状態と称する)を防ぐのに必要
な最低限の符号量で、2の符号化回路における1
ラインの符号化符号量が最少の画信号の符号化処
理時間と伝送速度の積により決まる。
4のFIFOのメモリ容量は、規定値以上の容量
とする。
次に本実施例の動作を説明する。
1の画信号発生回路から2の符号化回路に対し
て、画信号制御信号がONになると、1ラインの
符号化を開始する。2の符号化回路は3の計数回
路に対して最低保証ビツトの設定を指示した後、
EOLの発生、画信号の符号化を行い、4のFIFO
に書込む。又3の計数回路は書込まれる符号の計
数を行う。2の符号化回路は、1ラインの符号化
が終了すると、3の計数回路が設定値に達してい
るかの判定を行い、達している場合はフイル符号
は発生しない、又達していない場合は、達するま
でフイル符号を4のFIFOに書込む。以上の処理
により1ラインの符号数は、最低保証ビツト数以
上となり、受信側の1ライン記録時間を保証でき
る。
次に2の符号化回路は、画信号制御信号を判定
し、ONの場合は1ラインの符号化を開始する。
又OFFの場合は、画信号制御信号ONを待ちつ
つ、4のFIFO内の符号量の監視を行い、符号量
が規定値以上であれば何もせず、規定値以下のと
きフイル符号を発生する。
本処理は画信号制御信号がONになるまで継続
する。
従つて、画信号発生時間が変動しても、変動に
応じた量のフイル符号を送信する事になる為、フ
イル符号発生量は最適化される。
本発明は以上説明したように、フイル符号発生
を2種類の処理により行ない、受信側の記録時間
を保障し、かつ画信号の発生周期がどの様に変動
しても、伝送速度が符号発生量を上回る事のない
最適な量のフイル符号を送出する事ができる。
【図面の簡単な説明】
第1図は、フアクシミリで伝送される符号の形
態を示した図、第2図は、本発明の一実施例を示
すブロツク構成図、第3図は、画信号発生の様子
を示すタイムチヤート、である。 なお図において、1……画信号発生回路、2…
…符号化回路、3……計数回路、4……メモリ回
路、である。

Claims (1)

    【特許請求の範囲】
  1. 1 画信号の発生する時間が変化し、前記画信号
    が一走査毎にまとめて符号化され、かつ各走査毎
    に同期信号が挿入され、前記画信号の前記一走査
    毎の符号長が固定されていないフアクシミリ伝送
    装置において、前記同期信号の符号を発生する要
    素、前記画信号を符号化し画信号符号を発生する
    要素およびフイル符号を発生する要素とを有する
    符号化回路と、該符号化回路が発生する前記符号
    の計数を行い、計数値が、所定の基準値に達する
    と以後の計数を中止し、前記符号化回路に前記計
    数値が前記基準値に達した事を示す計数回路と、
    前記符号化回路が発生する前記符号を書込み、伝
    送タイミングに同期して前記書込まれた符号を読
    み出し、かつ、内部符号量が規定の値以下になる
    とその事を示す事のできるフアーストインフアー
    ストアウト機能を持つメモリ回路とを包含し、前
    記符号化回路は1走査の符号化が終了した後、前
    記計数回路の前記計数値が前記基準値に達しない
    場合には前記基準値に達するまで前記フイル符号
    を発生し、次の画信号が発生しなくて、前記メモ
    リ回路内の前記内部符号量が前記規定の値以下に
    なつた場合に前記フイル符号の発生を行うことを
    特徴とするフアクシミリ伝送装置。
JP57101902A 1982-06-14 1982-06-14 フアクシミリ伝送装置 Granted JPS58219868A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57101902A JPS58219868A (ja) 1982-06-14 1982-06-14 フアクシミリ伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57101902A JPS58219868A (ja) 1982-06-14 1982-06-14 フアクシミリ伝送装置

Publications (2)

Publication Number Publication Date
JPS58219868A JPS58219868A (ja) 1983-12-21
JPH0134425B2 true JPH0134425B2 (ja) 1989-07-19

Family

ID=14312840

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57101902A Granted JPS58219868A (ja) 1982-06-14 1982-06-14 フアクシミリ伝送装置

Country Status (1)

Country Link
JP (1) JPS58219868A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2517979B2 (ja) * 1987-08-17 1996-07-24 富士ゼロックス株式会社 ファクシミリ装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5533370A (en) * 1978-08-29 1980-03-08 Mitsubishi Electric Corp Facsimile signal transmission system
JPS5711575A (en) * 1980-06-25 1982-01-21 Ricoh Co Ltd Decoding and reproducing system for facsimile signal
JPS5773569A (en) * 1980-10-27 1982-05-08 Ricoh Co Ltd Facimile transmission system
JPS57129580A (en) * 1981-02-04 1982-08-11 Ricoh Co Ltd Facsimile control system

Also Published As

Publication number Publication date
JPS58219868A (ja) 1983-12-21

Similar Documents

Publication Publication Date Title
JPS6346628B2 (ja)
US5737633A (en) Serial data receiving device having a memory for storing a reception permit signal which enable or disable the device from hand-shaking with the transmitting device
JPH0134425B2 (ja)
JPS6234314B2 (ja)
WO2004052015A1 (ja) 符号化装置およびその方法
JPS58139568A (ja) バツフアメモリ制御方法
JPH0145270B2 (ja)
JP2861459B2 (ja) ファクシミリのコピー制御方式
JP2563297B2 (ja) ファクシミリ装置
TW454421B (en) Decoding system
JPS6328168A (ja) 画像送信装置
JP3634498B2 (ja) 画像符号化装置
JPH0145269B2 (ja)
JP2631699B2 (ja) セル・フオーマツテイング方式
JPS59158655A (ja) 直列順序送信装置
JPS6126868B2 (ja)
JPS6216069B2 (ja)
JPS5881376A (ja) フアクシミリ送信装置
JPH0114745B2 (ja)
JP3027426B2 (ja) ファクシミリ装置
JPS58198966A (ja) フアクシミリ方式
JPS6252983B2 (ja)
JPS63234454A (ja) 複号化用標本化クロツク再生方式
JPS61135275A (ja) 受信装置
JPH0374066B2 (ja)