JPH0134434B2 - - Google Patents
Info
- Publication number
- JPH0134434B2 JPH0134434B2 JP56041922A JP4192281A JPH0134434B2 JP H0134434 B2 JPH0134434 B2 JP H0134434B2 JP 56041922 A JP56041922 A JP 56041922A JP 4192281 A JP4192281 A JP 4192281A JP H0134434 B2 JPH0134434 B2 JP H0134434B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- voltage
- circuit
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
カラー映像信号のうち搬送色信号（クロマ信
号）を低域変換した上で例えばFM変調された輝
度信号に重畳して記録するようにしたVTRでは、
その再生系に設けられるAPC回路を第１図のよ
うに構成することが考えられる。 図において、Siは再生クロマ信号で、これは周
波数変換器１において色副搬送波周波数fscが
3.58MHzのクロマ信号Soに変換される。このクロ
マ信号Soはバースト分離回路３に供給されてバ
ースト信号SB（3.58MHz）が分離され、これは基
準発振器４より得られた基準出力SR（3.58MHz）
と位相比較器５で位相比較され、その比較出力は
ローパスフイルタ６にて制御電圧VCに変換され、
この制御電圧VCは可変周波数発振器７に供給さ
れて、制御電圧VCに応じた周波数（3.58MHz＋ジ
ツタ成分）が得られる。 これは低域変換用の信号SL（この例では688k
Hz）と共に周波数変換器８に供給されて、所定の
周波数（4.27MHz）を有するキヤリヤ信号SCに変
換され、そしてこれが再生クロマ信号Si（688k
Hz）の伝送路に設けられた周波数変換器１にキヤ
リヤ信号として供給される。 なお、９は低域信号SLを得る発振器（可変型）、
２は出力端子である。 可変周波数発振器としては周波数可変幅の広い
発振器（エミツタ結合型マルチバイブレータなど
の可変弛張発振器、セラミツクフイルタを使用し
た可変発振器など）が使用される。このタイプの
可変周波数発振器７は一般に温度ドリフトが大き
いので、この温度ドリフトによる周波数変動を抑
えるため、制御系２０が設けられる。 すなわち、周波数差検出回路１１で基準出力SR
と可変周波数発振器７の発振出力SVとの周波数
差Δfが検出される。この検出回路２０は第２図
で示すように周波数差Δfに比例した検出出力
（電圧）VDを得るためのもので、検出出力VDは制
御電圧VCと共に高利得の差動増幅器１２に供給
され、差動出力VYはローパスフイルタ１３を通
じて制御感度調整用のアンプ１４に供給され、こ
こで得られた出力電圧VXは加算器１５にて上述
の制御電圧VCに加算された上で可変周波数発振
器７に供給される。 さて、このAPC回路１０において、発振周波
数fVと制御電圧VC，VXとの関係は(1)式のように
なり、また検出回路１１の検出出力VDと周波数
差Δfとの関係は(2)式のようになる。 fV＝fR＋K1VC＋K2VX＋fe ……(1) VD＝K3Δf＝K3（fV−fR） ……(2) ここに、 K1：制御電圧VCの端子からみた可変周波数発振
器７の変調感度 K2：制御電圧VXの端子からみた可変周波数発振
器７の変調感度、K2＞K1 K3：検出回路１１の復調感度 fe：ドリフトによるエラー周波数（ドリフト周波
数） (1)式より VC＝１／K1（fV−fR−K2VX−fe） ……(3) また、差動出力VYは VY＝K4（VC−VD） ……(4) ここに、 K4：差動増幅器１２のゲイン (4)式に(2)、(3)式を代入して整理すると、(5)式の
ようになる。 VY＝K4（１／K1−K3）(fV-fR)−K4／K1(K2VX+fe) ……(5) ここで、変調感度K1と復調感度K3の積を K1・K3＝１ ……(6) のように選定すれば、(5)式は VY＝−K4／K1（K2VX＋fe） ……(7) となる。また、直流的には、VX＝VYであるから、 VX＝−K4／K1＋K2K3・fe ……(8) 今、アンプゲインK4が十分大きいときは、(8)
式は VX＝−１／K2・fe ……(9) となつて、これより(1)式は fV＝fR＋K1VC＋K2（−１／K2fe）＋fe ＝fR＋K1VC ……(10) となつて、ドリフトによる発振周波数fVの変動が
除去される。 そして、制御電圧VCと検出出力VDの平均値同
士が一致するように制御電圧VXが制御されてこ
れにより発振周波数fVは常に基準周波数fRに等し
くなるように制御される。 第３図は上述した位相比較器５の具体例であつ
て、掛算器２１を有し、一対の掛算出力は直列接
続された一対の電流源２２，２３に制御信号とし
て供給され、これら電流源２２，２３の接続中点
より位相比較出力vaが取出される。なお、Ra，
Rbはこの位相比較出力vaに一定の直流電圧VAを
バイアス電圧として加えるための分圧用抵抗器で
ある。２４はその電源端子を示す。 また、第４図は周波数差Δfの検出回路１１の
具体例であつて、フリツプフロツプ回路３０のセ
ツト端子Ｓに基準出力SR（第５図Ｂ）が供給され、
リセツト端子Ｒに基準出力SR（同図Ａ）が供給さ
れて同図Ｃのパルス出力Paが形成され、これが
ローパスフイルタ３１にて平滑され、その出力
Pb（同図Ｄ）が微分回路３２に供給される。 発振周波数fVが基準周波数fRに比し低い場合と
高い場合とでは微分パルスPcの極性が相異する。 微分パルスPcは正のスライスレベルL1に選定
された第１のスライス回路３３Ａに供給されて同
図Ｆのスライス出力Pd1が形成され、そして負の
スライスレベルL2に選定された第２のスライス
回路３３Ｂにて同図Ｇのスライス出力Pd2が形成
される。これらは夫々モノステーブルマルチバイ
ブレータ３４Ａ，３４Ｂにて所定幅のパルス出力
Pe1，Pe2（同図Ｈ，Ｉ）となされたのち、合成回
路３５においてパルス出力Pe1，Pe2のレベル通
りに合成される。パルス出力Pe1，Pe2の基準レ
ベルをEoとするならば合成出力Pfは同図Ｆの如
くなる。 従つて、この合成出力Pfをローパスフイルタ
３６にて平滑すれば、発振周波数fVと基準周波数
fRとの周波数差に対応した直流出力（検出出力）
VD（同図Ｆ）が得られる。このように第４図に示
す構成にすれば第２図で示すような周波数差−検
出出力特性が得られる。 第６図は合成回路３５の具体例であつて、VL，
LM，VH（VL＜VM＜VH）の３値例えば4V−6V−
8Vを出力する基準電圧源４０とスイツチング回
路４１を有し、スイツチング回路４１は図のよう
に、フリツプフロツプ回路４２、オア回路４３そ
してデコーダ４４で構成された制御回路４５の出
力で所望の如く制御される。論理動作の一例を
（表−１）に示す。
号）を低域変換した上で例えばFM変調された輝
度信号に重畳して記録するようにしたVTRでは、
その再生系に設けられるAPC回路を第１図のよ
うに構成することが考えられる。 図において、Siは再生クロマ信号で、これは周
波数変換器１において色副搬送波周波数fscが
3.58MHzのクロマ信号Soに変換される。このクロ
マ信号Soはバースト分離回路３に供給されてバ
ースト信号SB（3.58MHz）が分離され、これは基
準発振器４より得られた基準出力SR（3.58MHz）
と位相比較器５で位相比較され、その比較出力は
ローパスフイルタ６にて制御電圧VCに変換され、
この制御電圧VCは可変周波数発振器７に供給さ
れて、制御電圧VCに応じた周波数（3.58MHz＋ジ
ツタ成分）が得られる。 これは低域変換用の信号SL（この例では688k
Hz）と共に周波数変換器８に供給されて、所定の
周波数（4.27MHz）を有するキヤリヤ信号SCに変
換され、そしてこれが再生クロマ信号Si（688k
Hz）の伝送路に設けられた周波数変換器１にキヤ
リヤ信号として供給される。 なお、９は低域信号SLを得る発振器（可変型）、
２は出力端子である。 可変周波数発振器としては周波数可変幅の広い
発振器（エミツタ結合型マルチバイブレータなど
の可変弛張発振器、セラミツクフイルタを使用し
た可変発振器など）が使用される。このタイプの
可変周波数発振器７は一般に温度ドリフトが大き
いので、この温度ドリフトによる周波数変動を抑
えるため、制御系２０が設けられる。 すなわち、周波数差検出回路１１で基準出力SR
と可変周波数発振器７の発振出力SVとの周波数
差Δfが検出される。この検出回路２０は第２図
で示すように周波数差Δfに比例した検出出力
（電圧）VDを得るためのもので、検出出力VDは制
御電圧VCと共に高利得の差動増幅器１２に供給
され、差動出力VYはローパスフイルタ１３を通
じて制御感度調整用のアンプ１４に供給され、こ
こで得られた出力電圧VXは加算器１５にて上述
の制御電圧VCに加算された上で可変周波数発振
器７に供給される。 さて、このAPC回路１０において、発振周波
数fVと制御電圧VC，VXとの関係は(1)式のように
なり、また検出回路１１の検出出力VDと周波数
差Δfとの関係は(2)式のようになる。 fV＝fR＋K1VC＋K2VX＋fe ……(1) VD＝K3Δf＝K3（fV−fR） ……(2) ここに、 K1：制御電圧VCの端子からみた可変周波数発振
器７の変調感度 K2：制御電圧VXの端子からみた可変周波数発振
器７の変調感度、K2＞K1 K3：検出回路１１の復調感度 fe：ドリフトによるエラー周波数（ドリフト周波
数） (1)式より VC＝１／K1（fV−fR−K2VX−fe） ……(3) また、差動出力VYは VY＝K4（VC−VD） ……(4) ここに、 K4：差動増幅器１２のゲイン (4)式に(2)、(3)式を代入して整理すると、(5)式の
ようになる。 VY＝K4（１／K1−K3）(fV-fR)−K4／K1(K2VX+fe) ……(5) ここで、変調感度K1と復調感度K3の積を K1・K3＝１ ……(6) のように選定すれば、(5)式は VY＝−K4／K1（K2VX＋fe） ……(7) となる。また、直流的には、VX＝VYであるから、 VX＝−K4／K1＋K2K3・fe ……(8) 今、アンプゲインK4が十分大きいときは、(8)
式は VX＝−１／K2・fe ……(9) となつて、これより(1)式は fV＝fR＋K1VC＋K2（−１／K2fe）＋fe ＝fR＋K1VC ……(10) となつて、ドリフトによる発振周波数fVの変動が
除去される。 そして、制御電圧VCと検出出力VDの平均値同
士が一致するように制御電圧VXが制御されてこ
れにより発振周波数fVは常に基準周波数fRに等し
くなるように制御される。 第３図は上述した位相比較器５の具体例であつ
て、掛算器２１を有し、一対の掛算出力は直列接
続された一対の電流源２２，２３に制御信号とし
て供給され、これら電流源２２，２３の接続中点
より位相比較出力vaが取出される。なお、Ra，
Rbはこの位相比較出力vaに一定の直流電圧VAを
バイアス電圧として加えるための分圧用抵抗器で
ある。２４はその電源端子を示す。 また、第４図は周波数差Δfの検出回路１１の
具体例であつて、フリツプフロツプ回路３０のセ
ツト端子Ｓに基準出力SR（第５図Ｂ）が供給され、
リセツト端子Ｒに基準出力SR（同図Ａ）が供給さ
れて同図Ｃのパルス出力Paが形成され、これが
ローパスフイルタ３１にて平滑され、その出力
Pb（同図Ｄ）が微分回路３２に供給される。 発振周波数fVが基準周波数fRに比し低い場合と
高い場合とでは微分パルスPcの極性が相異する。 微分パルスPcは正のスライスレベルL1に選定
された第１のスライス回路３３Ａに供給されて同
図Ｆのスライス出力Pd1が形成され、そして負の
スライスレベルL2に選定された第２のスライス
回路３３Ｂにて同図Ｇのスライス出力Pd2が形成
される。これらは夫々モノステーブルマルチバイ
ブレータ３４Ａ，３４Ｂにて所定幅のパルス出力
Pe1，Pe2（同図Ｈ，Ｉ）となされたのち、合成回
路３５においてパルス出力Pe1，Pe2のレベル通
りに合成される。パルス出力Pe1，Pe2の基準レ
ベルをEoとするならば合成出力Pfは同図Ｆの如
くなる。 従つて、この合成出力Pfをローパスフイルタ
３６にて平滑すれば、発振周波数fVと基準周波数
fRとの周波数差に対応した直流出力（検出出力）
VD（同図Ｆ）が得られる。このように第４図に示
す構成にすれば第２図で示すような周波数差−検
出出力特性が得られる。 第６図は合成回路３５の具体例であつて、VL，
LM，VH（VL＜VM＜VH）の３値例えば4V−6V−
8Vを出力する基準電圧源４０とスイツチング回
路４１を有し、スイツチング回路４１は図のよう
に、フリツプフロツプ回路４２、オア回路４３そ
してデコーダ４４で構成された制御回路４５の出
力で所望の如く制御される。論理動作の一例を
（表−１）に示す。
【表】
基準電圧源４０は図のように抵抗分割型であつ
て、複数の抵抗器R1〜R4を有する。４６は電源
端子である。 さて、上述のように発振周波数fVは制御電圧
（VC−VX）によつて制御され、制御電圧VXは(4)
式及びそれ以後の説明よりVDに関連したもので
あるから、中心周波数（そのときの制御電圧VX
はVM）を中心とする制御では fV＝fR＋K1（VC−VM） ……(11) ここで、 VC＝va＋VA ……(12) ∴fV＝fR＋K1（va＋VA−VM） ……(13) である。そして、発振周波数fVが基準周波数fRに
等しくなるように閉ループ制御されている場合に
は、検出出力VDは中間の電圧VMであり、また制
御電圧VCは可変周波数発振器７が中心周波数fvを
発振するような電圧VAで、これは上述の電圧VM
に等しい。従つて、(13)式の右辺第２項は零であ
る。 ところで、上述の電圧VAは第３図に示すよう
に抵抗器Ra，Rbによつて決められており、電圧
VMは第６図に示すように基準電圧源４０によつ
て決められているから、相互に独立した電源から
形成されたものを利用していることになる。従つ
て、温度ドリフト等による電圧VA，VMのバラツ
キも相互に全く関係なく生ずる場合があり、この
ような場合には正確に発振周波数fVを制御できな
くなり、またこれら電圧VA，VMの偏り方によつ
てはAPCループの動作点が移動して発振周波数fV
の制御範囲が狭まつてしまう欠点がある。 そこで、この発明では温度ドリフト等によつて
電圧VA，VMが独立して無関係にばらつくことの
ないようにしたものである。そのため、この発明
では第７図で示すように基準電圧VMに関連した
電圧を制御電圧VCのバイアス電圧VAとして供給
するようにしたもので、抵抗器Roは制御感度調
整用のものである。その等価回路を第８図に示
す。 この等価回路において、制御電圧VCを得る回
路、従つて位相比較器５は電流源として動作する
から、今その電流をiaとした場合には次式が成立
する。 fV＝fR＋K1（VC−VM） ……(14) ここに、 VC＝VM＋iaRo であるから、 fV＝fR＋K1（VM＋iaRo−VM） ＝fR−K1iaRo ……(15) となつて、温度等によるドリフト成分K1（VM−
VM）が零になる。従つて、基準電圧VM自体が変
動してもAPC回路１０の動作点が一方に偏より、
周波数制御範囲が狭くなるようなことがない。 第９図はこの発明の具体例で、基準電圧源４０
を構成する抵抗器R2とR3の接続中点ｐと電流源
２２と２３の接続中点ｑとの間が抵抗器Roで接
続されてなる。 以上説明したようにこの発明によれば、極めて
簡単な構成をもつて温度等によるドリフト成分を
零にできるから、APC回路１０の動作が安定し、
従つて一方に偏ることによつて周波数制御範囲が
狭くなるようなことがない。従つて、この発明に
係る可変周波数発振器は第１図で示すような
APC回路に適用して極めて好適である。
て、複数の抵抗器R1〜R4を有する。４６は電源
端子である。 さて、上述のように発振周波数fVは制御電圧
（VC−VX）によつて制御され、制御電圧VXは(4)
式及びそれ以後の説明よりVDに関連したもので
あるから、中心周波数（そのときの制御電圧VX
はVM）を中心とする制御では fV＝fR＋K1（VC−VM） ……(11) ここで、 VC＝va＋VA ……(12) ∴fV＝fR＋K1（va＋VA−VM） ……(13) である。そして、発振周波数fVが基準周波数fRに
等しくなるように閉ループ制御されている場合に
は、検出出力VDは中間の電圧VMであり、また制
御電圧VCは可変周波数発振器７が中心周波数fvを
発振するような電圧VAで、これは上述の電圧VM
に等しい。従つて、(13)式の右辺第２項は零であ
る。 ところで、上述の電圧VAは第３図に示すよう
に抵抗器Ra，Rbによつて決められており、電圧
VMは第６図に示すように基準電圧源４０によつ
て決められているから、相互に独立した電源から
形成されたものを利用していることになる。従つ
て、温度ドリフト等による電圧VA，VMのバラツ
キも相互に全く関係なく生ずる場合があり、この
ような場合には正確に発振周波数fVを制御できな
くなり、またこれら電圧VA，VMの偏り方によつ
てはAPCループの動作点が移動して発振周波数fV
の制御範囲が狭まつてしまう欠点がある。 そこで、この発明では温度ドリフト等によつて
電圧VA，VMが独立して無関係にばらつくことの
ないようにしたものである。そのため、この発明
では第７図で示すように基準電圧VMに関連した
電圧を制御電圧VCのバイアス電圧VAとして供給
するようにしたもので、抵抗器Roは制御感度調
整用のものである。その等価回路を第８図に示
す。 この等価回路において、制御電圧VCを得る回
路、従つて位相比較器５は電流源として動作する
から、今その電流をiaとした場合には次式が成立
する。 fV＝fR＋K1（VC−VM） ……(14) ここに、 VC＝VM＋iaRo であるから、 fV＝fR＋K1（VM＋iaRo−VM） ＝fR−K1iaRo ……(15) となつて、温度等によるドリフト成分K1（VM−
VM）が零になる。従つて、基準電圧VM自体が変
動してもAPC回路１０の動作点が一方に偏より、
周波数制御範囲が狭くなるようなことがない。 第９図はこの発明の具体例で、基準電圧源４０
を構成する抵抗器R2とR3の接続中点ｐと電流源
２２と２３の接続中点ｑとの間が抵抗器Roで接
続されてなる。 以上説明したようにこの発明によれば、極めて
簡単な構成をもつて温度等によるドリフト成分を
零にできるから、APC回路１０の動作が安定し、
従つて一方に偏ることによつて周波数制御範囲が
狭くなるようなことがない。従つて、この発明に
係る可変周波数発振器は第１図で示すような
APC回路に適用して極めて好適である。
第１図はこの発明の説明に供するAPC回路の
系統図、第２図はAPC制御動作の説明図、第３
図は位相比較器の系統図、第４図は周波数差検出
回路の系統図、第５図はその動作説明図、第６図
は加算器の系統図、第７図はこの発明に係る可変
周波数発振器をAPC回路に適用した場合の一例
を示す系統図、第８図はその等価回路図、第９図
は可変周波数発振器の一例を示す接続図である。 ７は可変周波数発振器、VMは基準電圧、１１
は周波数差検出回路、５は位相比較器である。
系統図、第２図はAPC制御動作の説明図、第３
図は位相比較器の系統図、第４図は周波数差検出
回路の系統図、第５図はその動作説明図、第６図
は加算器の系統図、第７図はこの発明に係る可変
周波数発振器をAPC回路に適用した場合の一例
を示す系統図、第８図はその等価回路図、第９図
は可変周波数発振器の一例を示す接続図である。 ７は可変周波数発振器、VMは基準電圧、１１
は周波数差検出回路、５は位相比較器である。
Claims (1)
- １ 入力信号と基準周波数信号とを位相比較する
位相比較器にバイアスとして供給される基準電圧
により中心周波数が決められた可変周波数発振器
に対して上記位相比較器の出力と共に上記基準周
波数信号と上記可変周波数発振器の出力との周波
数差検出回路の出力を供給して、上記可変周波数
発振器の発信周波数を制御するようになした回路
において、上記周波数差検出回路の出力に対する
バイアス電圧として上記基準電圧に基づく電圧を
用いたことを特徴とする可変周波数発振器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56041922A JPS57155890A (en) | 1981-03-23 | 1981-03-23 | Variable frequency oscillator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56041922A JPS57155890A (en) | 1981-03-23 | 1981-03-23 | Variable frequency oscillator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS57155890A JPS57155890A (en) | 1982-09-27 |
| JPH0134434B2 true JPH0134434B2 (ja) | 1989-07-19 |
Family
ID=12621732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56041922A Granted JPS57155890A (en) | 1981-03-23 | 1981-03-23 | Variable frequency oscillator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS57155890A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4033830B2 (ja) | 2002-12-03 | 2008-01-16 | ホシデン株式会社 | マイクロホン |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5357914A (en) * | 1976-11-05 | 1978-05-25 | Matsushita Electric Ind Co Ltd | Synchronous oscillator |
-
1981
- 1981-03-23 JP JP56041922A patent/JPS57155890A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS57155890A (en) | 1982-09-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0787332B2 (ja) | フイルタ回路の時定数自動調整回路 | |
| US4388596A (en) | Frequency controlled signal generating circuit | |
| EP0393717A2 (en) | Active filter circuit | |
| US4451792A (en) | Auto-tuned frequency discriminator | |
| JP2729028B2 (ja) | Ｆｍ搬送波の復調方法および復調回路 | |
| US4404430A (en) | FM Stereo demodulation circuit with voltage dividing and multiplexing techniques | |
| US4629914A (en) | Phase comparing circuit | |
| US5243412A (en) | Circuit for generating a clock signal which is locked to a specific phase of a color burst signal in a color video signal | |
| JPS62295591A (ja) | 色同期回路 | |
| US4500857A (en) | Frequency modulated phase locked loop | |
| GB2174855A (en) | Wide range digital phase/frequency detector | |
| KR960012797B1 (ko) | 스테레오 디코더 장치 | |
| JPS6013555B2 (ja) | バ−スト信号のレベル検出回路 | |
| US4156851A (en) | Constant-phase delay network | |
| JPH0249060B2 (ja) | ||
| US4362906A (en) | FM Receiver | |
| US4124780A (en) | FM stereophonic receiver providing a test signal | |
| US5122865A (en) | Chroma key signal generator for a video editing apparatus | |
| KR970007810B1 (ko) | 재생 색신호 처리용 자동 위상 제어 회로 | |
| US5274338A (en) | Integrated FM detector including an oscillator having a capacitor and Schmitt trigger | |
| JP2693775B2 (ja) | 映像受信回路 | |
| JP3420618B2 (ja) | ９０°移相手段を有した２逓倍回路及びｎｔｓｃ／ｐａｌ変換回路 | |
| JP3152929B2 (ja) | Ｆｍ信号の復調方法およびｆｍ検波器 | |
| CA1077144A (en) | Phase locked loop | |
| KR940011376B1 (ko) | Vtr의 캐리어 주파수 자동 조정 회로 |