JPH0135357Y2 - - Google Patents

Info

Publication number
JPH0135357Y2
JPH0135357Y2 JP8054482U JP8054482U JPH0135357Y2 JP H0135357 Y2 JPH0135357 Y2 JP H0135357Y2 JP 8054482 U JP8054482 U JP 8054482U JP 8054482 U JP8054482 U JP 8054482U JP H0135357 Y2 JPH0135357 Y2 JP H0135357Y2
Authority
JP
Japan
Prior art keywords
switch
counter
transistor
tape recorder
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8054482U
Other languages
English (en)
Other versions
JPS58183698U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8054482U priority Critical patent/JPS58183698U/ja
Publication of JPS58183698U publication Critical patent/JPS58183698U/ja
Application granted granted Critical
Publication of JPH0135357Y2 publication Critical patent/JPH0135357Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)

Description

【考案の詳細な説明】 本考案は例えば複数の曲が順次記録されている
テープカセツトを再生するのに所望曲を曲間を検
出して自動選曲できるようにしたテープレコーダ
の自動選曲装置に関し、特にテープレコーダの停
止状態中に於いても所望曲を設定できる様にした
ものである。
従来複数の曲が順次記録されているテープカセ
ツトを再生するのに所望曲を曲間を検出して自動
選曲ができる様になされたテープレコーダの自動
選曲装置として第1図に示す如きものが提案され
ていた。即ち第1図に於いて、1は電池等よりの
直流電圧が供給される電源端子を示し、この電源
端子1を、電源スイツチ2の可動接点2aに接続
すると共に、テープレコーダの再生、早送り、巻
戻し状態のときにオンとなるリーフスイツチ3の
一方の接点3aに接続し、この電源スイツチ2の
固定接点2bとリーフスイツチ3の他方の接点3
bとを夫々所望曲設定用のカウンタ4及び曲間検
出回路を有する自動選曲回路5の夫々の電源供給
端子に接続する。又6は自動復帰型の接続スイツ
チにより構成された所望曲を指定するプログラム
スイツチを示し、このプログラムスイツチ6の一
端は電源スイツチ2の固定接点2b及びリーフス
イツチ3の他方の接点3bに接続され、電源が供
給されているときに、このプログラムスイツチ6
のオンされる毎にカウンタ4にカウント信号を供
給し、このプログラムスイツチ6のオンの回数に
より所望の曲を指定することができる様になされ
たものである。このカウンタ4のカウント出力信
号を自動選曲回路5に供給し、この自動選曲回路
5に於いてはカセツトテープに記録された曲の曲
間を検出し、この曲間の検出数とこのカウンタ4
のカウント出力信号とを比較し、これが一致した
ときにテープレコーダを再生状態とし、この一致
したときの曲を演奏する如くなしたものである。
斯る従来のテープレコーダの自動選曲装置に於
いては電源スイツチ2がオンしているとき及びテ
ープレコーダが再生、早送り、巻戻し状態にあり
リーフスイツチ3がオンのときはプログラムスイ
ツチ6により所望の曲を設定することができ、所
望の曲を自動選曲することができる。
然しながら一般にテープレコーダが停止状態の
ときに、所望曲の設定を行うことが要請される
が、この停止状態に於いては電源スイツチ2及び
リーフスイツチ3は共にオフであり、プログラム
スイツチ6を操作してもカウンタ4等が動作せず
所望曲の設定が不可能である不都合があつた。
本考案は斯る点に鑑み、テープレコーダが停止
状態に於いても良好に所望曲を設定することがで
きる様にしたものである。
以下第2図を参照しながら本考案テープレコー
ダの自動選曲装置の一実施例につき説明しよう。
この第2図に於いて第1図に対応する部分には同
一符号を付し、その詳細説明は省略する。
この第2図に於いては電源端子1をプログラム
スイツチ6を介してカウンタ4のカウント信号入
力端子に接続し、このプログラムスイツチ6及び
カウント信号入力端子の接続点を逆流防止及び整
流回路を構成するダイオード7のアノードに接続
し、このダイオード7のカソードを平滑用のコン
デンサ8を介して接地すると共にこのダイオード
7のカソードを抵抗器9を介してnpn形トランジ
スタ10のベースに接続する。この場合コンデン
サ8及び抵抗器9の放電時定数を所定時間例えば
1分間程度とする。このトランジスタ10のエミ
ツタを接地し、このトランジスタ10のコレクタ
を抵抗器11を介してスイツチング素子を構成す
るpnp形トランジスタ12のベースに接続し、こ
のトランジスタ12のエミツタを電源端子1に接
続し、このトランジスタ12のコレクタをカウン
タ4及び自動選曲回路5の夫々の電源供給端子に
接続する。又、電源端子1をリーフスイツチ3の
一方の接点3aに接続し、このリーフスイツチ3
の他方の接点3bを逆流防止用のダイオード13
を介してカウンタ4及び自動選曲回路5の夫々の
電源供給端子に接続する。その他は従来のテープ
レコーダと同様に構成する。
第2図は上述の如く構成されているので再生、
早送り、巻戻し状態のときはリーフスイツチ3が
オンとなるのでカウンタ4及び自動選曲回路5に
夫々電源が供給され之等が動作し、従来同様に所
望曲をプログラムスイツチ6により設定すること
ができると共に、自動選曲を行うことができる。
又、テープレコーダが停止状態であつてリーフス
イツチ3がオフであつても、プログラムスイツチ
6をオンとすることによりダイオード7を介して
コンデンサ8が充電され、このコンデンサ8に充
電された電荷が抵抗器9、トランジスタ10のベ
ースーエミツタを介して放電されるので、このト
ランジスタ10はコンデンサ8及び抵抗器9によ
り決る時間導通状態となり、このトランジスタ1
0が導通することにより、トランジスタ12を導
通とし、この間電源端子1よりの電源がこのトラ
ンジスタ12を介してカウンタ4及び自動選曲回
路5の夫々の電源供給端子に供給されるのでカウ
ンタ4は動作状態となり、プログラムスイツチ6
のオン操作をカウントすることができ、所望の曲
をこのカウンタ4で設定することができる。即ち
テープレコーダの停止時に於いても要請に応じ所
望曲を設定することができ、その設定後テープレ
コーダを動作状態とすれば自動選曲回路5が動作
し、この設定した所望の曲が自動選曲され、これ
が演奏される。
以上述べた如く、本考案に依ればテープレコー
ダの停止状態に於いてもプログラムスイツチ6を
オン操作することによりカウンタ4に所定時間電
源が供給されるので、テープレコーダが停止状態
に於いても所望曲を設定することができ、使い勝
手が良くなる利益がある。
又、第3図は本考案の他の実施例を示し、この
第3図は電源供給制御回路14を負論理回路に依
り構成したものである。この第3図につき説明す
るに、第2図に対応する部分は同一符号を付し、
その詳細説明は省略する。この第3図に於いては
プログラムスイツチ6及びカウンタ4のカウンタ
信号入力端子の接続点をインバータ回路14aを
介してナンド回路14b及び14cにより構成す
るフリツプフロツプ回路のセツト端子に接続
し、このフリツプフロツプ回路のQ出力端子をイ
ンバータ回路14dを介してナンド回路14fの
一方の入力端子に接続し、このナンド回路14f
の出力端子を抵抗器15を介してトランジスタ1
0のベースに接続し、このインバータ回路14d
の出力端子をインバータ回路14g、時定数回路
を構成する抵抗器16及びコンデンサ8の直列回
路を介して接地する。17は抵抗器16に並列に
接続された急速放電用のダイオードである。この
抵抗器16及びコンデンサ8の接続点をインバー
タ回路14hを介してナンド回路14b及び14
cが構成するフリツプフロツプ回路のリセツト端
子に接続する。又、リーフスイツチ3の他方の
接点3bをインバータ回路14iを介してナンド
回路14fの他方の入力端子に接続する。又、ト
ランジスタ12のコレクタを電源供給制御回路1
4の各ゲート回路に電源を供給する電源供給端子
14vに接続すると共にプログラムスイツチ6及
びカウンタ4のカウント信号入力端子の接続点を
逆流防止用のダイオード18を介してこの電源供
給端子14vに接続する。その他は第2図と同様
に構成する。
この第3図に於いては、リーフスイツチ3がオ
ンのときには、インバータ回路14iの出力側が
ローレベル“0”となり、ナンド回路14fの出
力側がハイレベル“1”となりトランジスタ10
が導通し、このトランジスタ10が導通すること
によりトランジスタ12が導通し、電源端子1よ
りの電源がカウンタ4及び自動選曲回路5の夫々
の電源供給端子に供給され、このカウンタ4及び
自動選曲回路5を動作状態とする。従つてこのと
きは、第2図同様に動作する。
又、テープレコーダが停止状態であり、リーフ
スイツチ3がオフであるときにプログラムスイツ
チ6をオン操作したときにはこの操作回数に応じ
てカウント信号がカウンタ4のカウント信号入力
端子に供給されると共にこのプログラムスイツチ
6のオン時の電源端子1よりの電圧がダイオード
18を介して電源供給端子14vに供給されると
共にこれがインバータ回路14aを介して、フリ
ツプフロツプ回路14b,14cのセツト端子
に供給されるので、このQ出力端子はハイレベル
“1“となりトランジスタ10は導通し、この為、
トランジスタ12が導通し、このとき電源端子1
よりの電源がカウンタ4に供給されカウンタ4は
動作状態となり、所望曲の設定ができる。又、こ
のフリツプフロツプ回路14b,14cのQ出力
端子がハイレベル“1“なつた瞬間よりコンデン
サ8に抵抗器16を介して充電が開始しこのコン
デンサ8の充電電圧がインバータ回路14hのス
レツシユホールド電圧より高くなると即ち、抵抗
器16及びコンデンサ8により決る所定時間とな
るとインバータ回路14hの出力側はローレベル
“0”となりフリツプフロツプ回路14b,14
cのリセツト端子にリセツト信号が供給されQ
出力端子はローレベル“0”となり、トランジス
タ10は不導通となり、トランジスタ12が不導
通となり電源の供給が停止する。その他は第2図
と同様に動作する。
従つて第3図例に於いても第2図例同様の作用
効果が得られることは容易に理解できよう。
尚、本考案は上述実施例に限らず本考案の要旨
を逸脱することなく、その他種々の構成が取り得
ることは勿論である。
【図面の簡単な説明】
第1図は従来のテープレコーダの自動選曲装置
の例を示す構成図、第2図は本考案テープレコー
ダの自動選曲装置の一実施例を示す構成図、第3
図は本考案の他の実施例を示す構成図である。 1は電源端子、3はリーフスイツチ、4はカウ
ンタ、5は自動選曲回路、6はプログラムスイツ
チ、7はダイオード、8はコンデンサ、9は抵抗
器、10及び12は夫々トランジスタである。

Claims (1)

    【実用新案登録請求の範囲】
  1. カウンター部を有する曲間検出回路と、所望曲
    を設定するスイツチとを有し、該スイツチをオン
    することにより上記カウンター部にカウント信号
    を供給すると共に少なくとも上記カウンター部に
    電源を供給する様にしたことを特徴とするテープ
    レコーダの自動選曲装置。
JP8054482U 1982-05-31 1982-05-31 テ−プレコ−ダの自動選曲装置 Granted JPS58183698U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8054482U JPS58183698U (ja) 1982-05-31 1982-05-31 テ−プレコ−ダの自動選曲装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8054482U JPS58183698U (ja) 1982-05-31 1982-05-31 テ−プレコ−ダの自動選曲装置

Publications (2)

Publication Number Publication Date
JPS58183698U JPS58183698U (ja) 1983-12-07
JPH0135357Y2 true JPH0135357Y2 (ja) 1989-10-27

Family

ID=30089685

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8054482U Granted JPS58183698U (ja) 1982-05-31 1982-05-31 テ−プレコ−ダの自動選曲装置

Country Status (1)

Country Link
JP (1) JPS58183698U (ja)

Also Published As

Publication number Publication date
JPS58183698U (ja) 1983-12-07

Similar Documents

Publication Publication Date Title
JPH01174268A (ja) 直流電源瞬断検出装置
JPH0134409B2 (ja)
JP3632720B2 (ja) 電源制御回路
JPS5923270Y2 (ja) テ−プレコ−ダ−の制御回路
JPS6040966Y2 (ja) テ−プレコ−ダのミユ−テイング回路
JPH0316111Y2 (ja)
JPS5842528B2 (ja) ジキキロクサイセイソウチ
JPS5827385Y2 (ja) テ−プレコ−ダのバックスペ−ス回路
JPH0325342Y2 (ja)
JPS5941642Y2 (ja) 送受信切換信号発生回路
JPS6312414Y2 (ja)
JPH0449332B2 (ja)
JPH02162917A (ja) 電源スイッチ回路
JPS634293Y2 (ja)
JPH0233302Y2 (ja)
JPS6312415Y2 (ja)
JPH0320931Y2 (ja)
JPS5923271Y2 (ja) テ−プレコ−ダ−の制御回路
JPH0733462Y2 (ja) タイマ回路
JPH0413789Y2 (ja)
KR880000038Y1 (ko) 녹음, 재생 기능을 가진 장치에서의 뮤팅회로
JPH0115003Y2 (ja)
KR870002317Y1 (ko) 전자식 구동 카세트 데크에서의 오동작 방지회로
JPS634291Y2 (ja)
JPH0751628Y2 (ja) マイクロコンピユーターのリセット装置