JPH0733462Y2 - タイマ回路 - Google Patents

Description

【考案の詳細な説明】 産業上の利用分野 本考案はタイマ回路に係り、特に第１及び第２の入力信
号が供給され、第１の入力信号が入力された後に、第２
の入力信号が入力されたときにタイマがスタートし、所
定の時間経過した後出力信号が出力されるタイマ回路に
関する。

従来の技術 タイマ回路には２つの入力信号に応じて出力信号を制御
するタイマ回路がある。このような回路には第１の入力
信号が入力した状態で第２の入力信号が入力されたとき
にタイマが動作し、所定の時間経過した後に出力信号を
得ようとするタイマ回路があった。

第３図に従来のタイマ回路の一例の回路図を示す。端子
８には第１の入力信号ｄが入力され、端子９には第２の
入力信号ｅが入力され出力端子10より出力信号ｆが出力
される。以後、端子8,9がハイレベルのときが第1,第２
の入力信号が出力された状態で端子10がハイレベルのと
きは出力信号が出力された状態を示すものとする。第４
図と共に回路の動作について説明する。まず、第１の入
力信号ｄが入力され端子８がハイレベル、端子９が第２
の入力信号ｅが入力されない状態のローレベルである時
刻t₁ではトランジスタQ₁はオフであり、端子８がハイレ
ベルであるため、トランジスタQ₈がオンとなり、コンデ
ンサ11を短絡する。

一方、初期状態ではサイリスタQ₉はオフで、トランジス
タQ₁₀のベース電圧は第１の入力信号ｄによりハイレベ
ルとなるため、トランジスタQ₁₀もオフとなり、トラン
ジスタQ₁₀のコレクタと抵抗R₁₄との接続点である出力端
子７は出力信号ｆが出力されていない状態のローレベル
のままである。

次に時刻t₂で第２の入力信号ｅが入力され端子９がハイ
レベルになると、トランジスタQ₇がオンするため、トラ
ンジスタQ₈はオフとなり、コンデンサ11の充電が開始さ
れる。時間τが経過して時刻T₃となりコンデンサ11が充
電されるとサイリスタQ₉がオンとなるため、トランジス
タQ₁₀もオンとなり端子８よりトランジスタQ₁₀に電流が
供給されるため、トランジスタQ₁₀のコレクタと抵抗R₁₄
の接続点である出力端子10の出力信号はハイレベルとな
る。また、時刻t₄に端子９をローレベルとし、トランジ
スタQ₈によりコンデンサ11を放電しても、サイリスタQ₉
はオンのままであるため、出力端子７はハイレベルを維
持し、時刻t₅に端子８をローレベルとしたときにサイリ
スタQ₉はオフとなり、出力端子10もローレベルとなる。

考案が解決しようとする課題 しかるに、従来のタイマ回路では何らかの理由により第
５図に示すように第１の入力信号ｄが入力される前に第
２の入力信号ｅがすでに入力されていた場合、時刻t₆で
第１の入力信号ｄがハイレベルになると第２の入力信号
ｅはすでにハイレベルであるためトランジスタQ₇はオ
ン、トランジスタQ₈はオフとなり、この時点でコンデン
サ11の充電が開始され、時間τが経過し、時刻t₇になる
とサイリスタQ₉がオンとなり、トランジスタQ₁₀がオン
となり、出力端子10がハイレベルとなってしまう。

したがって、第１の入力信号が入力された後に第２の入
力信号が入力されたときにタイマが動作し、所定の時間
τ経過して出力信号を得る必要があるにもかかわらず、
第１の入力信号が入力された時点でタイマが動作し、所
定の時間τ経過後に出力信号が出力されてしまう等の回
路の誤動作が生じる等の問題点があった。

本考案は上記の点に鑑みてなされたもので誤動作のない
タイマ回路を提供することを目的とする。

課題を解決するための手段 本考案は、第１の入力信号及び第２の入力信号を供給さ
れ、前記第１の入力信号が有効のとき、前記第２の入力
信号が有効となったときに前記第２の入力信号が有効と
なった時点から所定の時間経過した後に出力信号が有効
となるタイマ回路において、 前記第２の入力信号がベースに供給され、前記第１の入
力信号に応じて有効／無効となる第１の制御信号がコレ
クタに供給され、前記第２の入力信号が有効のときに前
記第１の制御信号を無効にする第１のトランジスタと、 前記第１のトランジスタのコレクタがベースに接続さ
れ、前記第１の制御信号が有効のときにオンとなり、無
効のときにオフとなる第２のトランジスタと、 前記第１のトランジスタのコレクタがゲートに接続さ
れ、前記第１の制御信号が有効となったときオンとな
り、前記第１の入力信号が無効となるまでオンを保持す
る第１のサイリスタと、 前記第１のサイリスタのアノードがベースに接続され、
前記第１の入力信号がエミッタに供給され、前記第１の
サイリスタがオンしたとき、オンとなる第３のトランジ
スタと、 前記第２のトランジスタ及び前記第３のトランジスタの
コレクタが一端に接続され、前記第１の入力信号が有効
で、かつ、前記第２の入力信号が有効になったときに充
電が開放され、前記第２の入力信号が無効なったときに
放電されるコンデンサと、 前記コンデンサの一端にゲートが接続され、前記コンデ
ンサの充電電圧に応じてオンとなり、前記第１の入力信
号が無効となるまでオンを保持する第２のサイリスタ
と、 前記第２のサイリスタのアノードがベースに接続され、
前記第３のトランジスタのコレクタがエミッタに接続さ
れ、前記第２のサイリスタがオンしたとき、オンとなり
出力信号を有効にする第４のトランジスタとを具備して
なる。

作用 第１の入力信号が供給され、第２の入力信号が供給され
ない状態では第１のトランジスタはオフとなり、第１の
入力信号は第２のトランジスタ及び第１のサイリスタに
入力され、第２のトランジスタ及び第１のサイリスタを
オンとするため、コンデンサは充電されず、したがっ
て、第２のサイリスタはオフしたままとなり、第４のト
ランジスタもオフとなり、出力信号は出力されない。

次に上記の状態で第２の入力信号が供給されると第１の
トランジスタがオンし、第１の入力信号は第２のトラン
ジスタ及び第１のサイリスタには供給されなくなり、第
２のトランジスタはオフとなりコンデンサは充電可能な
状態とされ、第１のサイリスタはその保持機能によりオ
ンのまま保持されるため、第３のトランジスタを介して
コンデンサに電流が供給され、コンデンサの充電が開始
される。

コンデンサが充電され、コンデンサの充電電圧が所定の
値となると、第２のサイリスタがオンし、これに伴ない
第４のトランジスタがオンして出力信号が出力される。

以上により第１の入力信号が入力されてから所定の時間
経過後に出力信号を出力できる。

また、第２の入力信号が入力された後第１の入力信号が
入力されるような順序が異なる入力状態が生じた場合に
は、第１のトランジスタは第２の入力信号が入力された
状態ではオンとなり、第２のトランジスタはオフとなる
ため、第１の入力信号が入力されても第３のトランジス
タから供給される電流は第２のトランジスタに流れてし
まい、コンデンサは充電されないため、第２のサイリス
タはオンとならずしたがって、第４のトランジスタもオ
フのままとなり出力信号は出力されない。

このように、第1,第２の入力信号が異なる順序で入力さ
れた場合には出力信号を出力せずに済み、次段の装置の
誤動作を防止できる。

実施例 第１図は本考案の一実施例の回路図を示す。図中、１は
スイッチ回路、２はコンデンサ、３は電流供給回路、４
は出力回路を示す。

スイッチ回路１はnpnトランジスタQ₁，Q₂，抵抗R₁〜R₄
よりなる。その接続はnpnトランジスタQ₁のベースは抵
抗R₁を介して第２の入力信号が供給される入力端子６に
接続され、npnトランジスタQ₁のコレクタは抵抗R₂を介
して第１の入力信号が供給される入力端子５に接続さ
れ、エミッタは接地され、また、npnトランジスタQ₂の
エミッタ−コレクタ間にコンデンサ２が接続され、ベー
スは抵抗R₄を介して接地されると共に抵抗R₃を介してnp
nトランジスタQ₁のコレクタと抵抗R₂との接続点に接続
される。

電流供給回路３はpnpトランジスタQ₃，サイリスタQ₅，
抵抗R₅〜R₈よりなる。サイリスタR₅のゲートは抵抗R₅を
介してスイッチ回路１の抵抗R₂とnpnトランジスタQ₁の
コレクタとの接続点に接続されると共に抵抗R₆を介して
接地され、アノードは抵抗R₇を介して第１の入力信号が
供給される端子５に接続されると共に抵抗R₈を介してpn
pトランジスタQ₃のベースに接続され、カソードは接地
される。また、トランジスタQ₃のエミッタは端子５に接
続され、コレクタは抵抗R₉を介してコンデンサ２に接続
される。

さらに、出力回路４はサイリスタQ₆,pnpトランジスタ
Q₄，抵抗R₉〜R₁₄よりなり、コンデンサ２と抵抗R₉との
接続点が抵抗R₁₀を介してサイリスタQ₆のゲートに接続
され、サイリスタQ₆のアノードは抵抗R₁₁を介して電流
供給回路３のpnpトランジスタQ₃のコレクタに接続され
る。pnpトランジスタQ₄のエミッタは電流供給回路３のp
npトランジスタQ₃のコレクタと接続され、コレクタは抵
抗R₁₄を介して接地され、ベースは抵抗R₁₂を介してサイ
リスタQ₆のアノードに接続されると共に抵抗R₁₃を介し
て電流供給回路３のpnpトランジスタQ₃のコレクタに接
続される。また、pnpトランジスタQ₄と抵抗R₁₄との接続
点より端子７を延出させ端子７より出力信号を取り出す
構成である。

次に回路の動作について説明する。まず、第１の入力信
号が入力された状態（端子５がハイレベルの状態）より
第２の入力信号が入力される（端子６がハイレベルの状
態）となる正常時の動作について第２図（Ａ）と共に説
明する。端子5,6がともにローレベルのときはトランジ
スタQ₂，Q₃共にオフとなるため、出力段に電流は供給さ
れず、したがって出力端子７もローレベル（出力信号Ｃ
が出力されない状態）となる。

次に時刻t₈で端子５だけがハイレベル、つまり第１の入
力信号ａだけが供給されている場合、端子６はローレベ
ルであるため、トランジスタQ₁はオフとなり、トランジ
スタQ₂はベースがハイレベルとなるためオンとなる。ま
た、ダイリスタQ₅のゲートはハイレベルとなるため、ト
ランジスタQ₃のベースはローレベルとなり、Q₃がオンと
なる。したがって、このトランジスタQ₃のエミッタ、コ
レクタを通してサイリスタQ₆，トランジスタQ₄に電流が
供給される。しかし、このとき、トランジスタQ₂はオン
であるため、電流はトランジスタQ₂のみに流れ、コンデ
ンサ２は充電されない。このため、サイリスタQ₆のゲー
トはローレベルとなり、したがって、トランジスタQ₄の
ベースはハイレベルとなるため、トランジスタQ₄はオフ
で端子７はローレベルとなる。

次に、この状態から時刻t₉で端子６がハイレベルになっ
たとすると、まず、トランジスタQ₁がオンとなるため、
トランジスタQ₂のベースはローレベルとなり、オフとな
る。したがって、コンデンサ２が充電され、時刻t₁₀で
コンデンサ２の端子電圧がサイリスタQ₆をオンとするレ
ベルとなると、サイリスタQ₆はターンオンする。このた
めトランジスタQ₄のベースがローレベルとなり、Q₄がオ
ンとなるため、Q₃のコレクタ電流がQ₄のエミッタ、コレ
クタを介して抵抗R₁₄に流れ、端子７の電圧はハイレベ
ルとなる。すなわち、端子７の出力電圧は端子６の第２
の入力信号ｂが時刻t₉で入力されハイレベルとなってか
らコンデンサ２が充電されサイリスタQ₆がターンオンす
る時刻t₁₀までの時間τ＝t₁₀−t₉経過した後出力される
（ハイレベルとなる）。

次に第２の入力信号が入力された状態で第１の入力信号
が入力される異常な入力状態について第２図（Ｂ）と共
に説明する。このとき端子５はローレベル、端子６はハ
イレベルであるため、トランジスタQ₁はオンとなるが端
子５がローレベルであるため、トランジスタQ₂，Q₃，Q₄
に電流は供給されないため、端子７はローレベルとな
る。

この状態より、時刻t₁₁において端子５をハイレベルと
すると、トランジスタQ₁はオンであるため、トランジス
タQ₂はオフ、同様にサイリスタQ₅のゲートもローレベル
となり、サイリスタQ₅はオフとなり、トランジスタQ₃の
ベースはハイレベルとなり、トランジスタQ₃はオフとな
る。したがって、トランジスタQ₂はオフであっても、コ
ンデンサ２に電流は供給されることはなく、同様にサイ
リスタQ₆，トランジスタQ₄にも電流は供給されないた
め、端子７は第２図（Ｂ）にＣで示す如く、ローレベル
のままである。

また、この状態で、時刻t₁₂で端子６をローレベルとす
ると、トランジスタQ₁がオフとなるため、ハイレベルの
入力信号ａによりトランジスタQ₂がオンになり、コンデ
ンサ２を短絡すると同時に、サイリスタQ₅がターンオフ
し、トランジスタQ₃はオンとなる。しかし、このとき、
トランジスタQ₂によりコンデンサ２の両端が短絡されて
いるため、トランジスタQ₃のコレクタ電流によりコンデ
ンサ２が充電されることはない。したがって、第２図
（Ｂ）にＣで示すように端子７は時刻t₁₂〜t₁₃の間はロ
ーレベルのままである。

さらに、第２図（Ｂ）に示す如くこの状態より時刻t₁₃
に端子６をハイレベルにすると、トランジスタQ₁はオン
となり、したがって、トランジスタQ₂はオフとなり、コ
ンデンサ２の短絡を解除する。このときサイリスタQ₅の
ゲートもローレベルとなるがサイリスタQ₅への電流供給
は遮断されないため、サイリスタQ₅はオンの状態を保持
する。したがって、トランジスタQ₃はオンのままで、コ
ンデンサ２はQ₃のコレクタ電流により充電を開始され、
時刻τが経過しコンデンサ２の両端の電圧がサイリスタ
Q₆がオンとなる所定の値となった時刻t₁₄においてサイ
リスタQ₆のゲートがハイレベルとなり、サイリスタQ₆は
ターンオンする。このためトランジスタQ₄がオンとな
り、端子７はハイレベルとなる。第２図（Ｂ）にＣで示
すように端子５がローレベルよりハイレベルになったと
きにタイマ動作が開始し、所定の時間τ＝t₁₄−t₁₃（＝
t₁₀−t₉）経過した後出力端子７がハイレベルとなる。

つまり、先に端子６がハイレベル（第２の入力信号が入
力された状態）状態では端子５をハイレベル（第１の入
力信号が入力された状態）となる入力信号異常時にはタ
イマは動作することはない。

したがって、常に第１の入力信号が入力された状態で第
２の入力信号が入力されたときつまり入力信号が正常な
順に入力されたときのみタイマが動作し所定の時間経過
した後出力信号が出力される。

考案の効果 上述の如く、本考案によれば、第２の入力信号が入力さ
れた状態より第１の入力信号が入力されてもタイマは動
作せず、出力信号は出力されず、第１の入力信号が入力
された状態より第２の入力信号が入力されたときにのみ
タイマが動作して所定の時間経過した後に出力信号が出
力されるため、入力信号の入力順を誤っても出力信号が
出力されることはなく、常に正常な状態で動作を行なわ
せることができる等の特長を有する。

【図面の簡単な説明】

第１図は本考案の一実施例の回路図、第２図は本考案の
一実施例の動作を説明するための図、第３図は従来の一
例の回路図、第４図、５図は従来の一例の動作を説明す
るための図である。 １……スイッチ回路、２……コンデンサ、３……電流供
給回路。

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】第１の入力信号及び第２の入力信号を供給
   され、前記第１の入力信号が有効のときに、前記第２の
   入力信号が有効となったときに前記第２の入力信号が有
   効となった時点から所定の時間経過した後に出力信号が
   有効となるタイマ回路において、 前記第２の入力信号がベースに供給され、前記第１の入
   力信号に応じて有効／無効となる第１の制御信号がコレ
   クタに供給され、前記第２の入力信号が有効のときに前
   記第１の制御信号を無効にする第１のトランジスタと、 前記第１のトランジスタのコレクタがベースに接続さ
   れ、前記第１の制御信号が有効のときにオンとなり、無
   効のときにオフとなる第２のトランジスタと、 前記第１のトランジスタのコレクタがゲートに接続さ
   れ、前記第１の制御信号が有効となったときオンとな
   り、前記第１の入力信号が無効となるまでオンを保持す
   る第１のサイリスタと、 前記第１のサイリスタのアノードがベースに接続され、
   前記第１の入力信号がエミッタに供給され、前記第１の
   サイリスタがオンしたときオンとなる第３のトランジス
   タと、 前記第２のトランジスタ及び前記第３のトランジスタの
   コレクタが一端に接続され、前記第１の入力信号が有効
   で、かつ、前記第２の入力信号が有効になったときに充
   電が開放され、前記第２の入力信号が無効なったときに
   放電されるコンデンサと、 前記コンデンサの一端にゲートが接続され、前記コンデ
   ンサの充電電圧に応じてオンとなり、前記第１の入力信
   号が無効となるまでオンを保持する第２のサイリスタ
   と、 前記第２のサイリスタのアノードがベースに接続され、
   前記第３のトランジスタのコレクタがエミッタに接続さ
   れ、前記第２のサイリスタがオンしたとき、オンとなり
   出力信号を有効にする第４のトランジスタとを具備して
   なるタイマ回路。