JPH0572004B2 - - Google Patents
Info
- Publication number
- JPH0572004B2 JPH0572004B2 JP10769983A JP10769983A JPH0572004B2 JP H0572004 B2 JPH0572004 B2 JP H0572004B2 JP 10769983 A JP10769983 A JP 10769983A JP 10769983 A JP10769983 A JP 10769983A JP H0572004 B2 JPH0572004 B2 JP H0572004B2
- Authority
- JP
- Japan
- Prior art keywords
- recording
- signal
- bits
- digital signal
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000013139 quantization Methods 0.000 claims description 49
- 230000005540 biological transmission Effects 0.000 claims description 33
- 238000005070 sampling Methods 0.000 claims description 26
- 238000001514 detection method Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 10
- 238000000034 method Methods 0.000 description 10
- 239000000872 buffer Substances 0.000 description 4
- 230000005236 sound signal Effects 0.000 description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/027—Analogue recording
- G11B5/035—Equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
- G11B15/4671—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven by controlling simultaneously the speed of the tape and the speed of the rotating head
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
- G11B20/10—Digital recording or reproducing
- G11B20/10527—Audio or video recording; Data buffering arrangements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
- G11B5/09—Digital recording
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Digital Magnetic Recording (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は回転ヘツド方式のデイジタル信号再生
装置に係り、特に記録する信号のサンプリング周
波数、量子化ビツト数が異なつても、記録媒体上
の記録フオーマツトおよび、記録波長が一定とな
るような好適な回転ヘツド方式のデイジタル信号
記録再生装置に関する。
装置に係り、特に記録する信号のサンプリング周
波数、量子化ビツト数が異なつても、記録媒体上
の記録フオーマツトおよび、記録波長が一定とな
るような好適な回転ヘツド方式のデイジタル信号
記録再生装置に関する。
オーデイオ信号をデイジタル信号に変換して記
録媒体に記録再生するデイジタル信号記録再生装
置は、既存のVTRを利用した回転ヘツド方式の
ものなど民生用の機器にまで採用され始めてい
る。さらに、デイジタル信号記録再生装置はメモ
リを使つて自由に時間軸の圧伸が可能なこと、超
忠実記録再生が行なえることなどの特徴を利用し
て、音声専用のヘリカルスキヤン方式のデイジタ
ル信号記録再生装置が今後採用される方向にあ
る。従来の回転ヘツド方式デイジタル信号記録再
生装置の一例を第１図に示す。第１図において、
１はアナログ信号入力端子、２および１５はサン
プル・ホールド回路、３，１４はＡ／Ｄ変換器お
よびＤ／Ａ変換器、４および１３は信号処理回
路、５は記録アンプ、６は記録信号出力端子、７
は記録再生ヘツド、８は回転ドラム、９は記録媒
体、１０はヘツド再生出力、１１は再生アンプ、
１２は波形等化回路、１６はアナログ信号出力端
子、１７は基準信号発生器、１８はクロツク生成
回路である。
録媒体に記録再生するデイジタル信号記録再生装
置は、既存のVTRを利用した回転ヘツド方式の
ものなど民生用の機器にまで採用され始めてい
る。さらに、デイジタル信号記録再生装置はメモ
リを使つて自由に時間軸の圧伸が可能なこと、超
忠実記録再生が行なえることなどの特徴を利用し
て、音声専用のヘリカルスキヤン方式のデイジタ
ル信号記録再生装置が今後採用される方向にあ
る。従来の回転ヘツド方式デイジタル信号記録再
生装置の一例を第１図に示す。第１図において、
１はアナログ信号入力端子、２および１５はサン
プル・ホールド回路、３，１４はＡ／Ｄ変換器お
よびＤ／Ａ変換器、４および１３は信号処理回
路、５は記録アンプ、６は記録信号出力端子、７
は記録再生ヘツド、８は回転ドラム、９は記録媒
体、１０はヘツド再生出力、１１は再生アンプ、
１２は波形等化回路、１６はアナログ信号出力端
子、１７は基準信号発生器、１８はクロツク生成
回路である。
記録時には、アナログ信号入力端子１より入力
されたアナログ信号をサンプル・ホールド回路２
でサンプルし、Ａ／Ｄ変換器３によりPCMデイ
ジタル信号に変換される。次にこのPCMデイジ
タル信号は記録系の信号処理回路４において、誤
り検出・訂正用の符号、同期信号の付加等を行な
い記録アンプ５で増幅され記録信号出力端子６を
経て、所定回転数で回転している記録再生ヘツド
７によつて所定速度で走行している記録媒体９に
記録される。再生時には、記録媒体９に記録され
ている信号を記録再生ヘツド７で再生し、再生ア
ンプ１１で増幅後、波形等化回路１２で記録媒体
９および記録再生ヘツド７で生じる伝送特性の劣
化を補正する。次に再生系の信号処理回路１３に
より誤り検出・訂正を行ない、Ｄ／Ａ変換器１４
によりアナログ信号に変換され、サンプルホール
ド回路１５によりサンプルを行なつた後にアナロ
グ信号出力端子１６から出力する。また、サンプ
ル・ホールド回路２，１５、Ａ／Ｄ変換器３、
Ｄ／Ａ変換器１４、記録系および再生系信号処理
回路４，１３は、基準信号発生器１７によつて得
られる基準クロツクをもとにクロツク生成回路１
８で生成されるクロツクにより動作している。
されたアナログ信号をサンプル・ホールド回路２
でサンプルし、Ａ／Ｄ変換器３によりPCMデイ
ジタル信号に変換される。次にこのPCMデイジ
タル信号は記録系の信号処理回路４において、誤
り検出・訂正用の符号、同期信号の付加等を行な
い記録アンプ５で増幅され記録信号出力端子６を
経て、所定回転数で回転している記録再生ヘツド
７によつて所定速度で走行している記録媒体９に
記録される。再生時には、記録媒体９に記録され
ている信号を記録再生ヘツド７で再生し、再生ア
ンプ１１で増幅後、波形等化回路１２で記録媒体
９および記録再生ヘツド７で生じる伝送特性の劣
化を補正する。次に再生系の信号処理回路１３に
より誤り検出・訂正を行ない、Ｄ／Ａ変換器１４
によりアナログ信号に変換され、サンプルホール
ド回路１５によりサンプルを行なつた後にアナロ
グ信号出力端子１６から出力する。また、サンプ
ル・ホールド回路２，１５、Ａ／Ｄ変換器３、
Ｄ／Ａ変換器１４、記録系および再生系信号処理
回路４，１３は、基準信号発生器１７によつて得
られる基準クロツクをもとにクロツク生成回路１
８で生成されるクロツクにより動作している。
第１図に示したデイジタル信号記録再生装置
は、アナログ音声信号をPCMデイジタル信号に
変換して記録再生する用途の他に、現在実用化さ
れているコンパクト・デイスク（CD）を用いた
CDプレーヤやPCM放送からのデイジタル・ダビ
ングが重要となる。CDプレーヤの場合は、サン
プル周波数が44.1KHz、量子化ビツト数が16ビツ
トであり、PCM放送はサンプル周波数48KHz、
量子化ビツト数が16ビツトとサンプル周波数が
32KHz、量子化ビツト数が14ビツト（圧伸）の２
種類である。このようにオーデイオPCM信号の
サンプル周波数、量子化ビツト数としては、複数
の値が存在しており、PCMデイジタル信号記録
再生装置としては、これらのシステムに対応する
必要がある。
は、アナログ音声信号をPCMデイジタル信号に
変換して記録再生する用途の他に、現在実用化さ
れているコンパクト・デイスク（CD）を用いた
CDプレーヤやPCM放送からのデイジタル・ダビ
ングが重要となる。CDプレーヤの場合は、サン
プル周波数が44.1KHz、量子化ビツト数が16ビツ
トであり、PCM放送はサンプル周波数48KHz、
量子化ビツト数が16ビツトとサンプル周波数が
32KHz、量子化ビツト数が14ビツト（圧伸）の２
種類である。このようにオーデイオPCM信号の
サンプル周波数、量子化ビツト数としては、複数
の値が存在しており、PCMデイジタル信号記録
再生装置としては、これらのシステムに対応する
必要がある。
ここで、サンプル周波数が異なるデイジタル信
号を第１図に示すような所定回転数で回転してい
る記録再生ヘツドで所定速度で走行している記録
媒体に記録すると、最短波長がサンプル周波数に
よつて変化する。サンプル周波数が大きい、すな
わち、伝送レートが大きいほど最短波長が短くな
る。したがつて、それぞれのシステムのサンプル
周波数の比が最大1.5倍あるためにサンプル周波
数の低いシステムに合わせた場合、他のサンプル
周波数の高いシステムの信号が記録再生できない
などの欠点があつた。
号を第１図に示すような所定回転数で回転してい
る記録再生ヘツドで所定速度で走行している記録
媒体に記録すると、最短波長がサンプル周波数に
よつて変化する。サンプル周波数が大きい、すな
わち、伝送レートが大きいほど最短波長が短くな
る。したがつて、それぞれのシステムのサンプル
周波数の比が最大1.5倍あるためにサンプル周波
数の低いシステムに合わせた場合、他のサンプル
周波数の高いシステムの信号が記録再生できない
などの欠点があつた。
又、量子化ビツト数が異なるデイジタル信号を
記録再生するには、量子化ビツト数の小さい14ビ
ツトのデータに、PCMデータ以外の２ビツトの
データを付加し、16ビツトの形状とし、量子化ビ
ツト数16ビツトの場合と同様に記録再生する必要
がある。しかし、PCMデータを記録再生すると
いう目的に対し、上記で付加した２ビツトは、何
の働きもせず、冗長度が上がり非常に効率が悪
い。この効率の悪さを改善するためには、14ビツ
ト量子化のPCMデータに対するフレーム生成の
フオーマツトを新たに作成する必要があり、第１
図の信号処理回路４，１３の回路規模が約２倍に
なるという欠点がある。
記録再生するには、量子化ビツト数の小さい14ビ
ツトのデータに、PCMデータ以外の２ビツトの
データを付加し、16ビツトの形状とし、量子化ビ
ツト数16ビツトの場合と同様に記録再生する必要
がある。しかし、PCMデータを記録再生すると
いう目的に対し、上記で付加した２ビツトは、何
の働きもせず、冗長度が上がり非常に効率が悪
い。この効率の悪さを改善するためには、14ビツ
ト量子化のPCMデータに対するフレーム生成の
フオーマツトを新たに作成する必要があり、第１
図の信号処理回路４，１３の回路規模が約２倍に
なるという欠点がある。
本発明の目的は、サンプル周波数、量子化ビツ
ト数の異なるPCMデータを記録再生する時に、
おいて、回路規模の増加が少なく、冗長度の変わ
らないPCMデータのフレーム生成フオーマツト
を提供し、記録媒体上に同一の記録波長、記録フ
オーマツトで記録することができるPCMデイジ
タル信号記録再生装置を提供することにある。
ト数の異なるPCMデータを記録再生する時に、
おいて、回路規模の増加が少なく、冗長度の変わ
らないPCMデータのフレーム生成フオーマツト
を提供し、記録媒体上に同一の記録波長、記録フ
オーマツトで記録することができるPCMデイジ
タル信号記録再生装置を提供することにある。
２つの異なる量子化ビツト数ns1，ns2を同一フ
レーム構成で伝送するため、ns1とns2の公倍数を
１フレームのPCMデータビツト数とし、量子化
ビツト数によらず、誤り検出訂正コードは、一定
のビツト数からなるシンボルを単位に生成付加
し、冗長度を変えずフレーム生成を行なう。この
ようにして得た、PCMデイジタル信号を記録す
る時に、伝送レートに比例して記録再生ヘツドが
固定されている回転ドラムの回転数と記録媒体の
送り速度を変化させることにより記録媒体上の記
録波長および記録フオーマツトを一定にすること
ができ、同一のシステムでサンプル周波数、量子
化ビツト数が異なるPCMデイジタル信号を効率
良く記録することができる。
レーム構成で伝送するため、ns1とns2の公倍数を
１フレームのPCMデータビツト数とし、量子化
ビツト数によらず、誤り検出訂正コードは、一定
のビツト数からなるシンボルを単位に生成付加
し、冗長度を変えずフレーム生成を行なう。この
ようにして得た、PCMデイジタル信号を記録す
る時に、伝送レートに比例して記録再生ヘツドが
固定されている回転ドラムの回転数と記録媒体の
送り速度を変化させることにより記録媒体上の記
録波長および記録フオーマツトを一定にすること
ができ、同一のシステムでサンプル周波数、量子
化ビツト数が異なるPCMデイジタル信号を効率
良く記録することができる。
以下、本発明の実施例をサンプル周波数48KHz
量子化ビツト数16ビツト、サンプル周波数44.1K
Hz、量子化ビツト数16ビツト、および、サンプル
周波数32KHz量子化ビツト数12ビツトの３種類の
PCMデイジタル信号を記録再生する場合につい
て説明する。まず、２つの異なる量子化ビツト
数、16ビツト、12ビツトに対して同一フレーム構
成とする方法及び信号処理回路について述べ、そ
の後、このようにして得たデイジタル信号で記録
媒体上に記録波長および記録フオーマツトを一定
にするPCMデイジタル記録再生装置について述
べる。
量子化ビツト数16ビツト、サンプル周波数44.1K
Hz、量子化ビツト数16ビツト、および、サンプル
周波数32KHz量子化ビツト数12ビツトの３種類の
PCMデイジタル信号を記録再生する場合につい
て説明する。まず、２つの異なる量子化ビツト
数、16ビツト、12ビツトに対して同一フレーム構
成とする方法及び信号処理回路について述べ、そ
の後、このようにして得たデイジタル信号で記録
媒体上に記録波長および記録フオーマツトを一定
にするPCMデイジタル記録再生装置について述
べる。
第２図に本発明の16ビツト、12ビツト量子化に
対して、同一フレーム構成とする一例のフレーム
構成図を示す。第２図ａは16ビツト量子化におけ
るフレーム構成で、１ａはフレーム同期信号パタ
ーン８ビツト、２ａはPCMデータの他にシステ
ム等のコントロール情報を記録するためのコント
ロールデータ８ビツト、３ａは量子化16ビツトで
６サンプルのPCMデータ、４ａは誤り訂正用の
コード32ビツト、５ａは誤り検出用のコード16ビ
ツトである。ｂは12ビツト量子化におけるフレー
ム構成で、１ｂはフレーム同期信号パターン８ビ
ツト、２ｂはコントロールデータ８ビツト、３ｂ
は量子化12ビツトで８サンプルのPCMデータ、
４ｂは誤り訂正用のコード32ビツト、５ｂは誤り
検出用のコード16ビツトである。
対して、同一フレーム構成とする一例のフレーム
構成図を示す。第２図ａは16ビツト量子化におけ
るフレーム構成で、１ａはフレーム同期信号パタ
ーン８ビツト、２ａはPCMデータの他にシステ
ム等のコントロール情報を記録するためのコント
ロールデータ８ビツト、３ａは量子化16ビツトで
６サンプルのPCMデータ、４ａは誤り訂正用の
コード32ビツト、５ａは誤り検出用のコード16ビ
ツトである。ｂは12ビツト量子化におけるフレー
ム構成で、１ｂはフレーム同期信号パターン８ビ
ツト、２ｂはコントロールデータ８ビツト、３ｂ
は量子化12ビツトで８サンプルのPCMデータ、
４ｂは誤り訂正用のコード32ビツト、５ｂは誤り
検出用のコード16ビツトである。
第２図において、PCMデータ３ａ，３ｂのビ
ツト数は、量子化ビツト数16，12の公倍数96ビツ
トで、量子化ビツト数によらず一定である。これ
を８ビツト１シンボルとして分割すると、PCM
データ３ａは、第３図ａで示すように１サンプル
のデータ16ビツトを２シンボルに分割、シンボル
W0，W1，…W11で構成する。一方PCMデータ３
ｂは、第３図ｂで示すように、１サンプルのデー
タ12ビツトを８ビツト１シンボルと４ビツトに分
割、この４ビツトは、他のサンプルから生じた４
ビツトと合わせシンボルとし、シンボルW0，
W1，…W11で構成する。よつて、１フレームの
シンボル数は、第２図ａ，ｂから明らかなよう
に、量子化ビツト数によらず、12個と一定であ
る。ここで、第２図の誤り訂正コード４ａ，４ｂ
のシンボルP0，P1，P2，P3は、PCMデータのシ
ンボルW0〜W1を用いて、以下に示す式(1)によつ
て、リード・ソロモン符号を付加することができ
る。
ツト数は、量子化ビツト数16，12の公倍数96ビツ
トで、量子化ビツト数によらず一定である。これ
を８ビツト１シンボルとして分割すると、PCM
データ３ａは、第３図ａで示すように１サンプル
のデータ16ビツトを２シンボルに分割、シンボル
W0，W1，…W11で構成する。一方PCMデータ３
ｂは、第３図ｂで示すように、１サンプルのデー
タ12ビツトを８ビツト１シンボルと４ビツトに分
割、この４ビツトは、他のサンプルから生じた４
ビツトと合わせシンボルとし、シンボルW0，
W1，…W11で構成する。よつて、１フレームの
シンボル数は、第２図ａ，ｂから明らかなよう
に、量子化ビツト数によらず、12個と一定であ
る。ここで、第２図の誤り訂正コード４ａ，４ｂ
のシンボルP0，P1，P2，P3は、PCMデータのシ
ンボルW0〜W1を用いて、以下に示す式(1)によつ
て、リード・ソロモン符号を付加することができ
る。
｛IW0＋IW1＋IW2＋…＋IW11＋IP0＋IP1＋IP2＋
IP3＝０、T15W0＋T14W1＋T13W2＋…＋T4W11
＋T3P0＋T2P1＋TP2＋IP3＝０、T30W0＋T28W1
＋T26W2＋…＋T8W11＋T6P0＋T4P1＋T2P2＋
IP3＝０、T45W0＋T42W1＋T39W2＋…＋T12W11
＋T9P0＋T6P1＋T3P2＋IP3＝０｝(1) （ここで、Ｉは恒等元、Ｔ，T2，T3，…T45は
ガロワフイールト（28）の個別的非ゼロ元であ
り、示された乗算・加算は、ガロワ・フイールド
で定義された動作である。） よつて第２図ａ，ｂで示すように、１フレーム
のPCMデータ３ａ，３ｂのシンボル数が同一で
あることから、量子化ビツト数によらず、同じ演
算回路で誤り訂正コード４ａ，４ｂを生成及び復
号することができる。
IP3＝０、T15W0＋T14W1＋T13W2＋…＋T4W11
＋T3P0＋T2P1＋TP2＋IP3＝０、T30W0＋T28W1
＋T26W2＋…＋T8W11＋T6P0＋T4P1＋T2P2＋
IP3＝０、T45W0＋T42W1＋T39W2＋…＋T12W11
＋T9P0＋T6P1＋T3P2＋IP3＝０｝(1) （ここで、Ｉは恒等元、Ｔ，T2，T3，…T45は
ガロワフイールト（28）の個別的非ゼロ元であ
り、示された乗算・加算は、ガロワ・フイールド
で定義された動作である。） よつて第２図ａ，ｂで示すように、１フレーム
のPCMデータ３ａ，３ｂのシンボル数が同一で
あることから、量子化ビツト数によらず、同じ演
算回路で誤り訂正コード４ａ，４ｂを生成及び復
号することができる。
又、誤り検出コード５ａ，５ｂは、コントロー
ルデータ２ａ，２ｂ、PCMデータ３ａ，３ｂ、
誤り訂正コード４ａ，４ｂがそれぞれ同一ビツト
数であることから、同一の誤り検出コードの演算
処理によつて付加することができる。ここでは、
誤り検出コードとして、コントロールデータ２
ａ、PCMデータ３ａ、誤り訂正コード４ａに、
16ビツトのCRC符号を付加した。よつて、第２
図によれば、量子化ビツト数が、16ビツト、12ビ
ツトと異なつても、１フレームの構成を共通にす
ることにより、冗長度が一定で、誤り検出、訂正
コードの生成及び複号を共通化することができ
る。
ルデータ２ａ，２ｂ、PCMデータ３ａ，３ｂ、
誤り訂正コード４ａ，４ｂがそれぞれ同一ビツト
数であることから、同一の誤り検出コードの演算
処理によつて付加することができる。ここでは、
誤り検出コードとして、コントロールデータ２
ａ、PCMデータ３ａ、誤り訂正コード４ａに、
16ビツトのCRC符号を付加した。よつて、第２
図によれば、量子化ビツト数が、16ビツト、12ビ
ツトと異なつても、１フレームの構成を共通にす
ることにより、冗長度が一定で、誤り検出、訂正
コードの生成及び複号を共通化することができ
る。
上記第２図のフレーム生成方法の生成回路の一
例を第４図の構成図に示す。第４図において、１
９は16ビツトAD変換器で、上位８ビツトは１９
Ｕに下位８ビツトは４ビツトごとに５１，５
２に出力する。２０Ｕ，２０は８ビツトのデー
タラツチで、それぞれクロツク入力２０CU，２
０Ｃによつてデータをラツチする。２１Ｕ，２
１，２６，３３はスリーステート・バツフア
で、コントロール信号２１CU，２１Ｃ，２６
Ｃ，３３Ｃが“０”の時出力モード“１”の時ハ
イインピーダンスモードとなる。２２は８ビツト
入力２系統を切換出力するマルチプレクサでコン
トロール信号２２Ｃが“０”の時２２Ａ、“１”
の時２２Ｂの信号を出力する。２３は、データを
記憶するRAM（ランダム・アクセス・メモリ）
で、８ビツトのデータ・バス２３Ａは、各回路に
接続し、又マルチプレクサ２２の入力２２Ｂに
は、データ・バス２３Ａの上位４ビツトを接続す
る。２４は、RAM２３のアドレス及び書き込み
制御を行なうRAMアドレス制御回路で２４Ａに
アドレス、２４Ａに書き込み制御パルスを出力す
る。２５はリード・ソロモン符号の符号器で、２
５Ａに加わつたデータ列を入力しそれに対する
P0，P1，P2，P3の４シンボルのパリテイーを２
５Ｂから出力する。２７は８ビツト並列信号をシ
リアル信号にするパラレル・シリアル変換器（以
降Ｐ／Ｓ変換器と記す）で、２８はCRC回路で
Ｐ／Ｓ変換器２７の出力を入力としCRC符号を
生成する。２９はフレーム同期信号パターンを発
生するパターン発生器、３１はスイツチで、デー
タ出力３１Ａ、CRC符号出力３１Ｂ、フレーム
同期パターン出力３１Ｃを切換える。３２は出力
端子で、３０は上記各回路の制御クロツクを生成
するクロツク発生器である。
例を第４図の構成図に示す。第４図において、１
９は16ビツトAD変換器で、上位８ビツトは１９
Ｕに下位８ビツトは４ビツトごとに５１，５
２に出力する。２０Ｕ，２０は８ビツトのデー
タラツチで、それぞれクロツク入力２０CU，２
０Ｃによつてデータをラツチする。２１Ｕ，２
１，２６，３３はスリーステート・バツフア
で、コントロール信号２１CU，２１Ｃ，２６
Ｃ，３３Ｃが“０”の時出力モード“１”の時ハ
イインピーダンスモードとなる。２２は８ビツト
入力２系統を切換出力するマルチプレクサでコン
トロール信号２２Ｃが“０”の時２２Ａ、“１”
の時２２Ｂの信号を出力する。２３は、データを
記憶するRAM（ランダム・アクセス・メモリ）
で、８ビツトのデータ・バス２３Ａは、各回路に
接続し、又マルチプレクサ２２の入力２２Ｂに
は、データ・バス２３Ａの上位４ビツトを接続す
る。２４は、RAM２３のアドレス及び書き込み
制御を行なうRAMアドレス制御回路で２４Ａに
アドレス、２４Ａに書き込み制御パルスを出力す
る。２５はリード・ソロモン符号の符号器で、２
５Ａに加わつたデータ列を入力しそれに対する
P0，P1，P2，P3の４シンボルのパリテイーを２
５Ｂから出力する。２７は８ビツト並列信号をシ
リアル信号にするパラレル・シリアル変換器（以
降Ｐ／Ｓ変換器と記す）で、２８はCRC回路で
Ｐ／Ｓ変換器２７の出力を入力としCRC符号を
生成する。２９はフレーム同期信号パターンを発
生するパターン発生器、３１はスイツチで、デー
タ出力３１Ａ、CRC符号出力３１Ｂ、フレーム
同期パターン出力３１Ｃを切換える。３２は出力
端子で、３０は上記各回路の制御クロツクを生成
するクロツク発生器である。
最初に量子化ビツト数16ビツトの場合の第４図
の動作を説明する。マルチプレクサ２２のコント
ロール信号２２Ｃは“０”レベルに固定し、入力
２２Ａに接続したAD変換器１９の下位８ビツト
信号１９１，１９２をラツチ２０に伝え
る。又、AD変換器１９の上位８ビツト信号１９
Ｕはラツチ２０Ｕに加わる。よつて量子化ビツト
16ビツトのデータは、クロツク２０CU，２０Ｃ
によつてラツチ２０Ｕ，２０に格納される。
このラツチ２０Ｕ，２０の出力は、バツフア２
１Ｕ，２１に加わり、コントロール信号２１
CU，２１Ｃを順次時分割で“０”レベルとし
RAM２３のデータバス２３Ａに８ビツトごとに
データを供給する。このデータをRAM２３は、
RAMアドレス制御回路２４で生成されたアドレ
ス２４Ａと、書き込み制御パルス２４Ｗによつて
格納する。このような処理はクロツク発生器３０
で生成したサンプリング周波数sごとに繰り返し
行なう。次にRAM２３に格納されたAD変換器
１９の出力データの処理を第５図のメモリマツプ
を用いて説明する。第５図において、RAM２３
は３つのブロツクＡ，Ｂ，Ｃに別れ、AD変換
器１９のデータ及びコントロールデータの書込み
処理、誤り訂正用のコード・リードソロモン符
号P0〜P3の生成処理、シリアルデータ出力処
理の３つの処理を順次行なう。すなわち、次のよ
うな処理となる。ブロツクＡでバツフア３３を介
してコントロールデータを書込み、AD変換器１
９のデータを取り込み処理している時、ブロツク
Ｂでは、符号器２５にW0〜W11のデータを送り
P0〜P3の生成処理を行ない、ブロツクＣでは、
Ｐ／Ｓ変換器２７へデータ出力処理を行なう。次
に上記処理が完了したら、ブロツクＡでは先に取
り込んだAD変換器１９のデータに対しP0〜P3の
生成処理を行ない、ブロツクＢではP0〜P3の生
成が完了したデータをデータ出力処理する。ブロ
ツクＣは新たなAD変換器１９のデータ書き込み
処理を行なう。このように、ブロツクＡ，Ｂ，Ｃ
では順次上記３つの処理を行ない、Ｐ／Ｓ変換器
２７からコントロールデータPCMデータ及びP0
〜P3をシリアル信号として出力する、Ｐ／Ｓ変
換器２７から送り出されるＣ，W0，W1，…，
W11，P0，P1，P2，P3のシリアルデータは、
CRC回路２８に加わり、CRC符号16ビツトを生
成する。スイツチ３１では、Ｐ／Ｓ変換器２７か
ら送り出されるデータ３１Ａ、CRC回路２８か
ら送り出されるCRC符号３１Ｂ、フレーム同期
信号パターン３１Ｃを順次切換、最終データとし
て、端子３２に送り出す。以上の動作により16ビ
ツト量子化のPCMデータは第２図ａで示すフレ
ーム生成を行なうことができる。
の動作を説明する。マルチプレクサ２２のコント
ロール信号２２Ｃは“０”レベルに固定し、入力
２２Ａに接続したAD変換器１９の下位８ビツト
信号１９１，１９２をラツチ２０に伝え
る。又、AD変換器１９の上位８ビツト信号１９
Ｕはラツチ２０Ｕに加わる。よつて量子化ビツト
16ビツトのデータは、クロツク２０CU，２０Ｃ
によつてラツチ２０Ｕ，２０に格納される。
このラツチ２０Ｕ，２０の出力は、バツフア２
１Ｕ，２１に加わり、コントロール信号２１
CU，２１Ｃを順次時分割で“０”レベルとし
RAM２３のデータバス２３Ａに８ビツトごとに
データを供給する。このデータをRAM２３は、
RAMアドレス制御回路２４で生成されたアドレ
ス２４Ａと、書き込み制御パルス２４Ｗによつて
格納する。このような処理はクロツク発生器３０
で生成したサンプリング周波数sごとに繰り返し
行なう。次にRAM２３に格納されたAD変換器
１９の出力データの処理を第５図のメモリマツプ
を用いて説明する。第５図において、RAM２３
は３つのブロツクＡ，Ｂ，Ｃに別れ、AD変換
器１９のデータ及びコントロールデータの書込み
処理、誤り訂正用のコード・リードソロモン符
号P0〜P3の生成処理、シリアルデータ出力処
理の３つの処理を順次行なう。すなわち、次のよ
うな処理となる。ブロツクＡでバツフア３３を介
してコントロールデータを書込み、AD変換器１
９のデータを取り込み処理している時、ブロツク
Ｂでは、符号器２５にW0〜W11のデータを送り
P0〜P3の生成処理を行ない、ブロツクＣでは、
Ｐ／Ｓ変換器２７へデータ出力処理を行なう。次
に上記処理が完了したら、ブロツクＡでは先に取
り込んだAD変換器１９のデータに対しP0〜P3の
生成処理を行ない、ブロツクＢではP0〜P3の生
成が完了したデータをデータ出力処理する。ブロ
ツクＣは新たなAD変換器１９のデータ書き込み
処理を行なう。このように、ブロツクＡ，Ｂ，Ｃ
では順次上記３つの処理を行ない、Ｐ／Ｓ変換器
２７からコントロールデータPCMデータ及びP0
〜P3をシリアル信号として出力する、Ｐ／Ｓ変
換器２７から送り出されるＣ，W0，W1，…，
W11，P0，P1，P2，P3のシリアルデータは、
CRC回路２８に加わり、CRC符号16ビツトを生
成する。スイツチ３１では、Ｐ／Ｓ変換器２７か
ら送り出されるデータ３１Ａ、CRC回路２８か
ら送り出されるCRC符号３１Ｂ、フレーム同期
信号パターン３１Ｃを順次切換、最終データとし
て、端子３２に送り出す。以上の動作により16ビ
ツト量子化のPCMデータは第２図ａで示すフレ
ーム生成を行なうことができる。
次に量子化ビツト数12ビツトの場合の第２図の
動作を説明する。AD変換器１９は16ビツトの信
号の内、上位12ビツト１９Ｕ，１９１を伝送す
る。マルチプレクサ２２のコントロール信号２２
Ｃは、AD変換器１９の出力がサンプル１の時
“０”レベル、サンプル２の時“１”レベル、サ
ンプル３の時“０”…の様にサンプルごとに
“０”，“１”を繰り返す信号を加える。よつてサ
ンプル１の時のラツチ２０は、AD変換器１９
の出力１９１，１９２が加わり、サンプル２
の時はRAM２３のデータバス２３Ａの上位４ビ
ツトと、AD変換器１９の１９１が加わる。こ
の時RAM２３に書き込まれるデータを第６図の
メモリマップを用いて説明する。サンプル１で
は、ラツチ２０Ｕ，２０にAD変換器１９の出
力がそのままラツチされる。よつて、RAM２３
のブロツクＡアドレス１には、サンプル１の上位
８ビツト１９Ｕが格納され、アドレス２には下位
８ビツト１９１，１９２が格納される。次に
サンプル２をラツチ２０Ｕ，２０に格納する
時、RAM２３はRAMアドレス制御回路２４に
より、前回格納したサンプル１の下位８ビツト１
９１，１９２をデータバス２３Ａに出力す
る。よつてラツチ２０に格納されるデータは、
マルチプレクサ８により上位４ビツトがサンプル
１の下位４ビツト（１９１）で、下位４ビツト
はサンプル２の下位４ビツト（１９１）であ
る。このラツチ２０のデータをRAM２３のア
ドレス２に再度書き込みラツチ２０Ｕのデータを
アドレス３に書き込む。このようにマルチプレク
サ２２のコントロール信号２２Ｃが“１”の時
に、RAM２３が、前回格納したサンプルの下位
８ビツトを出力し、再度RAM２３に書き込むこ
とによつて、第６図に示すように、１サンプル12
ビツトで８サンプルのデータをブロツクＡに格納
することが出来る。このようにして得たデータは
16ビツト量子化の場合と同じデータ数であること
から、同様な処理、動作を行ない、第２図ｂで示
すフレーム生成を行なうことができる。上記16ビ
ツト、12ビツト量子化に対する動作のタイミング
を第８図及び第９図に示す。第８図は16ビツト量
子化に対するタイミングを示す図で、第９図は12
ビツト量子化に対するタイミングを示す図であ
り、左側の符号は第４図の各構成の符号と対応す
るもので、各構成の信号を示したものである。
動作を説明する。AD変換器１９は16ビツトの信
号の内、上位12ビツト１９Ｕ，１９１を伝送す
る。マルチプレクサ２２のコントロール信号２２
Ｃは、AD変換器１９の出力がサンプル１の時
“０”レベル、サンプル２の時“１”レベル、サ
ンプル３の時“０”…の様にサンプルごとに
“０”，“１”を繰り返す信号を加える。よつてサ
ンプル１の時のラツチ２０は、AD変換器１９
の出力１９１，１９２が加わり、サンプル２
の時はRAM２３のデータバス２３Ａの上位４ビ
ツトと、AD変換器１９の１９１が加わる。こ
の時RAM２３に書き込まれるデータを第６図の
メモリマップを用いて説明する。サンプル１で
は、ラツチ２０Ｕ，２０にAD変換器１９の出
力がそのままラツチされる。よつて、RAM２３
のブロツクＡアドレス１には、サンプル１の上位
８ビツト１９Ｕが格納され、アドレス２には下位
８ビツト１９１，１９２が格納される。次に
サンプル２をラツチ２０Ｕ，２０に格納する
時、RAM２３はRAMアドレス制御回路２４に
より、前回格納したサンプル１の下位８ビツト１
９１，１９２をデータバス２３Ａに出力す
る。よつてラツチ２０に格納されるデータは、
マルチプレクサ８により上位４ビツトがサンプル
１の下位４ビツト（１９１）で、下位４ビツト
はサンプル２の下位４ビツト（１９１）であ
る。このラツチ２０のデータをRAM２３のア
ドレス２に再度書き込みラツチ２０Ｕのデータを
アドレス３に書き込む。このようにマルチプレク
サ２２のコントロール信号２２Ｃが“１”の時
に、RAM２３が、前回格納したサンプルの下位
８ビツトを出力し、再度RAM２３に書き込むこ
とによつて、第６図に示すように、１サンプル12
ビツトで８サンプルのデータをブロツクＡに格納
することが出来る。このようにして得たデータは
16ビツト量子化の場合と同じデータ数であること
から、同様な処理、動作を行ない、第２図ｂで示
すフレーム生成を行なうことができる。上記16ビ
ツト、12ビツト量子化に対する動作のタイミング
を第８図及び第９図に示す。第８図は16ビツト量
子化に対するタイミングを示す図で、第９図は12
ビツト量子化に対するタイミングを示す図であ
り、左側の符号は第４図の各構成の符号と対応す
るもので、各構成の信号を示したものである。
各構成の処理（データの書込み処理、誤り
検出訂正符号の生成処理、シリアルデータ出力
処理）を時分割で行なうため、第８図、第９図で
示すように、バツフアのコントロール信号２３
Ｃ，２１Cu，２１Ｃ，２６Ｃ及びデータ取込
みのためのクロツク２５Ａ，２７は時間的に重複
しないように構成している。またシリアルデータ
の出力を得るためのスイツチ３１は、第８図、第
９図の３１Ａ，３１Ｂ，３１Ｃの各制御信号が
“１”の時に第４図の各端子に接続され、所望の
シリアル出力を端子３２に得る。
検出訂正符号の生成処理、シリアルデータ出力
処理）を時分割で行なうため、第８図、第９図で
示すように、バツフアのコントロール信号２３
Ｃ，２１Cu，２１Ｃ，２６Ｃ及びデータ取込
みのためのクロツク２５Ａ，２７は時間的に重複
しないように構成している。またシリアルデータ
の出力を得るためのスイツチ３１は、第８図、第
９図の３１Ａ，３１Ｂ，３１Ｃの各制御信号が
“１”の時に第４図の各端子に接続され、所望の
シリアル出力を端子３２に得る。
第８図、第９図で異なる点は、マルチプレクサ
２２のコントロール信号２２Ｃが第８図では
“０”であるのに対し、第９図では１サンプルご
とに“０”，“１”を繰り返す信号となつている点
である。これによ12ビツト量子化時においても同
一フレーム構成を実現することが可能となる。
２２のコントロール信号２２Ｃが第８図では
“０”であるのに対し、第９図では１サンプルご
とに“０”，“１”を繰り返す信号となつている点
である。これによ12ビツト量子化時においても同
一フレーム構成を実現することが可能となる。
以上の説明により16ビツト量子化、12ビツト量
子化の２つの量子化ビツト数が存在しても、回路
規模の増加が少なく、冗長度を変えることなく、
同一フレーム構成とすることができる。ここで、
12ビツト量子化の例としてAD変換器１９の上位
12ビツトを伝送するものとしたが、16ビツト量子
化データを12ビツトに瞬時圧伸したデータを伝送
するものに対しても、上記と同様な方法により同
一フレーム構成で伝送できることは明らかであ
る。
子化の２つの量子化ビツト数が存在しても、回路
規模の増加が少なく、冗長度を変えることなく、
同一フレーム構成とすることができる。ここで、
12ビツト量子化の例としてAD変換器１９の上位
12ビツトを伝送するものとしたが、16ビツト量子
化データを12ビツトに瞬時圧伸したデータを伝送
するものに対しても、上記と同様な方法により同
一フレーム構成で伝送できることは明らかであ
る。
上記第２図による方法で生成したデイジタル信
号を、記録媒体上に同一の記録波長、記録フオー
マツトで記録するPCMデイジタル信号記録再生
装置について以下説明する。
号を、記録媒体上に同一の記録波長、記録フオー
マツトで記録するPCMデイジタル信号記録再生
装置について以下説明する。
第７図は本発明のPCMデイジタル記録再生装
置のブロツク図である。第７図において、第１図
と同符号を付したものは同回路であり、２００は
デイジタルダビング入力端子、２２０および２３
０は波形等化回路１２と周波数特性の異なる波形
等化回路、２９０は基準信号選択回路、２７０，
２８０は基準信号発生器、３００，３１０はそれ
ぞれ回転シリンダの回転数制御回路および記録媒
体の送り速度制御回路、３２０は伝送レート制御
回路、３３０はコントロール信号生成回路、３４
０は記録再生モード切換スイツチ、３５０はコン
トロールヘツド、３６０はコントロール信号判別
回路、３７０はデイジタルダビング出力端子、で
ある。
置のブロツク図である。第７図において、第１図
と同符号を付したものは同回路であり、２００は
デイジタルダビング入力端子、２２０および２３
０は波形等化回路１２と周波数特性の異なる波形
等化回路、２９０は基準信号選択回路、２７０，
２８０は基準信号発生器、３００，３１０はそれ
ぞれ回転シリンダの回転数制御回路および記録媒
体の送り速度制御回路、３２０は伝送レート制御
回路、３３０はコントロール信号生成回路、３４
０は記録再生モード切換スイツチ、３５０はコン
トロールヘツド、３６０はコントロール信号判別
回路、３７０はデイジタルダビング出力端子、で
ある。
以下第７図の動作を説明する。基準信号発生器
１７，２７０，２８０の発振周波数は、サンプル
周波数、量子化ビツト数が異なる３種類のシステ
ムの基本クロツクで伝送レート及びサンプル周波
数と整数倍の関係になるクロツクである。サンプ
ル周波数s44.1KHz、量子化ビツト数16ビツトの
時の伝送レートfB1は第２図ａのフレーム構成で
伝送することから、次式で求められる。
１７，２７０，２８０の発振周波数は、サンプル
周波数、量子化ビツト数が異なる３種類のシステ
ムの基本クロツクで伝送レート及びサンプル周波
数と整数倍の関係になるクロツクである。サンプ
ル周波数s44.1KHz、量子化ビツト数16ビツトの
時の伝送レートfB1は第２図ａのフレーム構成で
伝送することから、次式で求められる。
fB1＝サンプル周波数／１フレームのサンプル数×（
１フレーム のビツト数） …(2) よつてfB1は1.176Mbpsである。基本クロツクを発
生する基準信号発生器１７の周波数は、サンプル
周波数と整数倍の関係となるように、伝送レート
fB1の12倍の周波数14.112MHZとする。同様にサン
プル周波数48KHz、16ビツト量子化の時の伝送レ
ートfB2は1.28Mbpsで、基準信号発生器２７０の周
波数は、15.36MHZサンプル周波数32KHz12ビツト
量子化の時の伝送レートfB3は0.64Mbpsで基準信号
発生器２８０の周波数は、7.68MHZである。この
３この基準信号発生器１７，２７０，２８０の発
振周波数は、基準信号選択回路２９０で選択しク
ロツク生成回路１８に入力することにより、サン
プル・ホールド回路２，１５およびＡ／Ｄ変換器
３、Ｄ／Ａ変換器１４および記録系の信号処理回
路４、再生系の信号処理回路１３の種々のタイミ
ング信号が切り換わる。
１フレーム のビツト数） …(2) よつてfB1は1.176Mbpsである。基本クロツクを発
生する基準信号発生器１７の周波数は、サンプル
周波数と整数倍の関係となるように、伝送レート
fB1の12倍の周波数14.112MHZとする。同様にサン
プル周波数48KHz、16ビツト量子化の時の伝送レ
ートfB2は1.28Mbpsで、基準信号発生器２７０の周
波数は、15.36MHZサンプル周波数32KHz12ビツト
量子化の時の伝送レートfB3は0.64Mbpsで基準信号
発生器２８０の周波数は、7.68MHZである。この
３この基準信号発生器１７，２７０，２８０の発
振周波数は、基準信号選択回路２９０で選択しク
ロツク生成回路１８に入力することにより、サン
プル・ホールド回路２，１５およびＡ／Ｄ変換器
３、Ｄ／Ａ変換器１４および記録系の信号処理回
路４、再生系の信号処理回路１３の種々のタイミ
ング信号が切り換わる。
基準信号選択回路２９０および波形等化回路選
択回路２４０の選択のための制御信号は、伝送レ
ート制御回路３２０から発生する。この伝送レー
ト制御回路３２０の制御は、記録時には、サンプ
ル周波数、量子化ビツト数に応じて手動または、
デイジタルダビング入力端子２００の入力信号か
ら自動で検出し、制御し、再生時は手動または、
コントロール信号から自動検出制御する。コント
ロール信号生成回路３３０は、基準信号選択回路
２９０からの３種類のクロツクにより、記録すべ
き情報のサンプル周波数量子化ビツト数のコント
ロール用の信号を生成する回路であり、記録再生
モード切換スイツチ３４０を介してコントロール
ヘツド３５０でコントロール信号が記録される。
再生時には、コントロールヘツド３５０で再生さ
れたコントロール信号が、スイツチ３４０を介し
てコントロール信号判別回路３６０に入力され、
記録された情報のサンプル周波数と量子化ビツト
数が判別され、伝送レート制御回路３２０及び回
転数制御回路３００、送り速度制御回路３１０に
加わる。
択回路２４０の選択のための制御信号は、伝送レ
ート制御回路３２０から発生する。この伝送レー
ト制御回路３２０の制御は、記録時には、サンプ
ル周波数、量子化ビツト数に応じて手動または、
デイジタルダビング入力端子２００の入力信号か
ら自動で検出し、制御し、再生時は手動または、
コントロール信号から自動検出制御する。コント
ロール信号生成回路３３０は、基準信号選択回路
２９０からの３種類のクロツクにより、記録すべ
き情報のサンプル周波数量子化ビツト数のコント
ロール用の信号を生成する回路であり、記録再生
モード切換スイツチ３４０を介してコントロール
ヘツド３５０でコントロール信号が記録される。
再生時には、コントロールヘツド３５０で再生さ
れたコントロール信号が、スイツチ３４０を介し
てコントロール信号判別回路３６０に入力され、
記録された情報のサンプル周波数と量子化ビツト
数が判別され、伝送レート制御回路３２０及び回
転数制御回路３００、送り速度制御回路３１０に
加わる。
回転ドラムの回転数制御回路３００は記録すべ
きPCMデイジタル信号の伝送レートに比例して
回転ドラムの回転数を変えるものである。一般に
記録媒体上にPCMデイジタル信号を記録する場
合には、記録媒体や記録再生ヘツドによつて決ま
る伝送特性により記録できる最高周波数が決ま
る。この伝送特性は記録時の記録波長に依存して
いるために、記録媒体と記録再生ヘツドの相対速
度を記録する信号の伝送レートに応じて変化して
やれば、記録媒体をむだに使用することなく効率
良く記録を行なうことができる。本実施例の回転
ヘツド方式の記録再生装置においては、記録媒体
と記録再生ヘツドの相対速度Vhは、回転ドラム
の回転数ｎに比例する。
きPCMデイジタル信号の伝送レートに比例して
回転ドラムの回転数を変えるものである。一般に
記録媒体上にPCMデイジタル信号を記録する場
合には、記録媒体や記録再生ヘツドによつて決ま
る伝送特性により記録できる最高周波数が決ま
る。この伝送特性は記録時の記録波長に依存して
いるために、記録媒体と記録再生ヘツドの相対速
度を記録する信号の伝送レートに応じて変化して
やれば、記録媒体をむだに使用することなく効率
良く記録を行なうことができる。本実施例の回転
ヘツド方式の記録再生装置においては、記録媒体
と記録再生ヘツドの相対速度Vhは、回転ドラム
の回転数ｎに比例する。
Vh＝ｎ×π×π ……(3)
（ここでφは回転ドラムの直径）
したがつて、回転ドラム回転数制御回路３００
は、効率良く記録を行なうために、サンプル周波
数44.1KHz量子化ビツト16ビツト、伝送レートfB1
＝1.176MHZの時の回転数30rpsを基準に48KHz、16
ビツト、fB2＝1.28MHZの時は32.7rps、32KHz、12
ビツト、fB3＝0.64MHZの時は、16.3rpsに回転数を
設定している。
は、効率良く記録を行なうために、サンプル周波
数44.1KHz量子化ビツト16ビツト、伝送レートfB1
＝1.176MHZの時の回転数30rpsを基準に48KHz、16
ビツト、fB2＝1.28MHZの時は32.7rps、32KHz、12
ビツト、fB3＝0.64MHZの時は、16.3rpsに回転数を
設定している。
記録媒体の送り速度制御回路３１０は、記録す
べきPCMデイジタル信号の伝送レートに比例し
て記録媒体の送り速度を制御するためのものであ
る。これは、テープ送り速度一定のまま回転ドラ
ムの回転数を伝送レートによつて変えるとトラツ
ク幅、トラツクピツチが変わつてしまうために行
なうものである。本実施例においては、サンプル
周波数44.1KHz、量子化ビツト16ビツト伝送レー
トfB1＝1.176MHZの時の送り速度６mm／Ｓを基準
に、48KHz、16ビツトfB2＝1.28MHZの時6.5mm／Ｓ、
32KHz、12ビツト、fB3＝0.64MHZの時は3.3mm／Ｓ
に送り速度を設定し、記録媒体上のトラツク幅、
トラツクピツチを一定に保つている。上記回転数
制御回路３００及び送り速度制御回路３１０の制
御は、記録時には基準信号選択回路２９０のクロ
ツク周波数により伝送レートを判別し切換、再生
時は、コントロール信号判別回路３６０の信号に
より伝送レートを判別し切換え、回転ドラムの回
転数と記録媒体の送り速度を変化させる。
べきPCMデイジタル信号の伝送レートに比例し
て記録媒体の送り速度を制御するためのものであ
る。これは、テープ送り速度一定のまま回転ドラ
ムの回転数を伝送レートによつて変えるとトラツ
ク幅、トラツクピツチが変わつてしまうために行
なうものである。本実施例においては、サンプル
周波数44.1KHz、量子化ビツト16ビツト伝送レー
トfB1＝1.176MHZの時の送り速度６mm／Ｓを基準
に、48KHz、16ビツトfB2＝1.28MHZの時6.5mm／Ｓ、
32KHz、12ビツト、fB3＝0.64MHZの時は3.3mm／Ｓ
に送り速度を設定し、記録媒体上のトラツク幅、
トラツクピツチを一定に保つている。上記回転数
制御回路３００及び送り速度制御回路３１０の制
御は、記録時には基準信号選択回路２９０のクロ
ツク周波数により伝送レートを判別し切換、再生
時は、コントロール信号判別回路３６０の信号に
より伝送レートを判別し切換え、回転ドラムの回
転数と記録媒体の送り速度を変化させる。
上述したように、記録信号の伝送レートに比例
して回転ドラムの回転数と記録媒体の送り速度を
変えることにより、記録媒体上の最短波長は常に
一定となり、その結果波形等化特性も同じとな
る。しかし記録信号周波数がそれぞれのシステム
で変化することにより、等化特性は、周波数軸上
でシフトする。よつて第７図では波形等化は、サ
ンプル周波数44.1KHz量子化ビツト16ビツト伝送
レートfB1＝1.176MHZ用の波形等化回路１２と、
48KHz16ビツトfB2＝1.28MHZ用の波形等化回路２２
０及び32KHz、12ビツトfB3＝0.64MHZ用の波形等化
回路２３０からなり、波形等化回路選択回路２４
０で伝送レートに合つた等化回路出力を選択し、
信号処理回路１３に加える。
して回転ドラムの回転数と記録媒体の送り速度を
変えることにより、記録媒体上の最短波長は常に
一定となり、その結果波形等化特性も同じとな
る。しかし記録信号周波数がそれぞれのシステム
で変化することにより、等化特性は、周波数軸上
でシフトする。よつて第７図では波形等化は、サ
ンプル周波数44.1KHz量子化ビツト16ビツト伝送
レートfB1＝1.176MHZ用の波形等化回路１２と、
48KHz16ビツトfB2＝1.28MHZ用の波形等化回路２２
０及び32KHz、12ビツトfB3＝0.64MHZ用の波形等化
回路２３０からなり、波形等化回路選択回路２４
０で伝送レートに合つた等化回路出力を選択し、
信号処理回路１３に加える。
本発明によれば、例えば量子化ビツト数が16ビ
ツトと12ビツトのように異なるPCMデイジタル
信号源があつても、冗長度を変えることなく同一
のフレーム構成とすることが出来る。よつて、量
子化ビツト数及びサンプル周波数が異なるPCM
デイジタル信号を記録する場合、その値にかかわ
らず伝送レートに応じ、ドラム回転数、記録媒体
の送り速度を変え記録波長を一定とするととも
に、記録フオーマツトも一定にでき、伝送レート
が低くなつた時の記録密度の低下、及び伝送レー
トが高くなつた時の記録再生が不可能になるとい
う事態を回避することができ、低伝送レート時
は、記録時間を長くすることができるという効果
がある。
ツトと12ビツトのように異なるPCMデイジタル
信号源があつても、冗長度を変えることなく同一
のフレーム構成とすることが出来る。よつて、量
子化ビツト数及びサンプル周波数が異なるPCM
デイジタル信号を記録する場合、その値にかかわ
らず伝送レートに応じ、ドラム回転数、記録媒体
の送り速度を変え記録波長を一定とするととも
に、記録フオーマツトも一定にでき、伝送レート
が低くなつた時の記録密度の低下、及び伝送レー
トが高くなつた時の記録再生が不可能になるとい
う事態を回避することができ、低伝送レート時
は、記録時間を長くすることができるという効果
がある。
第１図は従来のPCMデイジタル信号記録再生
装置を示すブロツク図、第２図及び第３図は本発
明によるフレーム構成の実施例を示す図、第４図
は第２図フレーム構成を実現する信号処理回路、
第５図及び第６図は第４図の動作を説明するため
のRAM２３のメモリ・マツプを示す図、第７図
は本発明によるPCMデイジタル信号記録再生装
置の一実施例を示すブロツク図、第８図は16ビツ
ト量子化に対する動作のタイミングを示す図、第
９図は12ビツト量子化に対する動作のタイミング
を示す図である。 ２，１５……サンプル・ホールド回路、３，１
９……Ａ／Ｄ変換器、４，１３……信号処理回
路、８……回転ドラム、７……記録再生ヘツド、
９……記録媒体、１２，２２０，２３０……波形
等化回路、１４……Ｄ／Ａ変換器、３００……回
転数制御回路、３１０……送り速度制御回路。
装置を示すブロツク図、第２図及び第３図は本発
明によるフレーム構成の実施例を示す図、第４図
は第２図フレーム構成を実現する信号処理回路、
第５図及び第６図は第４図の動作を説明するため
のRAM２３のメモリ・マツプを示す図、第７図
は本発明によるPCMデイジタル信号記録再生装
置の一実施例を示すブロツク図、第８図は16ビツ
ト量子化に対する動作のタイミングを示す図、第
９図は12ビツト量子化に対する動作のタイミング
を示す図である。 ２，１５……サンプル・ホールド回路、３，１
９……Ａ／Ｄ変換器、４，１３……信号処理回
路、８……回転ドラム、７……記録再生ヘツド、
９……記録媒体、１２，２２０，２３０……波形
等化回路、１４……Ｄ／Ａ変換器、３００……回
転数制御回路、３１０……送り速度制御回路。
Claims (1)
- 【特許請求の範囲】 １ アナログ信号をデイジタル信号に変換する
Ａ／Ｄ変換器と該Ａ／Ｄ変換器出力に所定の信号
処理を行なう第１信号処理回路と、該第１信号処
理回路の出力を記録媒体に記録再生する記録再生
ヘツドが固定されている回転ドラムと、再生時に
再生されたデイジタル信号に所定の処理を行なう
第２信号処理回路と、該第２信号処理回路の出力
をアナログ信号に変換するＤ／Ａ変換器より成る
回転ヘツド方式PCMデイジタル信号記録再生装
置において、前記第１信号処理回路においては伝
送する１サンプルの量子化ビツト数がns1，ns2と
異なつても冗長度を変えることなく１フレームの
PCMデータのビツト数をns1とns2の公倍数とし、
同一の誤り検出訂正符号を付加し、量子化ビツト
数、サンプル周波数が異なつても同一フレーム構
成となし、記録するデイジタル信号の伝送レート
に比例して上記回路の動作クロツクとなる基準信
号を変化させるための基準信号発生器および基準
信号選択回路と、回転ドラムの回転数を変化させ
るための回転数制御回路と、前記基準信号選択回
路を制御する伝送レート制御回路を具備し、伝送
レートにかかわらず記録媒体上の記録波長を一定
とするようになしたことを特徴とする回転ヘツド
方式のデイジタル信号記録再生装置。 ２ 特許請求の範囲第１項のデイジタル信号記録
再生装置において、前記記録するデイジタル信号
の伝送レートに比例して前記記録媒体の送り速度
を変化させるための送り速度制御回路を設け、前
記伝送レートによらず前記記録媒体上のテープフ
オーマツトが一定とするようにしたことを特徴と
する回転ヘツド方式のデイジタル信号記録再生装
置。 ３ 特許請求の範囲第１項又は第２項記載のデイ
ジタル信号記録再生装置において、前記記録する
デイジタル信号の前記伝送レートに応じ周波数特
性の変化する波形等化回路を記録再生系にかかわ
らず設けたことを特徴とするデイジタル信号記録
再生装置。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10769983A JPS60662A (ja) | 1983-06-17 | 1983-06-17 | 回転ヘツド方式のデイジタル信号記録再生装置 |
| CA000456574A CA1243774A (en) | 1983-06-15 | 1984-06-14 | Pcm signal recording/reproducing apparatus |
| KR1019840003342A KR900001222B1 (ko) | 1983-06-15 | 1984-06-14 | Pcm 신호의 기록 재생장치 |
| AT84106848T ATE57272T1 (de) | 1983-06-15 | 1984-06-15 | Aufnahme- und wiedergabegeraet fuer pcm-signale. |
| EP84106848A EP0129224B1 (en) | 1983-06-15 | 1984-06-15 | Pcm signal recording/reproducing apparatus |
| US06/620,893 US4617599A (en) | 1983-06-15 | 1984-06-15 | PCM signal recording/reproducing apparatus |
| DE8484106848T DE3483339D1 (de) | 1983-06-15 | 1984-06-15 | Aufnahme- und wiedergabegeraet fuer pcm-signale. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10769983A JPS60662A (ja) | 1983-06-17 | 1983-06-17 | 回転ヘツド方式のデイジタル信号記録再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60662A JPS60662A (ja) | 1985-01-05 |
| JPH0572004B2 true JPH0572004B2 (ja) | 1993-10-08 |
Family
ID=14465707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10769983A Granted JPS60662A (ja) | 1983-06-15 | 1983-06-17 | 回転ヘツド方式のデイジタル信号記録再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60662A (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS601610A (ja) * | 1983-06-18 | 1985-01-07 | Sony Corp | Ｐｃｍ信号記録装置 |
| JPS62172571A (ja) * | 1986-01-23 | 1987-07-29 | Mitsubishi Electric Corp | Ｐｃｍ記録，再生装置 |
| JPS63157363A (ja) * | 1986-12-20 | 1988-06-30 | Sharp Corp | 信号判別回路 |
| JP2656077B2 (ja) * | 1988-07-14 | 1997-09-24 | キヤノン株式会社 | ディジタル信号記録装置 |
| TW250558B (en) * | 1993-10-20 | 1995-07-01 | Yamaha Corp | Sheet music recognition device |
-
1983
- 1983-06-17 JP JP10769983A patent/JPS60662A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60662A (ja) | 1985-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617599A (en) | PCM signal recording/reproducing apparatus | |
| JPH028394B2 (ja) | ||
| JPH0429127B2 (ja) | ||
| JPH07101541B2 (ja) | デイジタル情報信号の記録装置 | |
| JPS62192076A (ja) | データの記録方法 | |
| JPS61236074A (ja) | Ｐｃｍ信号記録再生装置 | |
| JPS6044837A (ja) | 波形再生装置 | |
| JPH0572004B2 (ja) | ||
| JP3070981B2 (ja) | クロスインターリーブ回路 | |
| JPH0828052B2 (ja) | Ｐｃｍデータのフレーム生成方法 | |
| US5276557A (en) | Digital recording/reproducing apparatus | |
| US5465179A (en) | Multichannel recording and/or reproducing apparatus | |
| JPH0546033B2 (ja) | ||
| JPH0583985B2 (ja) | ||
| EP0411998B1 (en) | 4-Channel PCM signal processing apparatus | |
| KR0138329B1 (ko) | 디지탈신호처리시스템에 있어서 인터페이스방법 및 장치 | |
| JP2612423B2 (ja) | Ｐｃｍデータのフレーム生成方式 | |
| US5285326A (en) | Digital signal processor for converting between 4-channel PCM signals and 2-channel PCM signals | |
| JPS6338897B2 (ja) | ||
| JPH053773B2 (ja) | ||
| JPS62150559A (ja) | Ｐｃｍ信号記録再生装置及び再生装置 | |
| JPH0136319B2 (ja) | ||
| JPH04330669A (ja) | ディジタル磁気記録再生装置 | |
| RU1786507C (ru) | Способ магнитной записи цифровой информации | |
| JPS6128224A (ja) | 符号化復号化装置 |