JPH0136690B2 - - Google Patents
Info
- Publication number
- JPH0136690B2 JPH0136690B2 JP58023805A JP2380583A JPH0136690B2 JP H0136690 B2 JPH0136690 B2 JP H0136690B2 JP 58023805 A JP58023805 A JP 58023805A JP 2380583 A JP2380583 A JP 2380583A JP H0136690 B2 JPH0136690 B2 JP H0136690B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- semiconductor
- thin film
- substrate
- single crystal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/22—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using physical deposition, e.g. vacuum deposition or sputtering
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
- H10P14/2901—Materials
- H10P14/2902—Materials being Group IVA materials
- H10P14/2905—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
- H10P14/3202—Materials thereof
- H10P14/3238—Materials thereof being insulating materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3412—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials including tin
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
- H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
Landscapes
- Recrystallisation Techniques (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、絶縁膜上に高品質半導体結晶薄膜を
形成し、これを利用して半導体装置を製造する方
法に関する。
形成し、これを利用して半導体装置を製造する方
法に関する。
近時、絶縁基板上に半導体単結晶薄膜を製造す
る技術が注目されているが、この技術では、SOS
（サフアイア上のシリコン）の例でも判るように
次の(1)〜(3)のような利点が得られる。
る技術が注目されているが、この技術では、SOS
（サフアイア上のシリコン）の例でも判るように
次の(1)〜(3)のような利点が得られる。
(1) 単結晶薄膜を島状に分離、若しくは誘電体で
分離することにより、素子間の分離を容易かつ
完全に行い得る。
分離することにより、素子間の分離を容易かつ
完全に行い得る。
(2) 拡散やイオン注入等で不純物を半導体の絶縁
物界面まで導入する際、ｐ―ｎ接合の面積を著
しく小さくできるので、浮遊容量が小さく高速
動作が可能となる。
物界面まで導入する際、ｐ―ｎ接合の面積を著
しく小さくできるので、浮遊容量が小さく高速
動作が可能となる。
(3) 単結晶薄膜上にMOSインバータを作製する
際、基板バイアス効果がないことからスイツチ
ング速度を速くすることができる。また、単結
晶薄膜が半導体単結晶基板上に堆積した絶縁膜
上に形成されたものであり、絶縁膜の一部に開
孔が存在し薄膜の一部が基板と接触している場
合、半導体表面からの電気抵抗が単結晶のため
低くなり、抵抗の大きな多結晶を絶縁膜上に堆
積したものより優れた特性が得られる。
際、基板バイアス効果がないことからスイツチ
ング速度を速くすることができる。また、単結
晶薄膜が半導体単結晶基板上に堆積した絶縁膜
上に形成されたものであり、絶縁膜の一部に開
孔が存在し薄膜の一部が基板と接触している場
合、半導体表面からの電気抵抗が単結晶のため
低くなり、抵抗の大きな多結晶を絶縁膜上に堆
積したものより優れた特性が得られる。
このような単結晶薄膜構造は、最近発達したレ
ーザアニール法や固相成長法等で部分的に可能と
なつている。レーザアニール法では、まず半導体
単結晶基板上にSiO2膜を酸化若しくは堆積によ
り形成し、このSiO2膜の一部を除去して開孔を
形成したのち、全面に多結晶Si膜を被着し、多結
晶Si膜を基板表面からSiO2膜上まで延在させる。
次いで、パルス若しくはCWレーザビーム照射
し、単結晶上の多結晶Si膜を溶融し、パルスの終
了若しくはビームの通過により多結晶Si膜が固化
する際、その固化がSiO2膜上の溶融Siにおよぶ
ようにする。その結果、基板表面で発生したエピ
タキシヤル成長がSiO2膜上のSi膜にも連らなり、
単結晶薄膜が得られることになる。しかしなが
ら、上記方法は多結晶Si膜の溶融固化を伴うた
め、得られる薄膜表面に凹凸が生じ、また薄膜の
一部が消失する虞れがあり好ましくない。
ーザアニール法や固相成長法等で部分的に可能と
なつている。レーザアニール法では、まず半導体
単結晶基板上にSiO2膜を酸化若しくは堆積によ
り形成し、このSiO2膜の一部を除去して開孔を
形成したのち、全面に多結晶Si膜を被着し、多結
晶Si膜を基板表面からSiO2膜上まで延在させる。
次いで、パルス若しくはCWレーザビーム照射
し、単結晶上の多結晶Si膜を溶融し、パルスの終
了若しくはビームの通過により多結晶Si膜が固化
する際、その固化がSiO2膜上の溶融Siにおよぶ
ようにする。その結果、基板表面で発生したエピ
タキシヤル成長がSiO2膜上のSi膜にも連らなり、
単結晶薄膜が得られることになる。しかしなが
ら、上記方法は多結晶Si膜の溶融固化を伴うた
め、得られる薄膜表面に凹凸が生じ、また薄膜の
一部が消失する虞れがあり好ましくない。
一方、固相成長法では前述の開孔を有する単結
晶基板上絶縁膜構造を良く表面処理し、開孔部単
結晶表面を清浄にしたのち、全面に高純度のアモ
ルフアスSiを蒸着等により堆積する。次いで、電
気炉で長時間アニール、例えばSiの場合600〔℃〕
の温度でアニールする。このアニールにより、ま
ず開孔部のアモルフアスSiに固相エピタキシヤル
成長が起こり、次いで横方向の固相エピタキシヤ
ル成長が進行し、SiO2膜上に単結晶薄膜が得ら
れることになる。この場合、固相成長であるが故
に薄膜表面は平坦となる。さらに、溶融を伴わず
比較的低い温度で単結晶薄膜を得ることができ
る。しかしながら、上記方法にあつても約600
〔℃〕の温度が必要であり、この温度は既存の電
極にAl等を使用した場合には高温すぎる。すな
わち、Si基板上にMOSトランジスタその他のデ
バイスを形成し、Al配線を施したものを使用し
た場合、上記温度（600℃）でAlの突き抜けが起
こりｐ―ｎ接合がシヨートしてしまう。また、上
記方法では開孔部の接触部分から固相エピタキシ
ヤル成長が横方向に進行するのと同時に、しばし
ばSiO2膜上のアモルフアスSiの中から任意方向
の結晶核発生が起こり、得られる薄膜が多結晶化
する等の問題があつた。
晶基板上絶縁膜構造を良く表面処理し、開孔部単
結晶表面を清浄にしたのち、全面に高純度のアモ
ルフアスSiを蒸着等により堆積する。次いで、電
気炉で長時間アニール、例えばSiの場合600〔℃〕
の温度でアニールする。このアニールにより、ま
ず開孔部のアモルフアスSiに固相エピタキシヤル
成長が起こり、次いで横方向の固相エピタキシヤ
ル成長が進行し、SiO2膜上に単結晶薄膜が得ら
れることになる。この場合、固相成長であるが故
に薄膜表面は平坦となる。さらに、溶融を伴わず
比較的低い温度で単結晶薄膜を得ることができ
る。しかしながら、上記方法にあつても約600
〔℃〕の温度が必要であり、この温度は既存の電
極にAl等を使用した場合には高温すぎる。すな
わち、Si基板上にMOSトランジスタその他のデ
バイスを形成し、Al配線を施したものを使用し
た場合、上記温度（600℃）でAlの突き抜けが起
こりｐ―ｎ接合がシヨートしてしまう。また、上
記方法では開孔部の接触部分から固相エピタキシ
ヤル成長が横方向に進行するのと同時に、しばし
ばSiO2膜上のアモルフアスSiの中から任意方向
の結晶核発生が起こり、得られる薄膜が多結晶化
する等の問題があつた。
本発明の目的は、通常の固相成長法より低い温
度で絶縁物上に高品質半導体結晶薄膜を形成し、
これを利用して半導体装置を製造する方法を提供
することにある。
度で絶縁物上に高品質半導体結晶薄膜を形成し、
これを利用して半導体装置を製造する方法を提供
することにある。
本発明の骨子は、固相成長法におけるアモルフ
アス半導体の堆積に代りに、半導体を多量に含有
した低融点金属膜、或いは半導体と低融点金属と
の合金膜を堆積することにある。
アス半導体の堆積に代りに、半導体を多量に含有
した低融点金属膜、或いは半導体と低融点金属と
の合金膜を堆積することにある。
すなわち本発明は、絶縁膜上に半導体結晶薄膜
を製造する方法において、単結晶半導体基板上に
絶縁膜を選択形成したのち、基板及び絶縁膜上に
半導体を含有する低融点金属或いは半導体と低融
点金属との合金膜を被着し、次いで上記金属或い
は合金膜をアニールし上記半導体を基板表面から
絶縁膜上にわたつて固相エピタキシヤル成長せし
め、絶縁膜上に固相エピタキシヤル成長した半導
体結晶薄膜にトランジスタを形成するようにした
方法である。
を製造する方法において、単結晶半導体基板上に
絶縁膜を選択形成したのち、基板及び絶縁膜上に
半導体を含有する低融点金属或いは半導体と低融
点金属との合金膜を被着し、次いで上記金属或い
は合金膜をアニールし上記半導体を基板表面から
絶縁膜上にわたつて固相エピタキシヤル成長せし
め、絶縁膜上に固相エピタキシヤル成長した半導
体結晶薄膜にトランジスタを形成するようにした
方法である。
〔発明の効果〕
本発明によれば、通常の固相成長法より低温の
熱処理で金属膜若しくは合金膜中の半導体原子が
拡散し、絶縁膜の開孔部における単結晶基板表面
から固相エピタキシヤル成長が起こる。このた
め、通常の固相成長法よりも低い温度で単結晶薄
膜を得ることができる。ここで、前記半導体を例
えばSiとし低融点金属としてAlを用いると、エ
ピタキシヤル成長したSi中に多量のAlが含有さ
れ、トランジスタ形成には不向きな高濃度のP+
の単結晶薄膜が形成されるので、好ましくない。
したがつて、低融点金属としてはSiと同じ族の
SnやPb等を用いればよい。Sn、Pbのいずれを用
いた場合にあつても300〔℃〕程度のアニールによ
り単結晶薄膜が得られ、Sn及びPbが族で中性
であるため薄膜の電気的特性も良好なものとな
る。また、本発明によれば非晶質絶縁膜上に単結
晶薄膜を製造し得ることから、高価なサフアイア
基板を用いる必要がなく、製造コストの低減化を
はかり得る等の利点がある。さらに、アモルフア
スSiを用いた場合のような任意方向の結晶核発生
が起こり、得られる薄膜が多結晶化する等の不都
合はない。
熱処理で金属膜若しくは合金膜中の半導体原子が
拡散し、絶縁膜の開孔部における単結晶基板表面
から固相エピタキシヤル成長が起こる。このた
め、通常の固相成長法よりも低い温度で単結晶薄
膜を得ることができる。ここで、前記半導体を例
えばSiとし低融点金属としてAlを用いると、エ
ピタキシヤル成長したSi中に多量のAlが含有さ
れ、トランジスタ形成には不向きな高濃度のP+
の単結晶薄膜が形成されるので、好ましくない。
したがつて、低融点金属としてはSiと同じ族の
SnやPb等を用いればよい。Sn、Pbのいずれを用
いた場合にあつても300〔℃〕程度のアニールによ
り単結晶薄膜が得られ、Sn及びPbが族で中性
であるため薄膜の電気的特性も良好なものとな
る。また、本発明によれば非晶質絶縁膜上に単結
晶薄膜を製造し得ることから、高価なサフアイア
基板を用いる必要がなく、製造コストの低減化を
はかり得る等の利点がある。さらに、アモルフア
スSiを用いた場合のような任意方向の結晶核発生
が起こり、得られる薄膜が多結晶化する等の不都
合はない。
第１図ａ，ｂは本発明の一実施例に係わる単結
晶Si薄膜製造工程を示す断面図である。まず、第
１図ａに示す如く（100）Si単結晶基板１の上面
を熱酸化し、厚さ2000〔Å〕のSiO2膜２を形成す
る。次いで、基板１上の半分のSiO2膜２を直線
状の境界で除去する。この試料をH2O：HF＝
20：１程度の希弗酸で表面処理し、水滴を切つて
そのまま真空チエンバの中に入れる。この処理に
より基板１の表面には、所謂自然酸化膜は殆んど
発生しない。次いで、10-8〔Torr〕の真空中で堆
積合金中のSi濃度が所定の値、例えば15〔％〕と
なるように、第１図ｂに示す如くSn―Si合金膜
３を電子ビーム同時蒸着で厚さ1.5〔μm〕程度被
着する。
晶Si薄膜製造工程を示す断面図である。まず、第
１図ａに示す如く（100）Si単結晶基板１の上面
を熱酸化し、厚さ2000〔Å〕のSiO2膜２を形成す
る。次いで、基板１上の半分のSiO2膜２を直線
状の境界で除去する。この試料をH2O：HF＝
20：１程度の希弗酸で表面処理し、水滴を切つて
そのまま真空チエンバの中に入れる。この処理に
より基板１の表面には、所謂自然酸化膜は殆んど
発生しない。次いで、10-8〔Torr〕の真空中で堆
積合金中のSi濃度が所定の値、例えば15〔％〕と
なるように、第１図ｂに示す如くSn―Si合金膜
３を電子ビーム同時蒸着で厚さ1.5〔μm〕程度被
着する。
次に、上記試料をN2を流した電気炉に入れ、
350〔℃〕の温度で熱処理を行う。この熱処理の
100時間経過後、表面のSn―Si合金膜３を希塩酸
で溶解しSiO2膜２上を光学顕微鏡で観察したと
ころ、単結晶Si薄膜が折出しているのが判明し
た。また、基板１を裏面からの化学エツチングに
より薄くしTEM（透過型電子顕微鏡）で観察した
ところ、基板１表面は勿論、基板１表面から
SiO2膜２上に単結晶Si薄膜が約10〔μm〕伸びてい
ることが判明した。さらに、SiO2膜２の端から
10〔μm〕以上離れたところでは、Si結晶は折出し
ていなかつた。
350〔℃〕の温度で熱処理を行う。この熱処理の
100時間経過後、表面のSn―Si合金膜３を希塩酸
で溶解しSiO2膜２上を光学顕微鏡で観察したと
ころ、単結晶Si薄膜が折出しているのが判明し
た。また、基板１を裏面からの化学エツチングに
より薄くしTEM（透過型電子顕微鏡）で観察した
ところ、基板１表面は勿論、基板１表面から
SiO2膜２上に単結晶Si薄膜が約10〔μm〕伸びてい
ることが判明した。さらに、SiO2膜２の端から
10〔μm〕以上離れたところでは、Si結晶は折出し
ていなかつた。
このように本実施例では、SiO2膜２上での単
結晶Si薄膜の固相エピタキシヤル成長を500〔℃〕
以下の低温で行うことができる。このため、単結
晶Si薄膜形成に極めて有効である。なお、Si薄膜
の成長は前記Sn―Si合金膜３中のSiが拡散によ
り基板１、つまりSi単結晶例に移動して折出する
ものと考えられる。
結晶Si薄膜の固相エピタキシヤル成長を500〔℃〕
以下の低温で行うことができる。このため、単結
晶Si薄膜形成に極めて有効である。なお、Si薄膜
の成長は前記Sn―Si合金膜３中のSiが拡散によ
り基板１、つまりSi単結晶例に移動して折出する
ものと考えられる。
第２図ａ〜ｅは他の実施例に係わる単結晶Si薄
膜製造工程を示す断面図である。この実施例で
は、まず第２図ａに示す如く（100）Si単結晶基
板１上にSiO2膜２をLPCVD法で厚さ3000〔Å〕
堆積する。次いで、第２図ｂに示す如くSiO2膜
２を幅20〔μm〕のストライプ状に残し、その間隔
３〔μm〕部分５を開孔部となるべくエツチングし
て単結晶基板１を露出せしめる。この試料を〜
10-10〔Torr〕の高真空中、温度1000〔℃〕に10分
間保持し、露出単結晶表面の自然酸化膜を除去す
る。次いで、先の実施例と同様に電子ビーム蒸着
法を用い、第２図ｃに示す如くSiの含有量５〔％〕
のSn―Si合金膜６を厚さ１〔μm〕程度被着する。
膜製造工程を示す断面図である。この実施例で
は、まず第２図ａに示す如く（100）Si単結晶基
板１上にSiO2膜２をLPCVD法で厚さ3000〔Å〕
堆積する。次いで、第２図ｂに示す如くSiO2膜
２を幅20〔μm〕のストライプ状に残し、その間隔
３〔μm〕部分５を開孔部となるべくエツチングし
て単結晶基板１を露出せしめる。この試料を〜
10-10〔Torr〕の高真空中、温度1000〔℃〕に10分
間保持し、露出単結晶表面の自然酸化膜を除去す
る。次いで、先の実施例と同様に電子ビーム蒸着
法を用い、第２図ｃに示す如くSiの含有量５〔％〕
のSn―Si合金膜６を厚さ１〔μm〕程度被着する。
次に、上記試料を350〔℃〕の温度で100時間ア
ニールする。その後、第２図ｂに示す如くイオン
プレーテイング法によりSn―Si合金膜６の表面
付近にSiを１×1018〔cm-2〕埋め込み、続いて350
〔℃〕で100時間の熱処理を施した。これにより、
第２図ｅに示す如くSiO2膜３上に単結晶Si薄膜
７が成長形成されることになる。なお、Siのイオ
ンプレーテイングはSn―Si合金膜６中のSi濃度
を高めるための方法である。上記試料において、
Sn―Si合金膜６を希塩酸でエツチングし光学顕
微鏡で観察したところ、20〔μm〕幅のSiO2膜２
上に折出しているのが見られた。また、基板１を
裏面からの化学エツチングにより薄くしTEMで
観察したところ、SiO2膜２上のSi薄膜７はその
80〔％〕が基板１と同じ結晶方位を有することが
判明した。なお、Si薄膜７の膜厚は約1000〔Å〕
であつた。
ニールする。その後、第２図ｂに示す如くイオン
プレーテイング法によりSn―Si合金膜６の表面
付近にSiを１×1018〔cm-2〕埋め込み、続いて350
〔℃〕で100時間の熱処理を施した。これにより、
第２図ｅに示す如くSiO2膜３上に単結晶Si薄膜
７が成長形成されることになる。なお、Siのイオ
ンプレーテイングはSn―Si合金膜６中のSi濃度
を高めるための方法である。上記試料において、
Sn―Si合金膜６を希塩酸でエツチングし光学顕
微鏡で観察したところ、20〔μm〕幅のSiO2膜２
上に折出しているのが見られた。また、基板１を
裏面からの化学エツチングにより薄くしTEMで
観察したところ、SiO2膜２上のSi薄膜７はその
80〔％〕が基板１と同じ結晶方位を有することが
判明した。なお、Si薄膜７の膜厚は約1000〔Å〕
であつた。
かくして本実施例によつても、先の実施例と同
様の効果が得られる。また、実施例で得られた単
結晶Si薄膜７上に第３図に示す如くMOSトラン
ジスタを作製し、その電気測定を行つたところ電
子移動度500〔cm2／υ・sec〕が得られた。この値
はバルク半導体上のそれよりは小さい（約1/2）
がトランジスタ素子として動作するには十分大き
な値である。なお、第３図中８はゲート酸化膜、
９はゲート電極を示し、また７ａ，７ｂはソー
ス・ドレイン領域を示している。
様の効果が得られる。また、実施例で得られた単
結晶Si薄膜７上に第３図に示す如くMOSトラン
ジスタを作製し、その電気測定を行つたところ電
子移動度500〔cm2／υ・sec〕が得られた。この値
はバルク半導体上のそれよりは小さい（約1/2）
がトランジスタ素子として動作するには十分大き
な値である。なお、第３図中８はゲート酸化膜、
９はゲート電極を示し、また７ａ，７ｂはソー
ス・ドレイン領域を示している。
なお、本発明は上述した各実施例に限定される
ものではない。例えば、前記Sn―Si合金膜の代
りには、Siを多量に含むSn金属膜を用いてもよ
い。また、低融点金属としてのSnの代りには、
Siと同じ族のPbを使用することも可能である。
さらに、半導体としてSiの他に、Geや―族
化合物半導体に適用することもできる。―族
化合物半導体に適用する場合、低融点金属として
は族の金属を用いればよい。また、半導体を多
量に含む低融点金属膜或いは半導体と低融点金属
との合金膜中における半導体の割合は、仕様に応
じて適宜定めればよい。さらに、絶縁膜の選択形
成方法及び上記合金膜や金属膜等の被着方法は、
何ら実施例に限定されるものでなく、適宜変更可
能である。その他、本発明の要旨を逸脱しない範
囲で、種々変形して実施することができる。
ものではない。例えば、前記Sn―Si合金膜の代
りには、Siを多量に含むSn金属膜を用いてもよ
い。また、低融点金属としてのSnの代りには、
Siと同じ族のPbを使用することも可能である。
さらに、半導体としてSiの他に、Geや―族
化合物半導体に適用することもできる。―族
化合物半導体に適用する場合、低融点金属として
は族の金属を用いればよい。また、半導体を多
量に含む低融点金属膜或いは半導体と低融点金属
との合金膜中における半導体の割合は、仕様に応
じて適宜定めればよい。さらに、絶縁膜の選択形
成方法及び上記合金膜や金属膜等の被着方法は、
何ら実施例に限定されるものでなく、適宜変更可
能である。その他、本発明の要旨を逸脱しない範
囲で、種々変形して実施することができる。
第１図ａ，ｂは本発明の一実施例に係わる単結
晶Si薄膜製造工程を示す断面図、第２図ａ〜ｅは
他の実施例を説明するための工程断面図、第３図
は上記他の実施例により得た単結晶Si薄膜上に作
製したMOSトランジスタ構造を示す断面図であ
る。 １…Si単結晶基板、２…SiO2膜（絶縁膜）、
３，６…Sn―Si合金膜、５…開孔部、７…単結
晶Si薄膜、７ａ，７ｂ…ソース・ドレイン領域、
８…ゲート酸化膜、９…ゲート電極。
晶Si薄膜製造工程を示す断面図、第２図ａ〜ｅは
他の実施例を説明するための工程断面図、第３図
は上記他の実施例により得た単結晶Si薄膜上に作
製したMOSトランジスタ構造を示す断面図であ
る。 １…Si単結晶基板、２…SiO2膜（絶縁膜）、
３，６…Sn―Si合金膜、５…開孔部、７…単結
晶Si薄膜、７ａ，７ｂ…ソース・ドレイン領域、
８…ゲート酸化膜、９…ゲート電極。
Claims (1)
- １ 単結晶半導体基板上に絶縁膜を選択形成する
工程と、上記基板及び絶縁膜上に半導体を含有す
る該半導体と同族元素の低融点金属膜或いは半導
体と該半導体と同族元素の低融点金属との合金膜
を被着する工程と、上記金属膜或いは合金膜をア
ニールし、前記半導体を前記基板表面から前記絶
縁膜上にわたつて固相エピタキシヤル成長せしめ
る工程と、この絶縁膜上に固相エピタキシヤル成
長した半導体結晶薄膜にトランジスタを形成する
工程とを具備したことを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023805A JPS59151416A (ja) | 1983-02-17 | 1983-02-17 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58023805A JPS59151416A (ja) | 1983-02-17 | 1983-02-17 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59151416A JPS59151416A (ja) | 1984-08-29 |
| JPH0136690B2 true JPH0136690B2 (ja) | 1989-08-02 |
Family
ID=12120537
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58023805A Granted JPS59151416A (ja) | 1983-02-17 | 1983-02-17 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59151416A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS574115A (en) * | 1980-06-10 | 1982-01-09 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of junction of semiconductors |
-
1983
- 1983-02-17 JP JP58023805A patent/JPS59151416A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59151416A (ja) | 1984-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4500388A (en) | Method for forming monocrystalline semiconductor film on insulating film | |
| US4371421A (en) | Lateral epitaxial growth by seeded solidification | |
| US6399429B1 (en) | Method of forming monocrystalline silicon layer, method for manufacturing semiconductor device, and semiconductor device | |
| JPS6158879A (ja) | シリコン薄膜結晶の製造方法 | |
| Kamins et al. | Lateral epitaxial recrystallization of deposited silicon films on silicon dioxide | |
| JPH0136690B2 (ja) | ||
| KR940004450B1 (ko) | 반도체장치의 제조방법 | |
| JPH04206932A (ja) | 半導体装置及びその製造方法 | |
| JP2756320B2 (ja) | 結晶の形成方法 | |
| JP4178619B2 (ja) | シリコン層の製造方法および半導体装置の製造方法 | |
| JPS5939791A (ja) | 単結晶の製造方法 | |
| JPH11145484A (ja) | 薄膜トランジスタの製造方法 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JPH0517693B2 (ja) | ||
| JPH0334847B2 (ja) | ||
| JP3981782B2 (ja) | 半導体装置の製造方法 | |
| JPS5856405A (ja) | 半導体装置の製造方法 | |
| JPH0832037A (ja) | 半導体基板の作製方法 | |
| JP2981777B2 (ja) | 半導体基板の製造方法 | |
| JP3978874B2 (ja) | 半導体装置の製造方法 | |
| JP2699347B2 (ja) | 半導体基板の製造方法 | |
| JPS5893218A (ja) | 半導体薄膜構造の製造方法 | |
| JPS5893225A (ja) | 半導体薄膜構造の製造方法 | |
| JPS6219046B2 (ja) | ||
| JPH0334533A (ja) | 半導体結晶層の製造方法 |