JPS5856405A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5856405A
JPS5856405A JP56155128A JP15512881A JPS5856405A JP S5856405 A JPS5856405 A JP S5856405A JP 56155128 A JP56155128 A JP 56155128A JP 15512881 A JP15512881 A JP 15512881A JP S5856405 A JPS5856405 A JP S5856405A
Authority
JP
Japan
Prior art keywords
film
semiconductor
semiconductor film
substrate
crystallized
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP56155128A
Other languages
English (en)
Inventor
Kazumichi Omura
大村　八通
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP56155128A priority Critical patent/JPS5856405A/ja
Publication of JPS5856405A publication Critical patent/JPS5856405A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3808—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H10P14/3814—Continuous wave laser beam
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D88/00—Three-dimensional [3D] integrated devices
    • H10D88/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2901—Materials
    • H10P14/2902—Materials being Group IVA materials
    • H10P14/2905—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/29—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by the substrates
    • H10P14/2926—Crystal orientations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3204—Materials thereof being Group IVA semiconducting materials
    • H10P14/3211—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3238—Materials thereof being insulating materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3202—Materials thereof
    • H10P14/3241—Materials thereof being conductive materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3244—Layer structure
    • H10P14/3251—Layer structure consisting of three or more layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/32—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by intermediate layers between substrates and deposited layers
    • H10P14/3242—Structure
    • H10P14/3256—Microstructure
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/34—Deposited materials, e.g. layers
    • H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
    • H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
    • H10P14/3411—Silicon, silicon germanium or germanium
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/3818—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using particle beams
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
    • H10P14/38—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials characterised by treatments done after the formation of the materials
    • H10P14/3802—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H10P14/382—Scanning of a beam

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は素子の三次元的集積を可能とする半導体装置の
製造方法に係シ、特に絶縁性基板上に結晶性の優れた半
導体膜を形成する方法に関する。
絶縁基板上の半導体単結晶□薄膜はＳＯＳ　（サファイ
ア上のシリコン）の例でも判るように次のよう表利点を
有する。すなわち■薄膜を島状に分離し、又は薄膜全体
にわたる誘電体分離によシ素子間の分離が容易且つ完全
に出来る。■拡散、イオン注入等で不純物を絶縁体界面
まで導入するときはｐ−ｎ接合の面積を著しく小さく出
来るため浮遊容量が小さく、高速動作が可能となる。■
この薄膜上にＭＯＳインバータを作るときは基板バイア
ス効果がないことからスイッチング速度が太きい。
一方絶縁性基板上の半導体単結晶薄膜は、最近半導体素
子の三次元的集積の点で研究されている。すなわち素子
を形成した単結晶基板を絶縁膜で被膜し、この上に半導
体膜を堆積し、レーザー又は電子ビームを走査等にょる
アニーリングで、溶融固化せしめる時は単結晶とまでは
行か々くとも結晶粒の大きい多結晶膜が得られる。この
半導体膜に素子を形成するときは例えばＭＯＳ素子の電
子易動度がバルク半導体上の素子のそれに近い。これを
繰シ返すことによシ半導体素子が三次元に集積される。
′ｔｆｃ１アモルファス絶縁膜上の半導体膜を上記のよ
うにレーザー又は電子Ｖ−ム等で溶融固化しても結晶粒
は大きくなるが単結晶で°なく、結晶方位も揃っていな
い。そこで絶縁膜下にある単結晶基板を利用して単結晶
膜を、得る方法が開発されている。
すなわち半導体単結晶基板に絶縁膜を被着し、その一部
を開孔して半導体単結晶表面を露出する。
この上に半導体膜を堆積し、前述のようにレーザー又は
電子ビームで走査、溶融固化せしめる。
このとき単結晶上では液相エピタキシャル成長により表
面まで単結晶化されるが、これに伴ない絶縁膜上の溶融
半導体もこの単結晶を種結晶として横方向に成長し単結
晶と々る。
このような利点をもつ絶縁性基板上の半導体膜ではある
が、従来の構成、製造方法は次のような重大外欠点を有
している。すなわち半導体、具体的にはＳｉの融点が１
４１５℃という高温であることに起因するものである一
例として素子を形成したＳ１単結晶基板にＣＶＤ８１０
　膜を１細被着し、その上に多結晶８１膜を４０００１
堆積し、Ａｒレーザー光を４０μｍφに集束して多結晶
Ｓ１膜を走査照射した。この時多、１Ｂｓｔ膜の結晶粒
成長の最適レーザー出力は１１ワツトであシ、９ワツト
では結晶粒成長がみられなかった。ところが絶縁膜下の
単結晶基板上に形成した素子のＡｔ配線に数多くの断線
がみられた。又Ｓｉ単結晶基板にＭｏゲートのＭＯＳ　
）ランジス−素子を形成し、コノ上＊７０００１ｏｃｖ
ｏ゛５ｔｏ２膜を堆積し、これに開孔して単結晶８１基
板を露出させ、この上に４０００ｉＣ）Ｓｌ膜を蒸着し
、５　ｋＶ　、　２　ｍｋ　Ｏ電子ビームを４０μｍφ
に絞りて走査して蒸着８１膜を開孔部から約１０細単結
晶化出来た。しかしこの実験では、電極の断線は少かっ
たものの基板上でＡ＄イオン注入によりソース、ドレイ
ンい値電圧Ｖ□のシフトがみられ九、すカわちチャネ〃
長２μｍのｎ−チャネルトランジスタのｖｔｈが＋１．
Ｏｖから＋０．８５ＶＫ低下した。Ａｓイオン注入層の
・う接合を調べると、 １００ｋｖ、１×１０１６／−でＡ畠イオン注入で形成
した接合の深さ”ｊ＝５０００１２＞１６０００１に伸
びそいることが判？、午。、これらの諸効果は、短時間
と線型え、絶縁膜上の８１−５１４００℃以上τ溶融し
、その熱が単結晶基板に臀播しその表面付近。
の温度を高めた結果と考えられる。。
本発明はこｇ４５な事情に、鑑みて、卆さ、れたもので
、従禿よシ低ｉ！！半、導体１膜９結晶化４がアき、従
ってその下部に既に形成されている電子を損傷すること
なく縦方向への素子Ｏ集積を可能にする半導体装置の綱
造方法を提供するものである。。
本発明の方法は、絶縁性基板に第１の牛導体膜を堆積し
アニーリングによりこれを結晶化し、コノ結晶化された
第１の半導体膜上にこれと結晶構造が類似した融点の高
い第２の半導体膜を堆積しアニーリングによシ固相ヘテ
ロエピタキシャル成長させてこの第２の半導体膜を結晶
化して、この第２の半導体膜に素子を形成するようにし
たことを％徴としている。
絶縁性基板として、例えば素子が形成された単結晶８１
基板の表面を絶縁膜でおおったものを用い次場合、第１
の半導体膜としてＧｏ膜、第２の半導体膜としてＳｉ膜
を用いれば、本発明の方法によ５、ｓｉの融点よシ低い
温度のアニーリング条件でＳｌ膜を固相ヘテロエピタキ
シャル成長によシ結晶化することができる。従って本発
明によれば、既に下層に形成されている素子の特性劣化
や損傷をも念らすことなく、三次元的に素子を集積する
ことが可能とまる。
以下本発明の実施例を図画を参照して説明する。第１図
（、）　ｌ　（ｂ）は第１の実施例の製造工程を説明す
るための図である。
ｐ型（１００）単結晶ｓｉ基板１に多結晶シリコンｆ−
）２を４．つｎｆヤネルＭＯ８）ランノスタヲ形成シた
。ソース３、ドレイン４の、％　−ｐ接合深さは０８μ
ｍで、Ａｔ−８１合金でソース。
ドレイ／およびダートの取出し電極５１〜５３を付けた
。この基板上全面にＬＰ　ＣＶＤによるｓｉｏ□膜６を
１μｍ堆積し、この上に第１の半導体膜としてＧｏ膜７
を１００ＯＸ蒸着した（、）。Ａｒレーザービームを６
０μｍφに集束し、蒸ｉＧ＠膜７上を照射走査してアニ
ーリングした。走査は１０〜１５ｃｍ／ｓｅｃで、レー
ザーの出力は５〜６ワツトを用いた。次にＧｅ膜７の表
面をバックスパッタリングして酸化物等を取り除い友後
、第２の半導体膜として別膜８を２０００Ｘ＃着した１
′ｂ）。蒸着時の真空度Ｕ　Ｉ　Ｘ　１０］Ｔｏｒｒで
あった。
次に同じ（Ａｒレーザービームを照射走査した。
今回のレーザー出力は４〜５ワツトであった。
このような積層構造を、半導体単結晶基板１仰ｊからエ
ッチしてうす＜シ、透過電子顕微鏡によυ観察した。Ｇ
・膜７は最大数百μｍの細長い結晶から々る多結晶であ
りた。Ｇ・膜７の上のＳｌ膜８はＧ・結晶粒とヘテロエ
ピタキシャル成長により同一方位の、殆ど同じ大きさの
結晶粒の多結晶となっていることが判った。又、８１と
Ｇ＠との界面は良く区別出来ることがＳＩＭＳやスパッ
タを伴なうＡｕｇｏｒ電子分光測定で判り、このＳ１膜
８のヘテロエピタキシャル成長は固相成長であることが
判った。一方、Ｓｉ膜８や堆積前のＧ＠多結晶膜の光学
顕微鋺其の他８ＥＭ等の観察によシ、多結晶膜はＧ・が
溶融固化する液相成長によるものであった。このＳｉ膜
８上にＭｏ８　）ランゾスタを製作した。ダート酸化膜
としてはＬＰＣＶＤによる８１０□膜、ソース、ドレイ
ンにはＡ−を１００　ｋＶ　、　ｌＸｌ０１６／−イオ
ン注入し次。１次多結晶Ｓ１ゲートを用いた。このｎチ
ャネルＭｏＳトランジスタの電子易動度は３００〜５０
０αｙν・ｓ＠ｅという高い値を示した。一方８１基板
１上に形成シｆｃＭＯＳトランジスタでソース、ドレイ
ンに断線が発生した割合は０．５１ダートのそれは０．
３−という低さであった。ちなみに、本発明によらず、
直接Ｓｉ膜を堆積しレーザー照射してこれを結晶化した
場合は上記の断線は夫々２０チ、１０チにも達した。
第２図（１）、伽）は第２の実施例の製造工程を説明す
るための図である。　Ｍｏ８素子を先の実施例と同様に
製作した（　１００　）　Ｓｌ単結晶基板１上Ｋ　ＬＰ
ＣＶ’Ｄ　−ｔ’　８１０２膜６を５０００１に堆積し
た。基板１に素子を設けない部分を残しておき、堆積し
たＳｔＯ，膜６を開孔してその基板単結晶表面を霧出す
る。開孔に際してＳ１０□膜６のテーパエッチを行ない
、単結晶露出部よシ、ＳｌＯ□膜表面の開孔部分が広く
なるようにした。この構造の上に上記実施例と同じ＜０
６膜７を２００ＯＸ蒸着した（為）。５ｋＶ、１ｍＡの
電子ビームを約５０μｍφに絞シ、この構造の表面を照
射走査してアニーリングした。この電子ビーム照射で開
孔部のＧ。
膜は溶融し基板Ｓｔ単結晶に液相ヘテロエピタキシャル
成長することが判った。更にＧｏ膜７は５ｉ０２膜６上
にもこの開孔部より平均的３０μｍに亘シ（１００）単
結晶膜となっていることが判りた、その後先の実施例の
如く、パックス／譬ツタによシＧｅ膜１表面を清浄化し
た後、高真空中でＳｉ膜８を３０００Ｘ蒸着し、再び前
記と同じようか電子ビーム照射を行なうた。すなわち、
５ｋＶ　、　０．７　ｍｋの電子ビームを約５ｏ−φに
絞シ、この構造の表面を照射走査した。同じく透過電子
顕微鏡観察を行なったところ、Ｓｉ膜８はＧ・膜７の結
晶粒にヘテロエピタキシャル成長シていた。ＳＩＭＳ等
によるグロフィル測定でＳｉ　トＧ・の界面での混合が
みられぬことがら、これは固相状態でエピタキシャル成
長したものと考えられる。先の実施例の如くこのＳ１膜
８にＭＯ８素子を形成した後、Ｓｉ基板１上に形成した
ＭＯＳ　）ランジスタの特性を測定したところ、しきい
値電圧のシフトは見られず、又ソース、ドレインのＡｓ
イオン注入によるｎ＋　ｐ接合深さは５０００Ｘでちゃ
、これはＧｓ堆積前の値と変化はなかりた。
このように本実施例によっても素子を立体的に集積する
に際して、その下層の既製の素子に悪影響を与えないこ
とが明らかであろう。
次に第１の実施例のような構造でＧ・膜を堆積し、Ａｒ
レーザー照射後、ＬＰＧＶＤで多結晶ｓｌ膜をそ−の上
に３０００Ｘ堆積した。多結晶ｓｌ膜は粒径２〜５００
Ｘの微結晶であった。この試料に５００ｋＶお！び２０
０ｋＶ”ｔ”夫ｋ　３　Ｘ　１０　”７ｃｍ”のＧ・　
をイオン注入した。表面をエッチし表から電子顕微鏡観
察を行なった結果、Ｓ　ｔＯ２膜上のＧ＠膜４００Ｘを
残し、ｓｌおよびＧ・膜がイオン注入によシアモルファ
ス化していることが判った・この試料を、５ｋＶｔ１ｍ
Ａの電子ビームを６０細φに絞１）　１０〜２０　ｃＩ
Ｉｙｓ＠ｅの速度で照射走査した。透過電子顕微鏡観察
によるとＧｅ膜は略Ａｒレーザー照射による溶融固化後
と同程度の結晶粒であ’）、ｓｌ膜はこの結晶粒にヘテ
ロエピタキシャル成長をしていた。イオン注入でアモル
ファスとなった後、固相成長し九ものと考えられる。こ
の場合、Ｓ１単結晶基板上に形成し九素子の断線も少な
かった。すなわちソース、ドレイン配線で０．６チ、ダ
ート配線で０．４チの断線が発生したに止−）た。
更に第２の実施例のような構造で、Ｇ・膜１をＧ＠ＩＩ
（ａの熱分解によＪ）２０００Ｘ堆積後、Ａｒレーザー
の照射走査によシ開孔部および開孔部のまわシの５ｉｎ
２膜６上のＧ・膜７を単結晶化した後、ＬＰＣＶＤ　テ
８１膜ｔｔ　を３０００１堆積した。次Ｋ　２００ｋＶ
　テ３　Ｘ　１０”７ｃｍ”　　、　１００　ｋＶテｌ
Ｘｌ０１６／ｚ”ｓｔ”をイオン注入し、Ａｒレーデ−
で照射走査し次。このＳ１膜８に、第１実施例のよう外
方法で製作したｎ　ｆ　ｑネルＭＯ８）ランジスタの電
子易動度は５００〜７００倒１　／、・ｓｅｃでありた
。
この場合８１基板ＩＫ製作したＭＯ８素子のしきい値変
動は０．０５Ｖ以下であった。
このように本発明は、絶縁性基板上に結晶性のすぐれた
半導体膜を形成できるのみならず、これらの半導体膜形
成に際し、既設の半導体素子を損傷することなく、半導
体素子の縦方向の集積化を可能にするものであるという
ことが出来る。賞、所要の半導体（実施例ではＳＳ　）
膜堆積後、Ａｒレーザー、電子ビーム照射によるアニー
リングで固相成長せしめる例を述べたが、５００℃前後
の通常の炉中での熱処理でも良い。
【図面の簡単な説明】
第１図６）、伽）は本発明の第１の実施例の製造工程を
説明するための断面図、第２図（、）　、　（ｂ）は第
２の実施例の製造工程を説明するための断面図である。 １・・・単結晶８１基板、６−・Ｓ１０．膜、７・−・
Ｇ・膜（第１の半導体膜）、Ｓ−・・８１膜（第２の半
導体膜）。 出願人代理人　弁理士　鈴　江　武　彦第１図 −８ 第２図

Claims (7)

    【特許請求の範囲】
  1. （１）絶縁性基板上に第１の半導体膜を堆積しアニーリ
    ングによシこれを結晶化する工程と、結晶化された第１
    の半導体膜上にこれと結晶構造が類似した融点の高いｗ
    ｃ２の半導体膜を堆積しアニーリングにより固相ヘテロ
    エピタキシイル成長させてこの第２の半導体膜を結晶化
    する工程と、結晶化されたｌ！２０半導体膜に素子を形
    成する工程とを備えたことを特徴とする半導体装置の製
    造方法。
  2. （２）絶縁性基板は第２０半導体膜と同材料の半導体単
    結晶基板に所望の素子を形成しその表面を絶縁膜でおお
    ったものである特許請求の範囲第１項記載の半導体装置
    の製造方法。
  3. （３）絶縁性基板はｊｇ２の半導体膜と同材料の半導体
    単結晶基板に所望の素子を形成しその表面を絶縁膜でお
    おったもので＃）ｐｌかつその絶Ｉｉｋ膜の一部を開孔
    して基板面を露出させて第１の半導体膜を堆積し、アニ
    ーリングにょシこれを前記開孔部から結晶化するように
    した特許請求の範囲第１項記載の半導体装置の製造方法
    。
  4. （４）第２の半導体膜はアモルファス膜として堆積し、
    これを溶融しない条件下でアニーリングして固相ヘテロ
    エピタキシャル成長によシ結晶化するようにした特許請
    求の範囲第１項記載の半導体装置の製造方法。
  5. （５）第２の半導体膜は多結晶膜として堆積しこれを４
    イオン注入によりアモルファス化した後、溶融しない条
    件下でアニーリングして固相ヘテロエピタキシャル成長
    によシ結晶化するようにした特許請求の範囲第１項記載
    の半導体装置の製造方法。
  6. （６）　　アニーリングはエネルギービームの照射また
    は熱処理によシ行うようにした特許請求の範囲第１項記
    載の半導体装置の製造方法。
  7. （７）第１の半導体膜はＧｅｓ第２の半導体膜はＳｌで
    ある特許請求の範囲第１項記載の半導体装置の製造方法
    。
JP56155128A 1981-09-30 1981-09-30 半導体装置の製造方法 Pending JPS5856405A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56155128A JPS5856405A (ja) 1981-09-30 1981-09-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56155128A JPS5856405A (ja) 1981-09-30 1981-09-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5856405A true JPS5856405A (ja) 1983-04-04

Family

ID=15599163

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56155128A Pending JPS5856405A (ja) 1981-09-30 1981-09-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5856405A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160959A (ja) * 1985-01-10 1986-07-21 Hitachi Ltd 多層構造半導体装置
US5429985A (en) * 1994-01-18 1995-07-04 Midwest Research Institute Fabrication of optically reflecting ohmic contacts for semiconductor devices
US5547891A (en) * 1992-07-01 1996-08-20 Texas Instruments Incorporated Structural modification to enhance DRAM gate oxide quality
US5897331A (en) * 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61160959A (ja) * 1985-01-10 1986-07-21 Hitachi Ltd 多層構造半導体装置
US5547891A (en) * 1992-07-01 1996-08-20 Texas Instruments Incorporated Structural modification to enhance DRAM gate oxide quality
US5429985A (en) * 1994-01-18 1995-07-04 Midwest Research Institute Fabrication of optically reflecting ohmic contacts for semiconductor devices
US5897331A (en) * 1996-11-08 1999-04-27 Midwest Research Institute High efficiency low cost thin film silicon solar cell design and method for making
US6201261B1 (en) 1996-11-08 2001-03-13 Midwest Research Institute High efficiency, low cost, thin film silicon solar cell design and method for making

Similar Documents

Publication Publication Date Title
Hara et al. High performance low temperature polycrystalline silicon thin film transistors on non-alkaline glass produced using diode pumped solid state continuous wave laser lateral crystallization
US4500388A (en) Method for forming monocrystalline semiconductor film on insulating film
US4868140A (en) Semiconductor device and method of manufacturing the same
JP2660064B2 (ja) 結晶物品及びその形成方法
US20060113596A1 (en) Single crystal substrate and method of fabricating the same
JPH1168109A (ja) 多結晶薄膜の製造方法及び薄膜トランジスタの製造方法
JPS60152018A (ja) 半導体薄膜結晶層の製造方法
KR20020027775A (ko) 인이 도핑된 비정질 막의 금속 유도 결정화 방법
JP2708559B2 (ja) 結晶性半導体膜の形成方法
JPS6147627A (ja) 半導体装置の製造方法
JPS5893216A (ja) 半導体装置の製造方法
JP2898360B2 (ja) 半導体膜の製造方法
KR100695144B1 (ko) 단결정 실리콘 기판 및 그 제조방법
JPH04206932A (ja) 半導体装置及びその製造方法
JPS58138075A (ja) シリコンｍｏｓ型電界効果トランジスタ及びその製造方法
KR102712378B1 (ko) 실리콘계 물질의 단결정 성장방법
RU2333567C2 (ru) Способ изготовления тонких кристаллических пленок кремния для полупроводниковых приборов
JPH0722315A (ja) 半導体膜の製造方法
JPH0284773A (ja) 薄膜トランジスタ及びその製造方法
Gall et al. Polycrystalline silicon on glass by aluminum-induced crystallization
JPS5893224A (ja) 半導体単結晶膜の製造方法
Schmidt et al. Fabrication and characterization of ultra-small polycrystalline silicon islands for advanced multi-level silicon-on-insulator applications
Saboundji et al. Polysilicon thin-film transistors based on frequency doubled cw-Nd: YVO4 laser crystallized silicon
JP2680114B2 (ja) 結晶性半導体薄膜の形成方法
CA2071192C (en) Method for forming a seed and a semiconductor film using said seed