JPH0136705B2 - - Google Patents
Info
- Publication number
- JPH0136705B2 JPH0136705B2 JP57057303A JP5730382A JPH0136705B2 JP H0136705 B2 JPH0136705 B2 JP H0136705B2 JP 57057303 A JP57057303 A JP 57057303A JP 5730382 A JP5730382 A JP 5730382A JP H0136705 B2 JPH0136705 B2 JP H0136705B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- electrode
- flip
- protruding electrodes
- semiconductor chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
この発明は、電極が一主面に形成されるフリツ
プチツプ形半導体チツプをパツケージあるいはキ
ヤリアに装着して構成する半導体装置に関して作
業性・信頼性向上を図つた構造を提供するもので
ある。
プチツプ形半導体チツプをパツケージあるいはキ
ヤリアに装着して構成する半導体装置に関して作
業性・信頼性向上を図つた構造を提供するもので
ある。
以下、GaAs FETを例にとつて、この発明を
説明する。
説明する。
第１図は、従来のフリツプチツプ形半導体チツ
プの構造を示す断面図である。フリツプチツプ形
半導体チツプ１は、第１図に示すように半導体基
体１１の一主面上にソース電極１２、ゲート電極
１３およびドレイン電極１４を設け、フリツプチ
ツプボンデイングのためにソース突起電極２１、
ゲート突起電極３１、ドレイン突起電極４１をそ
れぞれ上記ソース電極１２ゲート電極１３および
ドレイン電極１４上に備えた構造を有している。
これらの突起電極は、例えば金などの金属厚メツ
キで形成される。第２図は、フリツプチツプ形半
導体チツプ１をキヤリア５に装着した状態を示す
断面図である。キヤリア５は断面形状が凸状の金
属ベース５１上に接着用のメタライズ膜５２とフ
リツプチツプボンデイング用の金属線路５４が付
着されたセラミツク材等の絶縁物５３を接着させ
た構成を有する。第２図に示すように、これらの
半導体装置は半導体チツプ１のソース突起電極２
１、ゲート突起電極３１、ドレイン突起電極４１
とキヤリア５を対向させ、展延性に富む金属、例
えば金リボン６２，６３，６４を介して、図の矢
印の向きに示すように熱圧着することにより得ら
れていた。
プの構造を示す断面図である。フリツプチツプ形
半導体チツプ１は、第１図に示すように半導体基
体１１の一主面上にソース電極１２、ゲート電極
１３およびドレイン電極１４を設け、フリツプチ
ツプボンデイングのためにソース突起電極２１、
ゲート突起電極３１、ドレイン突起電極４１をそ
れぞれ上記ソース電極１２ゲート電極１３および
ドレイン電極１４上に備えた構造を有している。
これらの突起電極は、例えば金などの金属厚メツ
キで形成される。第２図は、フリツプチツプ形半
導体チツプ１をキヤリア５に装着した状態を示す
断面図である。キヤリア５は断面形状が凸状の金
属ベース５１上に接着用のメタライズ膜５２とフ
リツプチツプボンデイング用の金属線路５４が付
着されたセラミツク材等の絶縁物５３を接着させ
た構成を有する。第２図に示すように、これらの
半導体装置は半導体チツプ１のソース突起電極２
１、ゲート突起電極３１、ドレイン突起電極４１
とキヤリア５を対向させ、展延性に富む金属、例
えば金リボン６２，６３，６４を介して、図の矢
印の向きに示すように熱圧着することにより得ら
れていた。
しかし、従来法のAu−Auの熱圧着による方法
では、完全な接着を行なう為には比較的高い温度
と圧力をかけることが必要で、素子の信頼性の低
下を引き起こす原因となつており、また作業性が
悪いという欠点を有していた。
では、完全な接着を行なう為には比較的高い温度
と圧力をかけることが必要で、素子の信頼性の低
下を引き起こす原因となつており、また作業性が
悪いという欠点を有していた。
本発明は上記の半導体装置の欠点に鑑みてなさ
れたもので、フリツプチツプボンデイングのため
の突起電極として金属筒状の突起電極を用い、突
起電極を除いたチツプ表面を突起電極と同じ高さ
の絶縁性樹脂でコーテイングし、金属筒状突起電
極の内側に流し込んだ半田材により、容易にかつ
接着性良くフリツプチツプボンデイングを行ない
得る半導体装置を提供するものである。
れたもので、フリツプチツプボンデイングのため
の突起電極として金属筒状の突起電極を用い、突
起電極を除いたチツプ表面を突起電極と同じ高さ
の絶縁性樹脂でコーテイングし、金属筒状突起電
極の内側に流し込んだ半田材により、容易にかつ
接着性良くフリツプチツプボンデイングを行ない
得る半導体装置を提供するものである。
以下、図に基づいてこの発明の一実施例を説明
する。
する。
第４図ａ〜ｄは、この発明による半導体装置の
一実施例の製造工程の要点を示す断面図、第３図
は第４図ａの斜視図である。従つて、第４図ａは
第３図−線断面図となつている。まず、従来
と同様の方法によりソース電極１２、ゲート電極
１３およびドレイン電極１４を形成した後、第３
図および第４図ａに示すように、フリツプチツプ
ボンデイング用突起電極の高さをかせぐための筒
状突起電極７２，７３，７４を金属厚メツキによ
り形成する。続いて第４図ｂに示すように、先に
形成した突起電極７２，７３，７４を除くチツプ
表面に絶縁性樹脂８、例えばポリイミドをコーテ
イングした後、上記半導体チツプ１上に半田材を
のせることにより、絶縁性樹脂８上には半田はつ
かず、筒状突起電極７２，７３，７４の内部空間
にのみ半田材９２，９３，９４を設けることがで
きる。このようにして得られた半導体チツプ１を
半田部９５，９６，９７を介してキヤリア５に装
置することにより、フリツプチツプ形半導体装置
が完成する。
一実施例の製造工程の要点を示す断面図、第３図
は第４図ａの斜視図である。従つて、第４図ａは
第３図−線断面図となつている。まず、従来
と同様の方法によりソース電極１２、ゲート電極
１３およびドレイン電極１４を形成した後、第３
図および第４図ａに示すように、フリツプチツプ
ボンデイング用突起電極の高さをかせぐための筒
状突起電極７２，７３，７４を金属厚メツキによ
り形成する。続いて第４図ｂに示すように、先に
形成した突起電極７２，７３，７４を除くチツプ
表面に絶縁性樹脂８、例えばポリイミドをコーテ
イングした後、上記半導体チツプ１上に半田材を
のせることにより、絶縁性樹脂８上には半田はつ
かず、筒状突起電極７２，７３，７４の内部空間
にのみ半田材９２，９３，９４を設けることがで
きる。このようにして得られた半導体チツプ１を
半田部９５，９６，９７を介してキヤリア５に装
置することにより、フリツプチツプ形半導体装置
が完成する。
このようにすることにより、フリツプチツプボ
ンデイングは、従来の熱圧着から、ソフトソルダ
ーによる半田付となるので、温度は半田の融点で
良く、半田材を選ぶことにより接着温度を選ぶこ
とができるようになり、圧力に関しても従来に比
べて十分低くできるようになる。また、ボンデイ
ング用突起電極の部分以外のチツプ表面は絶縁性
樹脂でコーテイングされているため、ボンデイン
グの際に突起電極が押しつぶされて横にはみ出す
こともなく、加熱によつて半田材がメツキの外側
に流れ出すのも防ぐことができる。したがつて、
この発明の半導体装置は従来のものに比べ信頼性
向上を図ることができるようになり、作業性も良
くなるという効果がある。
ンデイングは、従来の熱圧着から、ソフトソルダ
ーによる半田付となるので、温度は半田の融点で
良く、半田材を選ぶことにより接着温度を選ぶこ
とができるようになり、圧力に関しても従来に比
べて十分低くできるようになる。また、ボンデイ
ング用突起電極の部分以外のチツプ表面は絶縁性
樹脂でコーテイングされているため、ボンデイン
グの際に突起電極が押しつぶされて横にはみ出す
こともなく、加熱によつて半田材がメツキの外側
に流れ出すのも防ぐことができる。したがつて、
この発明の半導体装置は従来のものに比べ信頼性
向上を図ることができるようになり、作業性も良
くなるという効果がある。
第１図は従来のフリツプチツプ形半導体チツプ
の一例を示す断面図、第２図は従来のフリツプチ
ツプ形半導体チツプをキヤリアに装着した状態を
示す断面図、第３図はソース電極、ゲート電極、
ドレイン電極の上に本発明による筒状突起電極を
設けた状態での斜視図、第４図ａ〜ｄはこの発明
による半導体装置の一実施例の製造工程を示す断
面図で、第４図ａは第３図−線断面図となつ
ている。 図に於いて、１はフリツプチツプ形半導体チツ
プ、１１は半導体基体、１２はソース電極、１３
はゲート電極、１４はドレイン電極、２１はソー
ス突起電極、３１はゲート突起電極、４１はドレ
イン突起電極、５はキヤリア、５１は金属ベー
ス、５２はメタライズ膜、５３はセラミツク材、
５４は金属線路、６２，６３，６４は金属リボ
ン、７２，７３，７４は本発明による筒状突起電
極、８は絶縁性樹脂、９２，９３，９４は半田
材、９５，９６，９７は半田部である。なお、図
中同一符号はそれぞれ同一または相当部分を示
す。
の一例を示す断面図、第２図は従来のフリツプチ
ツプ形半導体チツプをキヤリアに装着した状態を
示す断面図、第３図はソース電極、ゲート電極、
ドレイン電極の上に本発明による筒状突起電極を
設けた状態での斜視図、第４図ａ〜ｄはこの発明
による半導体装置の一実施例の製造工程を示す断
面図で、第４図ａは第３図−線断面図となつ
ている。 図に於いて、１はフリツプチツプ形半導体チツ
プ、１１は半導体基体、１２はソース電極、１３
はゲート電極、１４はドレイン電極、２１はソー
ス突起電極、３１はゲート突起電極、４１はドレ
イン突起電極、５はキヤリア、５１は金属ベー
ス、５２はメタライズ膜、５３はセラミツク材、
５４は金属線路、６２，６３，６４は金属リボ
ン、７２，７３，７４は本発明による筒状突起電
極、８は絶縁性樹脂、９２，９３，９４は半田
材、９５，９６，９７は半田部である。なお、図
中同一符号はそれぞれ同一または相当部分を示
す。
Claims (1)
- １ 半導体チツプをキヤリアにフリツプチツプボ
ンデイングする半導体装置において、上記半導体
チツプ上に金属からなる筒状突起電極を形成し、
この筒状突起電極を除いたチツプ表面を突起電極
と同じ高さの絶縁性樹脂層でコーテイングすると
共に、上記筒状突起電極の内部に半田材を流し込
みこの半田材を介して上記半導体チツプをキヤリ
アにボンデイングすることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57057303A JPS58175839A (ja) | 1982-04-08 | 1982-04-08 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57057303A JPS58175839A (ja) | 1982-04-08 | 1982-04-08 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58175839A JPS58175839A (ja) | 1983-10-15 |
| JPH0136705B2 true JPH0136705B2 (ja) | 1989-08-02 |
Family
ID=13051783
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57057303A Granted JPS58175839A (ja) | 1982-04-08 | 1982-04-08 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58175839A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2973691A1 (en) * | 2013-03-15 | 2016-01-20 | Microchip Technology Incorporated | Insulated top side bump connection for a power device, for example for gate, source and drain contacts of a power field effect transistor |
-
1982
- 1982-04-08 JP JP57057303A patent/JPS58175839A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2973691A1 (en) * | 2013-03-15 | 2016-01-20 | Microchip Technology Incorporated | Insulated top side bump connection for a power device, for example for gate, source and drain contacts of a power field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58175839A (ja) | 1983-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2825083B2 (ja) | 半導体素子の実装構造 | |
| JP3376203B2 (ja) | 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法 | |
| KR940008327B1 (ko) | 반도체 패키지 및 그 실장방법 | |
| JP3238004B2 (ja) | 半導体装置の製造方法 | |
| JPS62173740A (ja) | 半導体装置及びその製造方法 | |
| JPH09129669A (ja) | 半導体のチップと基板間の電気的連結構造 | |
| JP2003007902A (ja) | 電子部品の実装基板及び実装構造 | |
| JPH06501816A (ja) | 合成ハイブリッド半導体ストラクチャ | |
| JPS62169433A (ja) | 半導体装置の製造方法 | |
| JPH0136705B2 (ja) | ||
| JP2000077458A (ja) | フリップチップ実装方法 | |
| JPS6326545B2 (ja) | ||
| JPS5825242A (ja) | 半導体装置の製法 | |
| JP2000021935A (ja) | 電子部品実装体及びその製造方法 | |
| JPH0661368A (ja) | フリップチップ型半導体装置 | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP3267422B2 (ja) | バンプ転写体および半導体集積回路装置の製造方法 | |
| JPS6068637A (ja) | 半導体のバンプ電極 | |
| JPS62287647A (ja) | 半導体チツプの接続バンプ | |
| JPH02240953A (ja) | 半導体装置 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPS6118157A (ja) | 半導体装置 | |
| JPS5940539A (ja) | 半導体装置およびその製造方法 | |
| JP2002184907A (ja) | 電力用半導体装置 | |
| JPS58103198A (ja) | 電子部品の取付け方法 |