JPH06501816A - 合成ハイブリッド半導体ストラクチャ - Google Patents

合成ハイブリッド半導体ストラクチャ

Info

Publication number
JPH06501816A
JPH06501816A JP3515727A JP51572791A JPH06501816A JP H06501816 A JPH06501816 A JP H06501816A JP 3515727 A JP3515727 A JP 3515727A JP 51572791 A JP51572791 A JP 51572791A JP H06501816 A JPH06501816 A JP H06501816A
Authority
JP
Japan
Prior art keywords
layer
substrate
terminal
semiconductor
spots
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP3515727A
Other languages
English (en)
Other versions
JP2956786B2 (ja
Inventor
ガーデマン, ロタール
フローアス, ペーター
ハルトマン, ユルゲン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Robert Bosch GmbH
Original Assignee
Robert Bosch GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Robert Bosch GmbH filed Critical Robert Bosch GmbH
Publication of JPH06501816A publication Critical patent/JPH06501816A/ja
Application granted granted Critical
Publication of JP2956786B2 publication Critical patent/JP2956786B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/01Manufacture or treatment
    • H10W74/012Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/15Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/072Connecting or disconnecting of bump connectors
    • H10W72/07231Techniques
    • H10W72/07236Soldering or alloying
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/30Die-attach connectors
    • H10W72/351Materials of die-attach connectors
    • H10W72/352Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/851Dispositions of multiple connectors or interconnections
    • H10W72/853On the same surface
    • H10W72/856Bump connectors and die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 従来技術 本発明は、請求の範囲lの上位概念に示されたハイブリッド半導体ストラフチャ の製造法ならびに、独立請求項7の上位概念に記載のハイブリッド半導体ストラ フチャに関する。
米国特許第3292240号(ドイツ連邦共和国特許第1233448号も参照 のこと)および米国特許第3303393号に、請求の範囲1の上位概念に記載 のハイブリッド半導体ストラフチャが示されている。
支持体板サブストレート上での半導体チップサブストレートの接触接続は、それ ぞれ金属球接点により構成されている。この接点は、一方では半導体チップサブ ストレートのチップ端子スポットにより、他方では支持体板サブストレートの所 属の支持体端子スポットにより、それぞれ鉛錫軟ろうでろう付けされている。
米国特許第3517279号(ドイツ連邦共和国第1627762号も参照のこ と)に、いわゆるフリップ・チップ技術のこの公知の方法の別の構成が示されて いる。この構成においては、金属球が省略され、チップ端子スポット上におよび /または支持体端子スポット上に軟ろう層が被着され、ハイブリッド半導体スト ラフチャだけがこの軟ろう層を用いて還流ろう付は法でまとめてろう付けされる 。
さらにドイツ連邦共和国特許公開公報第1614374号に、金属端子スポット の設けられた半導体チップサブストレートの表面の少なくとも一部の上に不動態 化層を被着する構成が示されている。
このフリップ・チップ技術の公知の方法の欠点は、軟ろうをチップ端子スポット 上へおよび/または支持体端子スポット上へ多量に被着して、溶融の際にここに 次のことを維持することが困難であることによる。
これにより一方では当該の端子スポット間の確実な機械的、電気的接続を達成し 、他方では互いに隣り合う端子スポットの短絡を回避することが困難である。別 の欠点として、半導体チップ−または半導体ウェハーサブストレートの面積が大 きいと、ハイブリッド半導体ストラフチャは、両方のサブストレートの異なる熱 膨張のために、両方のサブストレートの固着のろう接続により定まるせん断応力 を受けてしまう。
本発明の利点 従来技術に比較して、請求項1の特徴部分に示さた構成を有する本発明の方法は 次の利点を有する。即ち使用された導電性の接着層の柔軟性のため、大きな面積 の半導体チップ−または半導体ウェハーサブストレートもハイブリッド半導体ス トラフチャの中に取り付は可能となり、この場合、完成されたハイブリッド半導 体ストラフチャに、両方のサブストレートの異なる熱膨張により定められるぜん 断応力が生じなくなる。
請求の範囲1による方法の具体的な構成が請求の範囲2から6に示されている。
本発明による方法により製造されるハイブリッドストラフチャが、独立請求項7 とこれに従属する形式の請求の範囲に示されている。
図面 次に本発明を図面を用いて詳細に説明する。
第1図は、フリップ・チップ技術で実施された公知の半導体ストラフチャの簡単 化された横断面図である。
第2図は、支持体板サブストレート上へ半導体チップ−または半導体ウェハーサ ブストレートを載置する前の、本発明によるハイブリッド半導体ストラフチャの 斜傾図である。
第3図は、接触接続のために前もって準備された支持体板サブストレートの部分 断面図である。
第4a図は、接触接続のために準備された、ダイオードとして形成された半導体 チップサブストレートの部分切欠図である。
第4b図は、第4a図の半導体チップサブストレートを対称線に沿って切欠して 示す平面図である。
第5図は、接触接続のために準備処理された、トランジスタとして構成された半 導体チップサブストレートの平面図を示す。
第6図は、両方のサブストレートがその端子スポットにより相互に配向されて相 互に接着されている、本発明のハイブリッド半導体ストラフチャの部分切欠図で ある。
発明の説明 第1図は米国特許第3303393号公報によるフリップ−チップ技術で実施さ れたハイブリッド半導体ストラフチャを示す。支持板サブストレート11は上の 半導体チップサブストレート10の接触接続は、金属球接点12により形成され ている。この接点は、第1図に示されていない、半導体チップサブストレート1 0の金属端子スポットに取り付けられている。鉛錫軟ろうから形成されている金 属球接点12は、半導体チップサブストレート10の前記図示されていない金属 チップ端子スポットと、および所属の、支持体板サブストレート11の金属の支 持体端子スポット13と、鉛錫軟ろうによりろう付けされている。金属の支持体 端子スポット13は、支持体板サブストレート11の上へ被着されている回路パ ターンを構成する。
第2゛図は本発明によるハイブリッド半導体ストラフチャを、半導体チップ−ま たは半導体ウェハサブストレート10を矢印方向Aへ取り付ける前に示した切欠 斜視図を示す。支持体板サブストレート11の上に破線10aで、半導体チップ −または半導体ウェハーサブストレート−10が接着される際に位置定めされる 個所が示されている。第2図のサブストレート2はその下面に、同じく破線で示 されている多数のチップ端子スポット16を有する。前記のチップ端子スポット 16を有するサブストレート10の下面の上に、端子スポット16の外側の領域 に、第2図には示されていない不動態層が被着されている。支持体板サブストレ ート11の上の支持体端子スポットは13で、所属の導体路も14で示されてい る。支持体板サブストレー1−11の回路パターンの構成部材として、第2図に は17または18で厚膜抵抗または薄膜抵抗が示されている。この回路パターン を有する支持体板サブストレート11の上に、支持体端子スポット13の外側の 領域に、第2図に示されていない不動態層が被着されている。半導体チップ−ま たは半導体ウェハーサブストレート10の金属端子スポット16と支持体板サブ ストレート11の金属端子スポット13との間の導電接続を形成可能にする目的 で、端子スポット13の上へ、スクリーン印刷法により形成されている導電接着 層13′が被着されている。
第2図に破線で示されている位置に、半導体チップ−または半導体ウェハーサブ ストレート10を支持体板サブストレートIIへ載置する際に、サブストレート lOの金属のチップ端子スポット16とサブストレート11の金属の支持体端子 スポット13との間の機械的に固定された導電接続は、次のようにして形成され る。即ち前記の端子スポット16と13を、スクリーン印刷法により被着された 接着層13′を用いて、相互に接着することにより、形成される。
第3図に、第2図の支持体板サブストレート11の、2つの互いに隣り合う支持 体端子スポット13の切欠横断面が示されている。支持体端子スポット13の外 側領域において、支持体板サブストレー)−11の上に全面【ニわたり不動態層 40が被着されている。回路パターンを支持する、不動態層40の設けられた支 持体板サブストレート11の上へ、支持体端子スポット13の領域に、導電接着 層13′がスクリーン印刷法で被着されている。図示されている様に、接着層1 3′は支持体端子スポット13を完全には被わない。
本発明による方法において用いられる半導体チップ−または半導体ウェハーサブ ストレート10の構成が、まず最初に第4a図と第4b図を用いて、半導体チッ プサブストレートの実施例で示されている。このサブストレートは、ブレーナ技 術で実施されたダイオードとして構成されている。しかし本発明は、このように して構成された半導体チップサブストレートを有するハイブリッド半導体ストラ フチャの製造法だけに限定されるものではない6本発明は公知のフリップチップ 技術法を、ハイブリッド半導体ストラフチャへ拡張可能に修正するのに適してお りさらにこの目的に用いられる。即ち著しく大きい面積の半導体チップ−または 半導体ウェハーサブストレートを例えばトランジスタ、集積回路、SCRを含む ハイブリッド半導体ストラフチャへ拡張することである。
ディスク状の単結晶シリコンから形成されるn形半導体19−逆の層順序も可能 である−において、その上面から、P形陽種領域20とこの陽極領域を中心とす るn+トド−ングされたリング状の陰極領域21が拡散されている。この拡散過 程の結果として、半導体19の前記の上面に2酸化シリコン層23が形成されて いる。陽極領域20と陰極領域21との接触接続の目的で2酸化シリコン層23 の中へ接触窓24.25がエツチングされている。接触窓25は接触窓24をリ ング状に囲む。陽極領域20の上へ、接触窓24の領域に金属化体26が被着さ れている。リング状に形成された接触窓25の領域における陰極領域21の上に 金属化体27が設けられている。金属化体26.27は、それらの縁においてわ ずかに2酸化シリコン層23も越えて、延在する。金属化体26.27はアルミ ニウム、ニッケルまたは金、またはこれらの金属と他の金属との合金から形成で きる。特別に適した合金はアルミニウム・ニッケル・銀から成る合金である。
2酸化シリコン層23と金属化体26.27の設けられた半導体19の上へ、例 えばフォトマスキング技術を用いて、不動態層28が被着されている。不動態層 28は2酸化シリコン23の、金属化体26.27におおわれない部分を付加的 に不動態化する目的で、さらにチップ端子スポット16の面領域を区画する目的 で、用いられる。この場合、外側のチップ端子に対して用いてはならない、金属 化体26.27の表面領域が不動態層28により被われる。不動態層28で被わ れない、金属化部26.27のこの部分が、チップ端子スポット16を形成する 。
第5図に接触接続のために前もって準備処理された、トランジスタとして構成さ れた半導体チップサブストレート10が、平面図で示されている。チップ端子ス ポット16が不動態層28を用いて、この不動態層によりおおわれない、金属化 体の部分領域−これらの領域とトランジスタの相応の領域(エミッタ、ベースお よびコレクタ)が接触接続されている−が区画される。
本発明によるハイブリッド半導体ストラフチャの製造は次のように行なわれる: 回路パターンと不動態化層40の設けられた支持体板サブストレート11の上へ 、まず最初にスクリーン印刷法を用いて、支持体端子スポット13の領域内に導 電接着層13′が被着される。次にこのように前もって準備処理された支持体板 サブストレート11の上へ、半導体チップ−または半導体ウェハーサブストレー ト10が次のように載置される。即ちチップ端子スポット16が支持体端子スポ ット13と、接着層13′を用いて接触するように、載置される。両方のサブス トレート10.11の相互の押圧により、チップ端子スポット16が支持体端子 スポット13と、接着層13′を用いて接着される(第6図)。
湿っている接着層13’ は、表を下にして組み立てられた半導体チップサブス トレートlOの押圧力により、次のように拡大される。即ち端子スポット13゜ 16の表面全体が湿らされるように、しかもこの場合、電位の異なる、端子スポ ットへの十分な間隔を下回わらないように、拡大される。そのため接着層13′ の硬化後に十分に薄い厚さの層(γ> 280 mのリング状端子スポットの場 合、例えばd = 45 m )が、半導体に対して代表的なRth<1.3に /Wで実現できる。
載置圧力に対して、湿った導電接着剤の凝集が反対に作用する。この作用は電極 の少ない部品(例えばダイオード、トランジスタ)の場合は、次の時に付加的な ブラインド接点により増加されて安定化できる。即ち端子スポット16.13が 、半導体チップ−または半導体ウェハーサブストレート10のまたは支持体板サ ブストレート11の表面にわたり一様に分布してはならず、そのため、両方のサ ブストレート10.11が、相互に押圧の際に傾斜するおそれがある時は、前記 の拡大と安定化がなされる。ブラインド接点とは、支持体板サブストレート11 の表面への接触接続のために用いられる接触層13′のほかに、支持体端子スポ ット13の外側の債域に、スクリーン印刷法により接着層13′と共通に製造さ れる、さらに1つまたは複数個の別の接着層130′が被着される(第6図)こ とである。このようにして形成されたブラインド接点は、両方のサブストレート の相互の押圧の際にスペーサのように作用する。そのため接点の全体にわたり一 様に分布される載置圧力が形成される。さらにこのブラインド接点により熱放出 用の付加的な移行個所が形成される。
わずかな電極の構成素子の場合、端子スポットと間隔との最小の大きさにより前 もって与えられる所要面積は、従来の表を上にして組み立てられた半導体の場合 よりもわずかに大きくなるが、この場合に必要とされるボンF接続体を考慮すれ ば著しく小さくなる。多極の構成素子の場合は、外部端子を、相応のIC設計に より、マトリクス状に表面にわたり分布して設けることができる。そのため所要 スペースは周辺に配置される“ボンドパッド”に比較して、著しく少なくなり、 さらにサブストレート上に配置可能な、導体路の端子密度だけにより定められる 。
支持体板サブストレート11は酸化アルミニウムAl、01、ちっ素化アルミニ ウムAIN、ガラス、または各々の適切な層ストラフチャ(例えばサブストレー ト上のテープ、多層体)−これらにより十分に平らな表面が形成できるーから構 成できる。
FIG、1 ス 国際調査報告 国際調査報告 フロントページの続き (72)発明者 ハルトマン、 ユルゲンドイツ連邦共和国 D−7410ロイ トリンゲン 力イザーシュトラーセ 27

Claims (8)

    【特許請求の範囲】
  1. 1.支持体板サプストレート(11)、該支持体板サプストレート(11)の表 面の上の少なくとも2つの支持体端子スポット(13)、半導体チップーまたは 半導体ウエハーサプストレート(10)、半導体チップーまたは半導体ウエハー サプストレート(10)の表面の上の少なくとも2つのチップ端子スポット(1 6)を備えているハイブリツド半導体ストラクチャの製造法において、 a)支持体板サプストレート(11)の表面へ、支持体端子スポット(13)の 領域内に各1つの熱的におよび電気的に伝導性の接着層(13′)を選択的に被 着し、 b)前記の両方のサプストレート(11,10)の表面を相互に、それらの各端 子スポット(13,16)が互いに向き合うように、かつ互いに少なくとも近似 的に心合わせされるように、相対的に配向し、 c)両方のサプストレート(11,10)を次のように互いに押圧し、即ち熱的 にかつ電気的に伝導性の接着層(13′)がそれぞれ設けられた、支持体板サプ ストレート(11)の支持体端子スポット(13)を、半導体チップーまたは半 導体ウエハーサプストレート(10)へ押圧し、これにより両方のサプストレー ト(11,10)の端子スポット(13,16)を次のように電気的的互いに接 続し、即ち支持体端子スポット(13)とチップ端子スポット(16)との間の 伝導性のかつ機械的に固定の接続を形成するように接続することを特徴とする、 ハイブリツド半導体ストラクチャの製造法。
  2. 2.熱的にかつ電気的に伝導性の接着層(13′)の、支持体端子スポット(1 3)への選択的な被着を、スクリーン印刷法で行なう、請求の範囲1記載の方法 。
  3. 3.前記の方法が、支持体板サプストレート(11)の前記の表面の上での不動 態化層(40)の形成のステップを含み、さらに支持体端子スポット(13)に は不動態化層(40)は設けないようにし、続いて電導性の接着層(13′)の 、支持体端子スポット(13)への選択的被着の前記のステップを行なう、請求 の範囲1又は2記載の方法。
  4. 4.前記の方法が、半導体チップーまたは半導体ウエハーサプストレート(10 )の前記の表面の上での不動態化層(28)の形成のステップを含み、チップ端 子スポット(16)には不動態化層(28)は設けないようにし、続いて両方の 前記のサプストレート(11,10)の相互の間の配置のステップを行なう、請 求の範囲1又は2記載の方法。
  5. 5.不動態化層(40〕がガラス層たとえば硫化ガラス層またはポリマー層であ る、請求の範囲3記載の方法。
  6. 6.不動態化層(28)がガラス層たとえば2酸化シリコン層、ちつ素化シリコ ン層、ポリマー層たとえばポリイミド層である、請求の範囲4記載の方法。
  7. 7.支持体板サプストレート(11)、該支持体板サプストレート(11)の表 面の上の少なくとも2つの支持体端子スポット(13)、半導体チップーまたは 半導体ウエハーサプストレート(10)、半導体チップーまたは半導体ウエハー サプストレート(10)の表面の上の少なくとも2つのチップ端子スポット(1 6)を備えている合成ハイブリツド半導体ストラクチャにおいて、支持体板サプ ストレート(11)の表面へ、支持体端子スポット(13)の領域内に各1つの 熱的におよび電気的に伝導性の接着層(13′)を選択的に被着し、前記のサプ ストレート(10,11)が前記の端子スポット(13,16)で互いに対向し 、かつ前記のサプストレート(10,11)が導電性のかつ機械的に固定の接続 において、前記の導電性の接着層(13′)により互いに結合されていることを 特徴とする、合成ハイブリツド半導体ストラクチャ。
  8. 8.前記サプストレート(10,11)の機械的な固定の接続と熱伝導とを改善 するために、少なくとも1つの熱的にかつ電気的に伝導性の接着層(130′) を、支持体端子スポット(13)の領域の外側で支持体板サプストレート(11 )の表面上に設けた請求の範囲の記載7記載のストラクチャ。
JP3515727A 1990-10-12 1991-10-09 合成ハイブリッド半導体ストラクチャ Expired - Fee Related JP2956786B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE4032397.8 1990-10-12
DE4032397A DE4032397A1 (de) 1990-10-12 1990-10-12 Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur
PCT/DE1991/000789 WO1992007378A1 (de) 1990-10-12 1991-10-09 Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur

Publications (2)

Publication Number Publication Date
JPH06501816A true JPH06501816A (ja) 1994-02-24
JP2956786B2 JP2956786B2 (ja) 1999-10-04

Family

ID=6416146

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3515727A Expired - Fee Related JP2956786B2 (ja) 1990-10-12 1991-10-09 合成ハイブリッド半導体ストラクチャ

Country Status (4)

Country Link
EP (1) EP0552195B1 (ja)
JP (1) JP2956786B2 (ja)
DE (2) DE4032397A1 (ja)
WO (1) WO1992007378A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539212B1 (ko) * 2007-09-04 2015-07-27 로베르트 보쉬 게엠베하 Mid-회로 캐리어와 거기에 접속된 접속 인터페이스를 구비한 전기 회로 장치

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5611140A (en) * 1989-12-18 1997-03-18 Epoxy Technology, Inc. Method of forming electrically conductive polymer interconnects on electrical substrates
US5074947A (en) * 1989-12-18 1991-12-24 Epoxy Technology, Inc. Flip chip technology using electrically conductive polymers and dielectrics
EP0714553B1 (en) * 1993-08-17 1999-11-03 PFC Corporation Method of forming electrically conductive polymer interconnects on electrical substrates
SE9402082L (sv) * 1994-06-14 1995-12-15 Ericsson Telefon Ab L M Optisk miniatyrkapsel
JP3197788B2 (ja) 1995-05-18 2001-08-13 株式会社日立製作所 半導体装置の製造方法
DE19639934A1 (de) * 1996-09-27 1998-04-09 Siemens Ag Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl
JP3828581B2 (ja) * 1996-12-26 2006-10-04 株式会社日立製作所 半導体装置及びその製造方法
DE19712219A1 (de) * 1997-03-24 1998-10-01 Bosch Gmbh Robert Verfahren zur Herstellung von Lothöckern definierter Größe
US20020066523A1 (en) * 2000-12-05 2002-06-06 Sundstrom Lance L. Attaching devices using polymers
US7297572B2 (en) 2001-09-07 2007-11-20 Hynix Semiconductor, Inc. Fabrication method for electronic system modules
US6927471B2 (en) 2001-09-07 2005-08-09 Peter C. Salmon Electronic system modules and method of fabrication
JP3918708B2 (ja) * 2002-10-08 2007-05-23 セイコーエプソン株式会社 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器
DE102008041656A1 (de) 2008-08-28 2010-03-04 Robert Bosch Gmbh Verfahren zur Herstellung eines Bauelements und Bauelement

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5279773A (en) * 1975-12-26 1977-07-05 Seiko Epson Corp Bonding method of ic
FR2492164B1 (fr) * 1980-10-15 1987-01-23 Radiotechnique Compelec Procede de realisation simultanee de liaisons electriques multiples, notamment pour le raccordement electrique d'une micro-plaquette de semiconducteurs
EP0265077A3 (en) * 1986-09-25 1989-03-08 Sheldahl, Inc. An anisotropic adhesive for bonding electrical components
US5068714A (en) * 1989-04-05 1991-11-26 Robert Bosch Gmbh Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101539212B1 (ko) * 2007-09-04 2015-07-27 로베르트 보쉬 게엠베하 Mid-회로 캐리어와 거기에 접속된 접속 인터페이스를 구비한 전기 회로 장치
US9560772B2 (en) 2007-09-04 2017-01-31 Robert Bosch Gmbh Electric circuit configuration having an MID circuit carrier and a connecting interface connected to it

Also Published As

Publication number Publication date
EP0552195A1 (de) 1993-07-28
DE4032397A1 (de) 1992-04-16
DE59108684D1 (de) 1997-05-28
EP0552195B1 (de) 1997-04-23
JP2956786B2 (ja) 1999-10-04
WO1992007378A1 (de) 1992-04-30

Similar Documents

Publication Publication Date Title
JP3142723B2 (ja) 半導体装置及びその製造方法
JP3526788B2 (ja) 半導体装置の製造方法
US4693770A (en) Method of bonding semiconductor devices together
US5616520A (en) Semiconductor integrated circuit device and fabrication method thereof
US7880285B2 (en) Semiconductor device comprising a semiconductor chip stack and method for producing the same
JP3796016B2 (ja) 半導体装置
US6717252B2 (en) Semiconductor device
JPH06501816A (ja) 合成ハイブリッド半導体ストラクチャ
US5866951A (en) Hybrid circuit with an electrically conductive adhesive
JPH11214448A (ja) 半導体装置および半導体装置の製造方法
JP3203228B2 (ja) 半導体装置とその製造方法
JPS5850021B2 (ja) 半導体装置の製法
JP2986661B2 (ja) 半導体装置の製造方法
JP2841822B2 (ja) 混成集積回路の製造方法
JPS62281453A (ja) チツプキヤリアモジユ−ル
JP3045940B2 (ja) 半導体装置およびその製造方法
JPH0483366A (ja) 半導体集積回路装置およびその製造方法
JPS6025900Y2 (ja) 半導体装置
JP4123131B2 (ja) 半導体装置
JPH06188286A (ja) テープキャリアパッケージ型半導体装置
JPH02218143A (ja) 半導体装置およびその製造方法
JPH0525182B2 (ja)
JPH0414833A (ja) 半導体装置
JP2797269B2 (ja) 半導体装置
JPH04159767A (ja) 混成集積回路

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070723

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080723

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090723

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100723

Year of fee payment: 11

LAPS Cancellation because of no payment of annual fees