JPH06501816A - 合成ハイブリッド半導体ストラクチャ - Google Patents
合成ハイブリッド半導体ストラクチャInfo
- Publication number
- JPH06501816A JPH06501816A JP3515727A JP51572791A JPH06501816A JP H06501816 A JPH06501816 A JP H06501816A JP 3515727 A JP3515727 A JP 3515727A JP 51572791 A JP51572791 A JP 51572791A JP H06501816 A JPH06501816 A JP H06501816A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- terminal
- semiconductor
- spots
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
- H10W74/012—Manufacture or treatment of encapsulations on active surfaces of flip-chip devices, e.g. forming underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
- H10W74/15—Encapsulations, e.g. protective coatings characterised by their shape or disposition on active surfaces of flip-chip devices, e.g. underfills
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/073—Connecting or disconnecting of die-attach connectors
- H10W72/07331—Connecting techniques
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/851—Dispositions of multiple connectors or interconnections
- H10W72/853—On the same surface
- H10W72/856—Bump connectors and die-attach connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
- H10W90/724—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Wire Bonding (AREA)
Abstract
Description
Claims (8)
- 1.支持体板サプストレート(11)、該支持体板サプストレート(11)の表 面の上の少なくとも2つの支持体端子スポット(13)、半導体チップーまたは 半導体ウエハーサプストレート(10)、半導体チップーまたは半導体ウエハー サプストレート(10)の表面の上の少なくとも2つのチップ端子スポット(1 6)を備えているハイブリツド半導体ストラクチャの製造法において、 a)支持体板サプストレート(11)の表面へ、支持体端子スポット(13)の 領域内に各1つの熱的におよび電気的に伝導性の接着層(13′)を選択的に被 着し、 b)前記の両方のサプストレート(11,10)の表面を相互に、それらの各端 子スポット(13,16)が互いに向き合うように、かつ互いに少なくとも近似 的に心合わせされるように、相対的に配向し、 c)両方のサプストレート(11,10)を次のように互いに押圧し、即ち熱的 にかつ電気的に伝導性の接着層(13′)がそれぞれ設けられた、支持体板サプ ストレート(11)の支持体端子スポット(13)を、半導体チップーまたは半 導体ウエハーサプストレート(10)へ押圧し、これにより両方のサプストレー ト(11,10)の端子スポット(13,16)を次のように電気的的互いに接 続し、即ち支持体端子スポット(13)とチップ端子スポット(16)との間の 伝導性のかつ機械的に固定の接続を形成するように接続することを特徴とする、 ハイブリツド半導体ストラクチャの製造法。
- 2.熱的にかつ電気的に伝導性の接着層(13′)の、支持体端子スポット(1 3)への選択的な被着を、スクリーン印刷法で行なう、請求の範囲1記載の方法 。
- 3.前記の方法が、支持体板サプストレート(11)の前記の表面の上での不動 態化層(40)の形成のステップを含み、さらに支持体端子スポット(13)に は不動態化層(40)は設けないようにし、続いて電導性の接着層(13′)の 、支持体端子スポット(13)への選択的被着の前記のステップを行なう、請求 の範囲1又は2記載の方法。
- 4.前記の方法が、半導体チップーまたは半導体ウエハーサプストレート(10 )の前記の表面の上での不動態化層(28)の形成のステップを含み、チップ端 子スポット(16)には不動態化層(28)は設けないようにし、続いて両方の 前記のサプストレート(11,10)の相互の間の配置のステップを行なう、請 求の範囲1又は2記載の方法。
- 5.不動態化層(40〕がガラス層たとえば硫化ガラス層またはポリマー層であ る、請求の範囲3記載の方法。
- 6.不動態化層(28)がガラス層たとえば2酸化シリコン層、ちつ素化シリコ ン層、ポリマー層たとえばポリイミド層である、請求の範囲4記載の方法。
- 7.支持体板サプストレート(11)、該支持体板サプストレート(11)の表 面の上の少なくとも2つの支持体端子スポット(13)、半導体チップーまたは 半導体ウエハーサプストレート(10)、半導体チップーまたは半導体ウエハー サプストレート(10)の表面の上の少なくとも2つのチップ端子スポット(1 6)を備えている合成ハイブリツド半導体ストラクチャにおいて、支持体板サプ ストレート(11)の表面へ、支持体端子スポット(13)の領域内に各1つの 熱的におよび電気的に伝導性の接着層(13′)を選択的に被着し、前記のサプ ストレート(10,11)が前記の端子スポット(13,16)で互いに対向し 、かつ前記のサプストレート(10,11)が導電性のかつ機械的に固定の接続 において、前記の導電性の接着層(13′)により互いに結合されていることを 特徴とする、合成ハイブリツド半導体ストラクチャ。
- 8.前記サプストレート(10,11)の機械的な固定の接続と熱伝導とを改善 するために、少なくとも1つの熱的にかつ電気的に伝導性の接着層(130′) を、支持体端子スポット(13)の領域の外側で支持体板サプストレート(11 )の表面上に設けた請求の範囲の記載7記載のストラクチャ。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE4032397.8 | 1990-10-12 | ||
| DE4032397A DE4032397A1 (de) | 1990-10-12 | 1990-10-12 | Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur |
| PCT/DE1991/000789 WO1992007378A1 (de) | 1990-10-12 | 1991-10-09 | Verfahren zur herstellung einer hybriden halbleiterstruktur und nach dem verfahren hergestellte halbleiterstruktur |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06501816A true JPH06501816A (ja) | 1994-02-24 |
| JP2956786B2 JP2956786B2 (ja) | 1999-10-04 |
Family
ID=6416146
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3515727A Expired - Fee Related JP2956786B2 (ja) | 1990-10-12 | 1991-10-09 | 合成ハイブリッド半導体ストラクチャ |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0552195B1 (ja) |
| JP (1) | JP2956786B2 (ja) |
| DE (2) | DE4032397A1 (ja) |
| WO (1) | WO1992007378A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101539212B1 (ko) * | 2007-09-04 | 2015-07-27 | 로베르트 보쉬 게엠베하 | Mid-회로 캐리어와 거기에 접속된 접속 인터페이스를 구비한 전기 회로 장치 |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5611140A (en) * | 1989-12-18 | 1997-03-18 | Epoxy Technology, Inc. | Method of forming electrically conductive polymer interconnects on electrical substrates |
| US5074947A (en) * | 1989-12-18 | 1991-12-24 | Epoxy Technology, Inc. | Flip chip technology using electrically conductive polymers and dielectrics |
| EP0714553B1 (en) * | 1993-08-17 | 1999-11-03 | PFC Corporation | Method of forming electrically conductive polymer interconnects on electrical substrates |
| SE9402082L (sv) * | 1994-06-14 | 1995-12-15 | Ericsson Telefon Ab L M | Optisk miniatyrkapsel |
| JP3197788B2 (ja) | 1995-05-18 | 2001-08-13 | 株式会社日立製作所 | 半導体装置の製造方法 |
| DE19639934A1 (de) * | 1996-09-27 | 1998-04-09 | Siemens Ag | Verfahren zur Flipchip-Kontaktierung eines Halbleiterchips mit geringer Anschlußzahl |
| JP3828581B2 (ja) * | 1996-12-26 | 2006-10-04 | 株式会社日立製作所 | 半導体装置及びその製造方法 |
| DE19712219A1 (de) * | 1997-03-24 | 1998-10-01 | Bosch Gmbh Robert | Verfahren zur Herstellung von Lothöckern definierter Größe |
| US20020066523A1 (en) * | 2000-12-05 | 2002-06-06 | Sundstrom Lance L. | Attaching devices using polymers |
| US7297572B2 (en) | 2001-09-07 | 2007-11-20 | Hynix Semiconductor, Inc. | Fabrication method for electronic system modules |
| US6927471B2 (en) | 2001-09-07 | 2005-08-09 | Peter C. Salmon | Electronic system modules and method of fabrication |
| JP3918708B2 (ja) * | 2002-10-08 | 2007-05-23 | セイコーエプソン株式会社 | 回路基板及びその製造方法、転写チップ、転写元基板、電気光学装置、電子機器 |
| DE102008041656A1 (de) | 2008-08-28 | 2010-03-04 | Robert Bosch Gmbh | Verfahren zur Herstellung eines Bauelements und Bauelement |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5279773A (en) * | 1975-12-26 | 1977-07-05 | Seiko Epson Corp | Bonding method of ic |
| FR2492164B1 (fr) * | 1980-10-15 | 1987-01-23 | Radiotechnique Compelec | Procede de realisation simultanee de liaisons electriques multiples, notamment pour le raccordement electrique d'une micro-plaquette de semiconducteurs |
| EP0265077A3 (en) * | 1986-09-25 | 1989-03-08 | Sheldahl, Inc. | An anisotropic adhesive for bonding electrical components |
| US5068714A (en) * | 1989-04-05 | 1991-11-26 | Robert Bosch Gmbh | Method of electrically and mechanically connecting a semiconductor to a substrate using an electrically conductive tacky adhesive and the device so made |
-
1990
- 1990-10-12 DE DE4032397A patent/DE4032397A1/de not_active Withdrawn
-
1991
- 1991-10-09 EP EP91917356A patent/EP0552195B1/de not_active Expired - Lifetime
- 1991-10-09 DE DE59108684T patent/DE59108684D1/de not_active Expired - Fee Related
- 1991-10-09 JP JP3515727A patent/JP2956786B2/ja not_active Expired - Fee Related
- 1991-10-09 WO PCT/DE1991/000789 patent/WO1992007378A1/de not_active Ceased
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101539212B1 (ko) * | 2007-09-04 | 2015-07-27 | 로베르트 보쉬 게엠베하 | Mid-회로 캐리어와 거기에 접속된 접속 인터페이스를 구비한 전기 회로 장치 |
| US9560772B2 (en) | 2007-09-04 | 2017-01-31 | Robert Bosch Gmbh | Electric circuit configuration having an MID circuit carrier and a connecting interface connected to it |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0552195A1 (de) | 1993-07-28 |
| DE4032397A1 (de) | 1992-04-16 |
| DE59108684D1 (de) | 1997-05-28 |
| EP0552195B1 (de) | 1997-04-23 |
| JP2956786B2 (ja) | 1999-10-04 |
| WO1992007378A1 (de) | 1992-04-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3142723B2 (ja) | 半導体装置及びその製造方法 | |
| JP3526788B2 (ja) | 半導体装置の製造方法 | |
| US4693770A (en) | Method of bonding semiconductor devices together | |
| US5616520A (en) | Semiconductor integrated circuit device and fabrication method thereof | |
| US7880285B2 (en) | Semiconductor device comprising a semiconductor chip stack and method for producing the same | |
| JP3796016B2 (ja) | 半導体装置 | |
| US6717252B2 (en) | Semiconductor device | |
| JPH06501816A (ja) | 合成ハイブリッド半導体ストラクチャ | |
| US5866951A (en) | Hybrid circuit with an electrically conductive adhesive | |
| JPH11214448A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP3203228B2 (ja) | 半導体装置とその製造方法 | |
| JPS5850021B2 (ja) | 半導体装置の製法 | |
| JP2986661B2 (ja) | 半導体装置の製造方法 | |
| JP2841822B2 (ja) | 混成集積回路の製造方法 | |
| JPS62281453A (ja) | チツプキヤリアモジユ−ル | |
| JP3045940B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0483366A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS6025900Y2 (ja) | 半導体装置 | |
| JP4123131B2 (ja) | 半導体装置 | |
| JPH06188286A (ja) | テープキャリアパッケージ型半導体装置 | |
| JPH02218143A (ja) | 半導体装置およびその製造方法 | |
| JPH0525182B2 (ja) | ||
| JPH0414833A (ja) | 半導体装置 | |
| JP2797269B2 (ja) | 半導体装置 | |
| JPH04159767A (ja) | 混成集積回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070723 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080723 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090723 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100723 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |