JPH0137586Y2 - - Google Patents

Description

【考案の詳細な説明】 （利用分野） 本考案は、ミシンにおける縫目制御信号記憶用
の記憶装置の装着に関するものである。

（従来技術とその問題点） コンピユータミシンにおいては、模様数の増大
及び拡張性を持たせるために、その記憶装置をカ
セツト式にする場合がある。即ち、一般に使用頻
度の高い模様に対しては、その電子的記憶装置は
ミシン本体に内蔵しておき、比較的使用頻度が低
い模様や特殊な模様に対しては、その電子的記憶
装置をカセツト式にして適宜ミシンに入れ替えて
使用する。

しかしながら、このようなミシンにおいては、
カセツト式の記憶装置を着脱する際にその各接続
ピン相互の接続と遮断の順序が制約される。即ち
接地線は最初に接続され、最後に遮断されること
が要求され、一方制御用の電源線は最後に接続さ
れ、最初に遮断されることが要求される。なお、
これら各線が同時に接続され、同時に遮断される
場合は問題ないが、このような構成にすることは
困難である。また、ミシン運転中にカセツト式の
記憶装置を取りはずすことは、コンピユータの暴
走につながるおそれがある。そして前記の制約に
対しては、カセツトの接続ピンの長さを工夫して
前記の接続順序になるようにしている。また前記
のカセツトを運転中に取りはずすときの問題に対
しては、使用説明書等において、カセツトの入れ
替えは電源を切つてから行うよう注意して対処し
ているが、間違いを起すこともあり、またその操
作はわずらわしい。

（解決手段） 本考案は上記したような実情に鑑みて創案され
たものであり、その特徴とするところは、カセツ
ト体の着脱はカセツト装着部の蓋を開いて行い、
着脱完了後にこれを閉じるようにしていて、開い
たときにスイツチが作動してコンピユータ回路の
稼働を休止させ、そのスイツチの作動中に、カセ
ツト体を装着あるいは離脱させて、カセツト体の
接続ピンとコンピユータ回路との間が閉、あるい
は開に切替わるようにし、着脱が完了すると、操
作あるいはばね力等によつて蓋が閉じられ、スイ
ツチが復帰してコンピユータ回路を初期リセツト
状態にして新たな縫い制御が開始されるようにし
たものである。

（実施例） 以下、本考案の実施例を図面に基づいて説明す
る。第３図において、ミシン本体１の前面には模
様選択キー２を備えていて、その各操作に対応し
て、一般に使用頻度の高い縫目模様に対して用意
された各標識３の模様が選択されるようになつて
いる。ミシン本体１の側面にはカセツト収納部４
を備えていて、第１図、第２図に示すカセツト体
５を外部から装着するようにしている。カセツト
体５は縫目制御データを記憶した電子的記憶装置
をパツクしたものであり、その先端にコネクタ６
を設けており、カセツト収納部４の底部に設けた
コネクタ７にこれが挿入されると、カセツト体５
がミシンのコンピユータ回路と接続される。カセ
ツト収納部４の装着口にはピン８によつて開閉蓋
９が取付けられてあり、該開閉蓋９は常時閉じら
れて、そのときマグネツト１０に装着されてお
り、カセツト体５を装着あるいは離脱する際のみ
手で開くようにしている。マイクロスイツチ１１
は、開閉蓋９が閉じているときは、そのアクチユ
エータ１２が押し込まれており、開閉蓋９が開く
と、戻されてマイクロスイツチ１１がその間作動
するようにしている。

第４図は電気回路図であり、中央演算処理装置
（CPU）、読出し専用の記憶装置（ROM）、一時
記憶装置（RAM）は、コンピユータ回路１３を
構成している。記憶装置（ROM）は、第１の電
子的記憶装置であり、各プログラム制御信号とと
もに、比較的使用頻度の高い複数の縫目模様の縫
目制御データを記憶している。カセツト収納部４
は、カセツト体５を受入れたとき、バツフア
（BUFFER）を介して、カセツト体５をコンピユ
ータ回路１３に接続する。カセツト体５は第２の
電子的記憶装置であり、比較的使用頻度の低い複
数の縫目模様の縫目制御データを記憶している。
マイクロスイツチ１１は、開閉蓋９が閉のとき
開、開のとき閉となるスイツチであり、一端が接
地され、他端は、プルアツプ抵抗Ｒを介してプラ
ス電位の制御用電源（Vcc）を受けるとともに中
央演算処理装置（CPU）のリセツト端子
（RESET）に接続されていて、マイクロスイツ
チ１１が閉となつている間中、低レベルとなつ
て、中央演算処理装置（CPU）の稼働を休止さ
せ、その間各バスラインをフローテイング状態に
せしめる。コンデンサＣは、電源投入時、あるい
はマイクロスイツチ１１が閉から開に移行した直
後において、一定時間にわたつて充電され、リセ
ツト端子（RESET）を、その間低レベルにし
て、中央演算処理装置（CPU）の稼働を休止さ
せるようにしている。そして充電が完了して高レ
ベルとなると、中央演算処理装置（CPU）は、
初期リセツト状態となつて、以後、稼働されるよ
うにしている。ダイオードＤは、電源遮断時にお
いて、これを介してコンデンサＣを放電させて、
つぎの電源投入時に備えるようにしたものであ
る。

以上の構成において、以下、その動作を説明す
る。カセツト体５がミシン本体１から離脱されて
いて開閉蓋９が閉じられているときは、第４図に
おける如く、マイクロスイツチ１１は開であり、
よつて中央演算処理装置（CPU）は、そのリセ
ツト端子（RESET）が高レベルであつて、稼働
状態にあり、コンピユータ回路１３が備えている
記憶装置（ROM）に記憶された縫目模様の縫目
制御データによつて、これらの模様縫を可能にす
る。

つぎに、カセツト体５を装着するために開閉蓋
９を開くと、マイクロスイツチ１１のアクチユエ
ータ１２を作動させてマイクロスイツチ１１は閉
となる。中央演算処理装置（CPU）は、そのリ
セツト端子（RESET）が低レベルとなり、コン
ピユータ回路１３は、各バスラインがフローテイ
ング状態となつてその稼働が休止される。そして
カセツト体５を押込むと、マイクロスイツチ１１
が閉の状態において、コネクタ６と７とによつて
カセツト体５がコンピユータ回路１３と電気接続
される。そして開閉蓋９を閉じるとマイクロスイ
ツチ１１は開となり、装着が完了する。マイクロ
スイツチ１１が開となつたことによつて中央演算
処理装置（CPU）は初期リセツト状態となつて
稼働開始される。以後、コンピユータ回路１３に
備えた記憶装置（ROM）と、カセツト体５にパ
ツクされた記憶装置とに記憶された縫目模様の縫
目制御データによつて、これらの模様縫を可能に
する。つぎに、装着されたカセツト体２を離脱す
るために、開閉蓋９を開くと、マイクロスイツチ
１１が作動してコンピユータ回路１３の稼働が休
止される。そしてカセツト体５を引抜くと、コン
ピユータ回路９との電気接続が遮断される。開閉
蓋９を閉じると、マイクロスイツチ１１が復帰し
て、コンピユータ回路１３は初期リセツト状態と
なつて稼働開始される。

第５図は別実施例を示す電気回路図であり、カ
セツト体５とマイクロスイツチ１１′との作動位
置関係は、第１図におけると同一であるが、マイ
クロスイツチ１１とは開閉動作が逆であり、且つ
コンピユータ回路１３との接続関係が異る。即ち
マイクロスイツチ１１′は第４図のマイクロスイ
ツチ１１の代りに同図における制御用電源
（Vcc）を開閉するものである。第５図において、
電源回路１４はトランス１５を介して商用電源１
６に接続され、マイクロスイツチ１１′は、電源
回路１４の制御用電源（Vcc）と、コンピユータ
回路１３との間に接続されていて、開閉蓋９が閉
じているときは中央演算処理装置（CPU）のリ
セツト端子（RESET）は高レベルであつてコン
ピユータ回路１３は稼働状態にあり、装着あるい
は離脱の際に、開閉蓋９を開いてマイクロスイツ
チ４が開となると、そのとき、ダイオードＤを介
してコンデンサＣが放電してリセツト端子
（RESET）は低レベルとなり、コンピユータ回
路１３の稼働が休止される。

第６図、第７図は、スイツチ作動構成の別実施
例を示すものであり、カセツト収納部４′の側部
には、レバー１７がピン１８によつて枢支され、
ばね１９によつて図の時計方向に付勢されてい
る。開閉蓋２０は、レバー１７に一体に取付けら
れ、第７図の実線の如く、その一端２０ａがカセ
ツト収納部４′の側部に係止されてカセツト収納
部４′の入口に対してカセツト体５を着脱不能に
している状態において、マイクロスイツチ２１
は、レバー１７の一端１７ａによつて、マイクロ
スイツチ１１におけると同様にアクチユエータ２
２が押し込まれて、第４図の如く開であるがカセ
ツト体５を着脱するために、開閉蓋２０を第７図
の鎖線の如く、手動により開放側に移動させる
と、マイクロスイツチ２１のアクチユエータ２２
を作動させて、マイクロスイツチ２１は閉とな
る。そしてカセツト体５を装着あるいは離脱させ
た後、手を離すとマイクロスイツチ２１は開とな
る。

（効果） 以上の如く、本考案によれば、構成が簡単であ
つて、カセツトの装着と離脱の際は、その着脱操
作に応じて必然的にコンピユータ回路がフローテ
イング状態となつて接続替えされるのでコンピユ
ータの誤動作を起すおそれがない。

【図面の簡単な説明】

第１図は本考案の実施例を示すカセツト装置の
斜視図、第２図は第１図の−断面図、第３図
はそのミシン外観図、第６図は別実施例を示すカ
セツト装置の斜視図、第７図は第６図の−断
面図、第４図は本考案の実施例を示す電気回路
図、第５図は別実施例を示す電気回路図である。 図中、５はカセツト体、９，２０は開閉蓋、１
１，２１はスイツチ、コンデンサＣ、抵抗Ｒ、ダ
イオードＤはリセツト回路の各要素である。

Claims (1)

【実用新案登録請求の範囲】
1. 複数の縫目模様の縫目制御データを記憶した第
   １の電子的記憶装置をミシン本体に内蔵してお
   り、且つ前記第１の電子的記憶装置に追加して外
   部から縫目制御データを受入れるために第２の電
   子的記憶装置をパツクしたカセツト体をミシンの
   カセツト収納部に装着可能にしているコンピユー
   タミシンにおいて、前記カセツト装着部の装着口
   に設けた蓋であつて前記カセツト体を着脱する際
   に開かれて該カセツト体を着脱可能にし着脱完了
   後に閉じるようにしている開閉蓋と、該開閉蓋が
   開かれている期間にわたつてスイツチ作動し閉じ
   られたときに復帰するスイツチと、該スイツチの
   作動中にわたつてコンピユータ回路の稼働を休止
   せしめ且つ前記復帰によつてコンピユータ回路を
   初期リセツト状態から稼働開始せしめるリセツト
   回路とを設けてなるコンピユータミシンの記録媒
   体カセツト装着装置。