JPH0137760B2 - - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 この発明は、所望楽音周波数に対応する周期で
繰返し変化する変数データを発生し、この変数デ
ータを楽音信号発生のために使用する電子楽器の
ウエーブゼネレータに関する。 〔従来の技術〕 波形メモリに記憶した波形の順次サンプル点振
幅値を順次読み出して楽音信号もしくは音源信号
を得る場合、発生すべき音の周波数に対応する定
数を繰返し演算（加算又は減算）し、その演算結
果に応じて前記波形メモリの読み出しアドレスを
進める方式の電子楽器は既に公知である。このよ
うな電子楽器において、従来は上述の周波数に対
応する定数を鍵盤の各音に個々に対応して記憶装
置に記憶させておくようにしていた（特開昭49−
130213号公報参照）。 〔発明が解決しようとする問題点〕 従来の電子楽器では、周波数に対応する定数を
鍵盤の各音に個々に対応して記憶装置に記憶させ
ておくようにしているため、例えば、鍵数が61鍵
であれば、61の種類の定数を記憶させておくこと
になり、該記憶装置に比較的大きな容量が要求さ
れ、コスト高になるという問題があつた。 この発明は、上述の点に鑑みてなされたもの
で、周波数に対応する定数を記憶する記憶装置を
小容量化したウエーブゼネレータを提供すること
を目的とする。 〔問題点を解決するための手段および作用〕 この発明によれば、複数の鍵を有する鍵盤と、
前記鍵盤での鍵操作に対応して該操作された鍵の
音名およびオクターブを示す音名データおよびオ
クターブデータからなるキーデータを発生するキ
ーデータ発生手段と、所定オクターブの各音名の
楽音の周波数にそれぞれ対応する複数ビツトから
なる複数の定数データを記憶する記憶手段と、前
記記憶手段から前記音名データに基づき、該音名
データが示す音名に対応する前記定数データを読
み出す読出し手段と、前記記憶手段から読み出さ
れた定数データに基づき前記楽音の周波数に対応
した周期で繰返し変化する複数ビツトからなる変
数データを出力する変数データ発生手段と、前記
変数データ発生手段から出力された変数データの
ビツト位置を前記オクターブデータに応じてシフ
トすることにより該変数データを変更し、前記キ
ーデータが示す鍵の楽音周波数に対応する周期で
繰返し変化するデータを出力する変更手段と、前
記変更手段から出力されるデータに基づき対応す
る周波数の楽音信号を発生する楽音発生手段と を具えて構成される。 〔実施例〕 以下この発明の一実施例を添付図面にもとづい
て詳細に説明しよう。 第１図はこの発明のウエーブゼネレータ１０を
使用した電子楽器の一例を示す概略ブロツク図
で、押鍵検出回路１２は鍵盤１１に配された各鍵
のキースイツチのオンまたはオフ動作を検出し、
押圧された鍵を識別する情報を出力する。発音割
当て回路１３は押鍵検出回路１２から前記押圧さ
れた鍵を識別する情報を受入して、この情報が表
わす鍵の発音を同時最大発音数（例えば12音）に
対応するチヤンネルのいずれかに割当てる。発音
割当て回路１３は各チヤンネルに対応する記憶位
置を有し、或る鍵の発音が割当てられたチヤンネ
ルに対応する記憶位置にその鍵を表わすキーコー
ドKCを記憶し、各チヤンネルに記憶したキーコ
ードKCを時分割的に順次出力する。鍵盤１１に
おける各鍵を識別するために、第１表に示すよう
にキーコードKCは鍵盤種類を表わす２ビツトの
鍵盤コードK₁，K₂、オクターブ音域を表わす３
ビツトのオクターブコードB₁，B₂，B₃及び１オ
クターブ内の12の音名を表わす４ビツトのノート
コードN₁，N₂，N₃，N₄の計９ビツトのコード
によつて構成される。 なお、この実施例においては、鍵盤１１の鍵域
がC₂音からC₇音までの範囲であるものとする。
そして、第１オクターブ音域のオクターブコード
“000”は最低音のC₂音にだけ使用されるものと
しており、そのコードB₃〜N₁は“0001110”とな
る。“001”という値の第２オクターブ音域のオク
ターブコードB₃，B₂，B₁はＣ＃ ₂音からC₃音まで
に使用し、以下同様に、低音側のＣ＃ 音から高音
側のＣ音までを１オクターブとして同一のオクタ
ーブコードB₃，B₂，B₁を使用するものとし、第
６オクターブ音域“101”のオクターブコードは
Ｃ＃ ₆〜C₇音に使用される。

【表】

【表】 この実施例においては、複数の音を同時に発音
可能とするために各種カウンタ、論理回路、記憶
装置等を時分割的に供用せしめるようにダイナミ
ツク論理的に構成してあるので、装置の動作を規
制するクロツクパルスの時間関係は極めて重要で
ある。第２図ａは主にクロツクパルスφ₁を示す
グラフで、このパルスφ₁は各チヤンネルの時分
割動作を制御するものであり、例えば1μs（マイク
ロ秒；10^-6秒）の周期を有している。チヤンネル
数が12であるから、主クロツクパルスφ₁によつ
て順次区切られる1μs幅のタイムスロツトは第１
チヤンネル〜第12チヤンネルに順次対応させられ
る。第２図ｂに示すように、各タイムスロツトを
順に第１チヤンネル時間〜第12チヤンネル時間と
いうことにする。各チヤンネル時間は循環して発
生する。従つて、発音割当て回路１３で発音割当
てされた鍵を表わすキーコードKCは、割当てら
れたチヤンネルの時間に一致して順次時分割的に
出力される。例えば、第１チヤンネルにペダル鍵
盤の第２オクターブ音域のＣ音（C₃）が割当て
られ、第２チヤンネルに上鍵盤の第５オクターブ
音域のＧ音（G₆）が割当てられ、第３チヤンネ
ルに上鍵盤の第５オクターブ音域のＣ音（C₆）
が割当てられ、第４チヤンネルに下鍵盤の第４オ
クターブ音域のＥ音（E₅）が割当てられており、
第５〜第12チヤンネルには発音が割当てられてい
ないとすると、発音割当て回路１３から各チヤン
ネル時間に同期して時分割的に出力されるキーコ
ードKCの内容は第２図ｃのようになる。第５チ
ヤンネルから第12チヤンネルの出力はすべて
“０”である。 また、発音割当て回路１３は押圧鍵が発音割当
てされたチヤンネルにおいて発音がなされるべき
であることを表わすアタツク開始信号（またはキ
ーオン信号）ASを各チヤンネル時間に同期して
時分割的に出力する。更に、各チヤンネルに発音
割当てされた鍵が離鍵され、これにより発音が減
衰状態となるべきことを表わすデイケイ開始信号
（またはキーオフ信号）DSを各チヤンネル時間に
同期して時分割的に出力する。これらの信号AS，
DSは楽音の振幅エンベロープ制御（発音制御）
のために利用される。更に、発音割当て回路１３
では、エンベロープ発生器１４からそのチヤンネ
ルにおける発音が終了したことを表わすデイケイ
終了信号DFを受入し、その信号DFにもとづいて
当該チヤンネルに関する各種記憶をクリアし発音
割当てを完全に解消するクリア信号CCを出力す
る。第２図ｃの例において、第１チヤンネルと第
２チヤンネルに割当てられた鍵が現在押圧中であ
り、第３チヤンネルと第４チヤンネルに割当てら
れた鍵が離鍵されその発音が減衰状態であり、第
４チヤンネルにおいてはタイムスロツトt₁のとき
発音終了してデイケイ終了信号DFが発生され、
12チヤンネル時間遅れたタイムスロツトt₂のとき
クリア信号CCが出力されるとすると、第２図ｄ
〜ｇに示すように各信号AS，DS，DF，CCが生
じる。なお、タイムスロツトt₂のときクリア信号
CCが出力されるので、第４チヤンネルのアタツ
ク開始信号ASとデイケイ開始信号DSは消去され
る。このとき第２図ｃの第４チヤンネル時間のキ
ーコードKCが消去されるが、図では説明の都合
上そのまま描いてある。 発音割当て回路１３から出力される各種信号
KC，AS，DS，CCがどのチヤンネルのものであ
るかは、第２図に示したように、チヤンネル時間
によつて区別できるようになつている。 発音割当て回路１３から出力されたキーコード
KCはウエーブゼネレータ１０に加わり、該ウエ
ーブゼネレータ１０からは、波形メモリ１５から
楽音（音源）波形の順次サンプル点振幅値を読み
出させるための変数データ（アドレスデータ）
XqFが発生される。この実施例では波形メモリ
１５はフイート数の異なる音源波形が並列的に読
み出されるようになつており、２フイート２′、
４フイート４′、８フイート８′、16フイート１
６′、32フイート３２′の音にそれぞれ対応してメ
モリ１５Ａ〜１５Ｅが設けられている。 エンベロープ発生器１４は、発音割当て回路１
３から与えられる各種信号AS，DS，CC等にも
とづいて、アタツク・デイケイ等の特性をもつエ
ンベロープ波形EVを発生する。このエンベロー
プ波形EVによつて波形メモリ１５から読み出さ
れる音源波形信号に経時的な音量振幅エンベロー
プが付加され、発音が制御される。 波形メモリ１５から読み出された各フイート
２′〜３２′の音源波形信号は分配回路１６に加わ
り、鍵盤種類などに応じてライン１７または１８
に適宜分配される。ライン１７に分配された音源
波形信号は電圧制御型フイルタ（VCF）１９に
加わり、音色制御がなされる。ライン１８に分配
された音源波形信号は音色フイルタ群２０に加わ
り、音色制御がなされる。電圧制御型フイルタ１
９のフイルタ特性は制御電圧（図示せず）によつ
て可変され、音色フイルタ群２０のフイルタ特性
は各種音色に対応して固定されている。従つて両
系列において異なつた音質の音が作り出される。
音色制御された楽音波形信号はエクスプレツシヨ
ン等その他適宜の音制御回路２１を経て、サウン
ドシステム２２から発音される。 ウエーブゼネレータ１０の詳細例は第３図及び
第４図に分割して示されている。ウエーブゼネレ
ータ１０のうちノートデコーダ２３、定数メモリ
２４、キーボルト発生回路２５の詳細例は第３図
に、アキユムレータ２６、オクターブ制御回路２
７、ビツト位置切替え回路２８の詳細例は第４図
に示されている。 第３図及び第４図の回路において各種回路素子
は第５図に示すような手法で図示されている。第
５図ａはインバータ、同図ｂ，ｃはアンド回路、
同図ｄ，ｅはオア回路、同図ｆは１ビツトの遅延
フリツプフロツプを示す。アンド回路あるいはオ
ア回路において入力数が少ない場合は同図ｂ，ｄ
に示すような通常の表示図法を採用し、入力数が
多い場合は同図ｃ，ｅの図法を採用する。同図
ｃ，ｅにおいては、回路の入力側に１本の入力線
を描き、複数の信号線をこの入力線に交叉させ、
同回路に入力されるべき信号の信号線と入力線と
の交叉点を丸印で囲むようにしている。従つて同
図ｃの場合、論理式はＱ＝Ａ・Ｂ・Ｄであり、同
図ｅの例の場合、論理式はＱ＝Ａ＋Ｂ＋Ｃであ
る。また、第５図ｇはシフトレジスタを示し、ブ
ロツク中に括弧でくくつて示した分数の分子の数
はシフトレジスタのステージ数、分母の数はシフ
トレジスタの入力データのビツト数を示す。遅延
フリツプフロツプ及びシフトレジスタにはシフト
用クロツクパルスを特に図示しないが、1μs周期
の主クロツクパルスφ₁（詳しくは２相クロツクパ
ルス）によつてシフトされる。 発音割当て回路１３から供給されるキーコード
KCのうちノーコードN₁〜N₄はノートデコーダ
２３に加わり、該ノートコードN₁〜N₄が表わす
音名に対応する出力ラインにデコード出力を生じ
る。定数メモリ２４は１オクターブ内の12の音名
Ｃ〜Ｂの周波数に比例する定数データＦを２進形
式で予め記憶したもので、前記ノートデコーダ２
３の出力に応じてノートコードN₁〜N₄が表わす
音名に対応する定数データＦが読み出される。ア
キユムレータ２６はメモリ２４から読み出された
定数データＦを規則的時間間隔Ｔ毎に繰返し加算
し、変数データqFを得る。ｑは、時間間隔Ｔが
経過する毎に、１、２、３、４、…と順次増加す
る変数である。 アキユムレータ２６の出力qFはビツト位置切
替え回路２８に加えられ、オクターブ制御回路２
７から与えられるオクターブ切替データＸの値に
応じてその２進ビツト位置が左または右へシフト
される。換言すれば、１オクターブ内の各音名周
波数に対応して規則的に変化する変数データqF
に対してオクターブ切替データＸを乗算し、該オ
クターブ切替データＸが指定するオクターブ音域
における当該音名の周波数に対応する変数データ
XqFを得る。 オクターブ切替データＸはオクターブコード
B₁〜B₃の内容にもとづいて発生される。１オク
ターブのへだたりは周波数比が２：１であるの
で、定数メモリ２４に記憶した音名の属するオク
ターブ音域を基本オクターブとすると、発生しよ
うとする音のオクターブ音域がこの基本オクター
ブよりもｎオクターブ上のときはＸの値は2ⁿであ
り、ｎオクターブ下のときはＸの値は2^-nである。
すなわち、オクターブ単位の周波数の関係は２の
ベキ乗であるため、２進ビツト位置切替回路２８
によつてオクターブの切替制御を行なうことがで
きるのである。 ところで、定数メモリ２４に記憶する定数デー
タＦの値は、前記基本オクターブにおける当該音
名の周波数ｆと、アキユムレータ２６において同
じデータＦが１秒間に加算される回数Ｎと、波形
メモリ１５に記憶した波形１周期分のアドレス数
Ｍとによつて定まる。すなわち、 Ｆ＝ｆ・Ｍ／Ｎ …(1) という関係式によつて定数データＦの10進値が決
定される。第(1)式にもとづいて求めた各音名に対
応する定数データＦを２進数に変換し、この２進
の定数データＦを定数メモリ２４に予め記憶させ
ておく。 変数データXqFにおいて変数ｑの値は１秒後
にＮとなるので、前記(1)式は下記のように書き換
えることができる。 XF＝Xf・Ｍ／Ｎ …(2) 従つてオクターブ切換データＸの値に比例して
周波数が切替わる。前述のようにデータＸは２の
ベキで与えられるので、周波数Xfは基本オクタ
ーブの周波数ｆの２のベキ乗で切替わることにな
り、オクターブ単位で発生音の周波数が切替えら
れる。すなわち発生音のオクターブ音域が選択さ
れる。 従つて、ビツト位置切替回路２８においてアキ
ユムレータ２６の出力データqFのビツト位置を
左に（上位桁に）シフトすると、データＸによつ
て2ⁿの乗算を行なうことになるので、シフトした
ビツト位置の数ｎだけオクターブが上がる。ま
た、同切替え回路２８においてデータqFのビツ
ト位置を右に（下位桁に）シフトすると、データ
Ｘによつて2^-nの乗算を行なうことになるので、
シフトしたビツト位置の数ｎだけオクターブが下
がる。 第３図において、ノートデコーダ２３は前記第
１表に示したような内容のノートコードN₁〜N₄
を各音名Ｃ＃ 〜Ｃ別にデコードし得るように論理
が組まれたアンド回路群２３Ａによつて構成され
ている。定数メモリ２４は、デコーダ２３の出力
に応じて所定の値の10ビツトの２進定数データＦ
（F₁〜F₁₀）を得るように論理が組まれたオア回路
群２４Ａと、鍵盤コードK₁，K₂の内容に応じて
オア回路群２４Ａの出力を選択するゲート部２４
Ｂとを具えている。 第４図に示すビツト位置切替え回路２８は左シ
フト動作（2ⁿの掛算）を行なうようになつている
ので、定数メモリ２４には最低オクターブ音域に
おける各12音の周波数に比例する定数データＦを
記憶している。但し、前記第１表に示した真の最
低オクターブ音域はオクターブコードB₁，B₂，
B₃の内容が“000”である第１オクターブ音域で
あるが、前述の通り、この第１オクターブ音域に
属する音はC₂音だけである。そこで、この実施
例のウエーブゼネレータ１０ではオクターブコー
ドB₃，B₂，B₁の内容が“001”である第２オクタ
ーブ音域を最低オクターブ（基本オクターブ）と
して取扱うようにし、該第２オクターブ音域に属
する12音名（C₂＃ 、D₂、…B₂、C₃）の周波数に
対応する定数データＦをメモリ２４の各アドレス
にそれぞれ記憶させている。そして、第１オクタ
ーブ音域に属する唯一の音、C₂音に関しても特
別に定数データＦを記憶しておくようにしてい
る。すなわち、第２表に示すように基本オクター
ブ（第２オクターブ音域）に属するＣ音（C₃）
の1/2の値のデータがC₂音の定数データＦとして
読み出されるようにオア回路群２４Ａにおいて論
理が組まれている。また、この実施例においては
鍵盤種類別に若干異なる値のデータＦをメモリ２
４に記憶しているが、第２表には下鍵盤音のみに
ついて示した。

【表】 C₂音に関する定数データＦはC₂音のみに使用
されるので、ノートデコーダ２３においてノート
コードN₁〜N₄がC₂音のものかあるいはそれ以外
のＣ音のものであるかを区別する必要がある。そ
こで、C₂音専用のアンド回路２９がアンド回路
群２３Ａに設けられている。このアンド回路２９
にはオクターブコードの各ビツトB₁〜B₃のデー
タをインバータで反転したデータB₁〜B₃が加わ
つており、オクターブコードB₁〜B₃が第１オク
ターブ音域の場合、データ“000”が反転されて
“111”となるのでアンド回路２９が動作可能とな
る。従つて、第１オクターブ音域のＣ音すなわち
C₂音のノートコードN₁〜N₄が供給されると、ア
ンド回路２９の出力が“１”となり、メモリ２４
からC₂音専用の定数データＦが読み出される。 なお、定数メモリ２４から読み出された定数デ
ータＦはすべて同一オクターブ音域（基本オクタ
ーブ）のものとして取扱われるので、C₂音に対
応する第１オクターブ音域を表わすオクターブコ
ードB₁〜B₃を第２オクターブ音域のデータに変
換する必要がある。そのため、オクターブコード
B₁〜B₃を第４図のノア回路３０に入力し、“000”
のとき該ノア回路３０から生じる信号“１”をオ
ア回路３１に加えてビツトB₁のデータを“１”
にする。これにより、オクターブコードB₃，B₂，
B₁が“000”の場合“001”に変換され、その後、
オクターブ制御回路２７の３ビツトの12ステージ
シフトレジスタ２７Ａに入力される。 ノア回路３０の出力“１”はライン３２を経て
第３図のインバータ３４で反転され、ノートデコ
ーダ２３のアンド回路３３に加わる。アンド回路
３３は第１オクターブ音域のＣ音（C₂音）以外
のＣ音のノートコードN₁〜N₄をデコードするた
めの回路であり、C₂音のノートコードN₁〜N₄が
供給された場合ライン３２からの信号“１”によ
つて該アンド回路３３が不動作となる。 この実施例においては、同じ音名でも所属鍵盤
に応じて若干異なる値の定数データＦがメモリ２
４から読み出されるようになつている。第３図に
おいて、鍵盤コードK₁，K₂はデコーダ２４Ｃで
デコードされ、その内容に応じて上鍵盤信号UE、
下鍵盤信号LE、またはペダル鍵盤信号PEが発生
させる。オア回路群２４Ａからはノートデコーダ
２３の出力にもとづいて同一音名に関する定数デ
ータＦが各鍵盤別に並列的に読み出され、それら
の定数データＦがゲート部２４Ｂにおいて前記鍵
盤信号UE，LE，PEに応じて選択される。 オア回路群２４Ａにおける入力接続態様を参照
すれば明らかなように、ビツトF₄よりも下位の
ビツトのデータが鍵盤別に異なつており、ビツト
F₅よりも上位のビツトのデータは各鍵盤とも同
一である。従つて、鍵盤毎の定数データＦの値の
相違はごく僅かであり、この相違は、この定数デ
ータＦを使用して発生した楽音波形信号に対して
僅かなピツチのずれをもたらす。この実施例で
は、前記第２表に示すように設定された下鍵盤音
の各音名Ｃ＃ 〜Ｃに関する定数データＦが正規の
ピツチの楽音波形を発生しうるようになつてい
る。従つて、第６図に示すように下鍵盤音はピツ
チずれが０セントである。また、上鍵盤音の各音
名に対応する定数データＦは正規のピツチよりも
幾分高いピツチの楽音波形を発生し得るような値
に設定されており、しかも各音名のピツチずれは
一様ではなく、第６図に示すようにＣ＃ からＣ音
へと音高が上がるにつれてピツチずれ量は＋3.7
セントから＋1.86セントまで下がるようになつて
いる。また、ペダル鍵盤音の各音名に対応する定
数データＦは正規のピツチよりも幾分低いピツチ
の楽音波形を発生しうるような値に設定されてい
る。しかも第６図に示すようにＣ＃ からＣ音へと
音高が上がるにつれてピツチずれ量は−3.7セン
トから−1.86セントとへ移行するようになつてい
る。 以上のように鍵盤別に定数データＦの値を若干
異ならせるようにした理由は、同時に発生される
楽音波形の位相が完全に逆相になつて発生音が打
消されるような事態の発生を防止するためであ
る。すなわち、異なる鍵盤間において同一音高の
鍵が２つ同時に押鍵されることはよくあることで
あり、この場合両鍵盤音を全く同一周波数で発生
すると、両音の位相が逆相となつた場合に音が打
消されるという不都合が生じる。しかし、この実
施例のように定数データＦの値を若干異ならせれ
ば、異なる鍵盤間において同一音高の鍵が同時に
押鍵された場合でも両押鍵音の位相が完全に逆相
となることは起り得ず、音が打消されることはな
い。 ゲート部２４Ｂにおいては、鍵盤信号UE，LE
またはPEによつて動作可能となつたアンド回路
を経て定数データＦの各ビツトデータF₁〜F₁₀が
選択され、オア回路で各ビツト別にまとめられ
る。キーコードN₁〜N₄，B₁〜B₃，K₁，K₂は前
述のように各チヤンネル別に時分割的に供給され
るので、定数メモリ２４からは各チヤンネルに割
当てられた音の音名に対応する定数データＦ（F₁
〜F₁₀）が時分割的に読み出される。 読み出された定数データＦは第４図のアキユム
レータ２６に供給される。アキユムレータ２６は
21ビツトの加算器群２６Ａと21ビツトの12ステー
ジシフトレジスタ群２６Ｂとを有する。加算器群
２６Ａの出力はアンド回路群２６Ｃを介してシフ
トレジスタ群２６Ｂで12チヤンネル時間遅延され
る。シフトレジスタ群２６Ｂの各ビツト出力Q₁
〜Q₂₁（qF）はビツト位置切替え回路２８に加わ
ると共に、加算器群２６Ａに帰還され、定数デー
タF₁〜F₁₀(F)が加算される。従つて各チヤンネル
別に時分割的に定数データＦを累算することが可
能になつており、１つのチヤンネルに関する定数
データＦは12チヤンネル時間（12μs）毎に繰返し
加算される。加算器群２６Ａの下位10ビツトの加
算器としては全加算器が用いられており、定数デ
ータＦの各ビツトデータF₁〜F₁₀が下位10ビツト
の全加算器群に対する加算入力となる。加算器群
２６Ａの上位11ビツトの加算器には半加算器が用
いられており、これらの半加算器群においては下
位ビツトに加算器のキヤリイ出力COからキヤリ
イ入力CIに加わるキヤリイ信号とシフトレジス
タ群２６Ｂの対応ビツト位置から帰還されるビツ
トが加算される。アンド回路群２６Ｃは発音割当
て回路１３から与えられるクリア信号CCによつ
て不動作となり、アキユムレータ２６の計算値を
クリアする。 ビツト位置切替え回路２８は、オクターブ切替
え済みの変数データXqFの各ビツトS₁〜S₁₅を導
き出すための15個の５入力型オア回路から成るオ
ア回路群２８Ａと、このオア回路群２８Ａ内の各
オア回路に対応してそれぞれ５個設けられた合計
75個の２入力型アンド回路から成るアンド回路群
２８Ｂとを具えている。アンド回路群２８Ｂにお
いて各ビツトS₁〜S₁₅に対応してそれぞれ５個設
けられているアンド回路は、オクターブ制御回路
２７のデコーダ２７Ｂの５本の出力ラインの信号
によつてそれぞれ各別に動作可能とされるように
なつている。アキユムレータ２６の出力Q₁〜Q₂₁
はデコーダ２７Ｂの５本の出力X₁，X₂，X₃，
X₄，X₅にそれぞれ対応して所定のビツトS₁〜S₁₅
に振分けられるようにアンド回路群２８に入力さ
れる。変数データqFの各ビツトQ₁〜Q₂₁のビツト
位置がデコーダ２７Ｂの各出力X₂〜X₁に対応し
て切替えられて変数データXqF（S₁〜S₁₅）が得ら
れる態様は第３表の通りである。

〔発明の効果〕

以上説明したようにこの発明によれば、周波数
に対応する定数データとして所望オクターブ内の
各音に対応するものだけをメモリに記憶しておけ
ばよいので、メモリの記憶容量が全鍵数分の定数
データを記憶する従来の装置に比べてはるかに縮
小される。

【図面の簡単な説明】

第１図はこの発明のウエーブゼネレータの一実
施例を電子楽器の全体的構成と関連して示すブロ
ツク図、第２図は第１図に示した発音割当て回路
の動作を説明するためのタイミングチヤート、第
３図及び第４図は第１図に示したウエーブゼネレ
ータ各部の詳細例を示す回路図、第５図は各種回
路素子の図示方法を説明するための図、第６図は
鍵盤別に定数データＦの値を僅かに異ならせるこ
とによつて実現される各鍵盤音のピツチずれの状
態を示すグラフ、第７図はキーボルト発生回路に
おける最高音検出動作を説明するためのタイミン
グチヤートである。 １０……ウエーブゼネレータ、１５……波形メ
モリ、２４……定数メモリ、２６……アキユムレ
ータ、２７……オクターブ制御回路、２８……ビ
ツト位置切替え回路。

Claims (1)

1. 【特許請求の範囲】 １ 複数の鍵を有する鍵盤と、 前記鍵盤での鍵操作に対応して該操作された鍵
   の音名およびオクターブを示す音名データおよび
   オクターブデータからなるキーデータを発生する
   キーデータ発生手段と、 所定オクターブの各音名の楽音の周波数にそれ
   ぞれ対応する複数ビツトからなる複数の定数デー
   タを記憶する記憶手段と、 前記記憶手段から前記音名データに基づき、該
   音名データが示す音名に対応する前記定数データ
   を読み出す読出し手段と、 前記記憶手段から読み出された定数データに基
   づき前記楽音の周波数に対応した周期で繰返し変
   化する複数ビツトからなる変数データを出力する
   変数データ発生手段と、 前記変数データ発生手段から出力された変数デ
   ータのビツト位置を前記オクターブデータに応じ
   てシフトすることにより該変数データを変更し、
   前記キーデータが示す鍵の楽音周波数に対応する
   周期で繰返し変化するデータを出力する変更手段
   と、 前記変更手段から出力されるデータに基づき対
   応する周波数の楽音信号を発生する楽音発生手段
   と を具えた電子楽器のウエーブゼネレータ。