JPH0138244B2

JPH0138244B2 -

Info

Publication number: JPH0138244B2
Application number: JP21149582A
Authority: JP
Inventors: Seizo Nakamura; Toshio Oohashi
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 1982-12-03
Filing date: 1982-12-03
Publication date: 1989-08-11
Also published as: JPS59102167A

Description

【発明の詳細な説明】（技術分野）本発明は、ある一定時間の間の値の平均値を順
次に求め、その値があらかじめ設定した値を超え
たかどうかを検出する回路をデイジタル回路で実
現するためのものである。

（従来技術）第１図は、一部をデイジタル化した従来の遅延
検波回路の例を示す。１は入力端子で、MSK
（Minimum Shift Keying）等のデイジタル位相
変調された信号が加えられる。２は遅延回路であ
り、デイジタル信号のたとえば１ビツトの時間に
当る遅延を与える。３は排他的論理和回路、４は
低域波器であり、排他的論理和回路３の出力
を、デイジタル信号のほぼ１ビツトの間の平均値
を与えるためのものであり、その近似値を与える
最も簡単な例として第２図に示す。５はアナログ
コンパレータであり、低域波器４の出力がデイ
ジタル的な「１」の電圧のたとえば1/2を超えた
かどうかを判定するもので、1/2を超えたときは
例えば「１」を出力し、超えないときは「０」を
出力する。アナログコンパレータ５の一例として
第３図のような演算増幅器がある。

第４図は第１図の各部の出力波形の一例を示す
もので、横軸は時間軸である。第４図のEXOR
は排他的論理和回路３の出力で、入力端子１から
のデイジタル信号入力によつて、「１」「０」の幅
が変化する。第４図のLPFは低域波器４の出
力でデイジタル信号のほぼ１ビツト分の時間平均
が行なわれる。横軸に平行な点線は、「１」、「０」
出力の1/2を示し、このレベルを境にして、アナ
ログコンパレータ５の出力は第４図のCOMPに
示すように変化する。

ところで、第１図の低域波器４及びアナログ
コンパレータ５はアナログ回路であるので、LSI
化が極めてむずかしいという欠点があつた。

（発明の目的）本発明は、LSI化に適した移動平均値検出装置
を提供することを目的とする。

（発明の構成）本発明の構成は、サンプリング用クロツク発振
器と前記クロツク発振器に同期して書き込まれる
2^N（Ｎは正の整数）段シフトレジスタ及びＮビツ
トアツプダウンカウンタならびにデイジタルコン
パレータをそなえ、前記シフトレジスタの１段目
と最後にデータが書き込まれる2^N段目とのデータ
が同じ値のときはカウントせず、シフトレジスタ
の１段目と2^N段目とのデータが異なるときは当該
異なる状態に応じて前記クロツク発振器と同期し
てアツプカウント又はダウンカウントすること、
さらに加えてはアツプダウンカウンタの各ビツト
がすべて「１」のときはアツプカウントの条件が
成立してもアツプカウントせず、またアツプダウ
ンカウンタの各ビツトがすべて「０」となつたと
きはダウンカウントの条件が成立してもダウンカ
ウントしないことを特徴とする移動平均値検出装
置である。以下実施例について詳細に説明する。

（実施例）第５図は、本発明の第１の実施例を説明するた
めの回路であり、１，２，３及び６は第１図と同
様のものであり、７は2^N段のシフトレジスタ（Ｎ
は正の整数とする。）、８はサンプリングクロツク
用発振器、９は論理回路であり、シフトレジスタ
７の最初にデータが書き込まれる第１段目と最後
にデータが書き込まれる第2^N段目とを入力する。
１０はＮビツトのアツプダウンカウンタ、１１は
デイジタルコンパレータである。

排他的論理和回路３の出力データは、サンプリ
ングクロツク用発振器８のクロツクに従つてサン
プリングされ、2^N段シフトレジスタ７の第１段目
Ａに読み込まれる。この読み込まれたデータはサ
ンプリング用クロツク発振器８のクロツクが１サ
イクル進む毎に、右側にシフトされ、第１段目Ａ
に読み込まれたサンプリングデータは、2^N−１個
のサンプリングクロツクによつて2^N段シフトレジ
スタ７の2^N段目Ｂまでシフトされる。

論理回路９は、第６図に示すように論理動作を
するもので、2^N段シフトレジスタ７の１段目Ａの
内容と、2^N段目Ｂの内容によつて、アツプダウン
カウンタ１０のアツプカウント、ダウンカウント
を決定する。

サンプリング用発振器８の周波数cは排他的論
理和回路３からの出力をできるだけ忠実にサンプ
リングするような高い周波数であり、一般的には
シヤノンの定理から、再現が必要な最高周波数の
２倍以上という、一つの条件がある。さらに、次
の計算式で決定される周波数が選ばれる。

c＝2^N−１／Ｔ但し、Ｔは平均値を得ようとする時間長であ
る。

次にこのように構成した回路の動作を説明す
る。

まず、シフトレジスタ７の各段の内容及びアツ
プダウンカウンタの各ビツトの内容はすべて
「０」であるとする。サンプリングクロツク８が
１サイクル進むと、サンプリングデータは、まず
シフトレジスタ７の１段目Ａに取り込まれる。こ
の値が「１」であつたとすると、次のサンプリン
グクロツクでシフトレジスタ７の２段目にＡの値
が移るとともに、第６図の論理動作からアツプダ
ウンカウンタ１０は１ビツトアツプカウントす
る。以下、サンプリングクロツクに従つてサンプ
リングデータがシフトレジスタ７内を順次移動
し、サンプリングデータの「１」の数だけアツプ
ダウンカウンタ１０の内容が増加する。サンプリ
ングクロツク数が2^Nになると最初のサンプリング
データはシフトレジスタ７の2^N段目Ｂに現れ、２
段目〜2^N段目の各段の内容が「１」である数は、
アツプダウンカウンタ１０の内容と一致する。次
にシフトレジスタ７の１段目Ａと2^N段目Ｂの値が
一致したときは２段目〜2^N段目の「１」の数は、
次のサンプリングクロツクでシフトレジスタの内
容が１段ずつ移つても変化しない。このときは、
アツプダウンカウンタ１０の内容も変化しない。
また、シフトレジスタ７の１段目Ａの内容が
「１」で2^N段目Ｂの内容が「０」のときは次のサ
ンプリングクロツクで２段目〜2^N段目の「１」の
数は１つ増加し、アツプダウンカウンタ１０の内
容も１つ増加する。逆にシフトレジスタ７の１段
目Ａの内容が「０」で2^N段目Ｂの内容が「１」の
ときは、シフトレジスタ７の２段目〜2^N段目の
「１」の数は１つ減少し、アツプダウンカウンタ
１０の内容も１つ減少する。

以上の説明から理解できるように、シフトレジ
スタ７の２段目〜2^N段目の「１」の数とアツプダ
ウンカウンタ１０の内容とは、常に一致すること
となる。従つて、デイジタルコンパレータ１１で
あらかじめ設定した値と比較すれば、その値を超
えたかどうかの出力を出力端子６に得ることがで
きる。また、シフトレジスタ７の２段目〜2^N段目
の内容の「１」の数は、その時刻からＴだけさか
のぼつた時間までの間でどれだけの割合で「１」
の数があつたかを示すもの、この数と2^N−１を比
較すれば、上記時間内の時間平均を求めているこ
とになる。シフトレジスタ７の内容はサンプリン
グ用発振器８の周期に従つて順次変化して行くの
でＴ時間内の移動平均値が求められる。

次に、サンプリングデータがＴ時間すべて
「１」であつたとすると、シフトレジスタ７の２
段目〜2^N段目はすべて「１」となり、同様にアツ
プダウンカウンタ１０の内容もＮビツトすべて
「１」となる。すなわち「１」の数は2^N−１であ
る。

また、平均値が1/2であるときは、「１」の数
は、2^N-1＋１と、2^N-1−１の中間であり、「１」
の数が2^N-1＋１であるとき、すなわちアツプダウ
ンカウンタ１０のMSBのみが「１」で残りのＮ
−１ビツトが「０」であるときは、平均値は1/2
より大きい。また、「１」の数が2^N-1−１である
とき、すなわちアツプダウンカウンタ１０の
MSBのみが「０」で残りのＮ−１ビツトが「１」
であるときは、平均値は1/2より小さい。従つて
平均値が1/2より大きいか小さいかを判定すれば
よいような場合（ほとんどの場合がこれに当る）
は、デイジタルコンパレータ１１としてはアツプ
ダウンカウンタ１０のMSBが「１」であるか
「０」であるかを検出するだけの簡単なものでよ
い。

平均値が０〜１の任意の値を超えたかどうかを
検出するときには、０〜１の任意の値に2^N-1を乗
じた数をデイジタルコンパレータ１１に設定すれ
ばよい。

ところで第５図に示した第１の実施例では、シ
フトレジスタ７の２段目〜2^N段目の「１」の数と
アツプダウンカウンタ１０の内容とが、何らかの
原因（雑音等のじよう乱）で一致しなくなると、
正しい平均値を検出しなくなるという不都合を生
じる。

これを防ぐために改良したものが第２の実施例
であり、第７図に示す。第７図において、１２，
１３は論理回路であり、他の符号は第５図と同様
のものである。論理回路１２は、アツプダウンカ
ウンタ１０のＮビツトの値がすべて「１」のとき
論理回路９の出力を入力する論理回路１３のゲー
トを閉じて、論理回路９からアツプカウントの指
示が出ても、カウントさせず、逆にアツプダウン
カウンタ１０のＮビツトの値がすべて「０」のと
きは、論理回路９からダウンカウントの指示が出
ても論理回路１３のゲートを閉じてカウントさせ
ないようにする。

次に第７図の動作を説明すると、何らかの原因
で、アツプダウンカウンタ１０の値がシフトレジ
スタ７の内容より大になつたとすると、サンプリ
ングデータが「１」の連続になつてきたときに、
シフトレジスタ７の内容がすべて「１」となる前
にアツプダウンカウンタ１０のＮビツトがすべて
「１」となつてしまう。しかし、論理回路１２及
び１３の働きで、それ以上はアツプカウントしな
いから、シフトレジスタ７の値がすべて「１」と
なつてから「１」の数が減少しはじめると、シフ
トレジスタ７の２段目〜2^N段目の「１」の数とア
ツプダウンカウンタ１０の値は一致するようにな
る。

以下同様にしてアツプダウンカウンタ１０の値
がシフトレジスタ７の内容より小となつたとき
は、シフトレジスタ７の２段目〜2^N段目の値がす
べて「０」となつたときに補正され、以後、シフ
トレジスタ７の内容とアツプダウンカウンタ１０
の内容は一致するようになる。

サンプリングデータが、Ｔ時間すべて「１」と
なる場合やすべて「０」となる場合は、きわめて
高い確率で起るので、まれにシフトレジスタ７の
内容とアツプダウンカウンタ１０の内容が一致し
なくなつたときでも、ただちに補正され、常に正
しい平均値が検出できる。

なお、第８図の第３の実施例として例示したよ
うにデイジタルコンパレータ１１に論理回路１４
を付加し、デイジタルコンパレータ１１の検出動
作にヒステリシス特性を持たせると、動作をより
安定にすることができる。すなわち、たとえばデ
イジタルコンパレータ１１の出力が「０」のとき
は、次に「１」になるときの検出点レベルを一定
値だけ上げ（例えば２だけ上げる。）、逆にデイジ
タルコンパレータ１１の出力が「０」のときは次
に「１」になるときにデイジタルコンパレータ１
１の検出点レベルを一定値だけ下げ（例えば２だ
け下げる）ようにすると、入力信号の細かい変動
で出力が短時間に上げ下げすることがなくなるの
で、安定な動作ができる。これは、第５図に示し
た第１の実施例及び第７図に示した第２の実施例
のいずれにも適用できる。雑音の多い信号を扱う
場合に有効である。

以上、第１、第２、第３の実施例は、シフトレ
ジスタ７の１段目のデータが「１」が2^N段目のデ
ータが「０」であるときアツプカウントするよう
にしたものであつた。第９図のようにインバータ
１５をコンパレータ１１の後段に接続すること
で、簡単にシフトレジスタ７の１段目のデータが
「１」で2^N段目のデータが「０」であるときダウ
ンカウントし、シフトレジスタ７の１段目のデー
タが「０」で2^N段目のデータが「１」であるとき
アツプカウントして移動平均値検出装置が実現で
きる。

（発明の効果）以上説明したように簡単なデイジタル回路を構
成することにより移動平均値を検出できるので、
LSI化が可能である。

【図面の簡単な説明】

第１図は従来の構成を示す回路図、第２図は従
来の低域波器の回路図の一例、第３図は従来の
アナログコンパレータの回路図の一例、第４図は
第１図の各部の波形図、第５図は本発明の一実施
例を示す回路図、第６図は論理回路９の動作を示
す図、第７図は本発明の第２の実施例を示す回路
図、第８図、第９図は本発明の第３及び第４の実
施例を説明するための回路図である。１……入力端子、２……遅延回路、３……排他
的論理和回路、６……出力端子、７……シフトレ
ジスタ、８……サンプリング用クロツク発振器、
９……論理回路、１０……アツプダウンカウン
タ、１１……コンパレータ、１２，１３，１４…
…論理回路、１５……インバータ。

Claims

【特許請求の範囲】１ある一定時間の値の平均値を順次に求め、そ
の値があらかじめ設定した値を越えたか否かを検
出する移動平均値検出装置において、サンプリング用クロツク発振器と、該クロツク発振器に同期して書き込まれるシフ
トレジスタと、該シフトレジスタの１段目のデータと最終段目
とのデータとが異なつた値の時はアツプカウント
信号又はダウンカウント信号を出力し、該各々の
データが同じ値の時は該何れの信号も出力しない
論理回路と、該アツプカウント信号又はダウンカウント信号
に基づきカウント動作を行なうアツプダウンカウ
ンターと、該カウンター内でカウントされている値とあら
かじめ決められた値とを比較するコンパレータと
から構成されたことを特徴とする移動平均値検出
装置。２シフトレジスタの１段目のデータが「１」で
最終段目のデータが「０」である異なる状態のと
きはアツプカウントまたはダウンカウントし、シ
フトレジスタの１段目のデータが「０」で最終段
目のデータが「１」である異なる状態のときはダ
ウンカウント又はアツプカウントすることを特徴
とする特許請求の範囲第１項記載の移動平均値検
出装置。３ある一定時間の値の平均値を順次に求め、そ
の値があらかじめ設定した値を越えたか否かを検
出する移動平均値検出装置において、サンプリング用クロツク発振器と、該クロツク発振器に同期して書き込まれるシフ
トレジスタと、該シフトレジスタの１段目のデータと最終段目
とのデータとが異なつた値の時はアツプカウント
信号又はダウンカウント信号を出力し、該各々の
データが同じ値の時は該何れの信号も出力しない
第１の論理回路と、該アツプカウント信号又はダウンカウント信号
に基ずきカウント動作を行なうアツプダウンカウ
ンターと、該アツプダウンカウンタの各ビツトがすべて
「１」のときはアツプカウントの条件が成立して
もアツプカウントせず、またアツプダウンカウン
トの各ビツトがすべて「０」となつたときはダウ
ンカウントの条件が成立してもダウンカウントし
ない第２の論理回路と、該カウンター内でカウントされている値とあら
かじめ決められた値とを比較するコンパレータと
から構成されたことを特徴とする移動平均値検出
装置。