JPH07193473A

JPH07193473A - 波形変化検出回路

Info

Publication number: JPH07193473A
Application number: JP33023993A
Authority: JP
Inventors: Kazunori Nishizono; 和則西薗
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1993-12-27
Filing date: 1993-12-27
Publication date: 1995-07-28

Abstract

(57)【要約】【目的】本発明は、入力されてくる周期的なアナログ信
号の波形変化を検出する波形変化検出回路に関し、小さ
な回路規模で波形変化を検出できるようにすることを目
的とする。【構成】クロックに同期して、アナログ信号そのものか
ら導出される閾値を用いてアナログ信号を２値化する２
値化手段１１と、２値化手段１１の出力値をアナログ信
号の周期分シフトしつつラッチするシフトレジスタ手段
１２と、シフトレジスタ手段１２の出力値と入力値とを
比較することで、アナログ信号の波形変化発生を検出す
る比較手段１３とを備えるように構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、入力されてくる周期的
なアナログ信号の波形変化を検出する波形変化検出回路
に関し、特に、小さな回路規模で波形変化を検出できる
ようにする波形変化検出回路に関する。

【０００２】様々な監視システムにおいて、周期性を持
つアナログ信号の波形変化を検出する要求がある。この
ような要求を実現する波形変化検出回路は、システムの
実用性を高めるためにも、小さな回路規模で波形変化を
検出できるようにする必要がある。

【０００３】

【従来の技術】図１１に、従来の波形変化検出回路の回
路構成を図示する。この図に示すように、従来の波形変
化検出回路では、入力されてくる周期的なアナログ信号
の波形変化を検出するために、入力されてくるアナログ
信号をサンプリングしてホールドするサンプリングホー
ルド回路１と、このサンプリングホールド回路１のホー
ルドするアナログ信号をディジタル信号に変換するＡ／
Ｄ変換器２と、このＡ／Ｄ変換器２の出力する１周期分
のディジタル信号を記憶する第１のメモリ３／第２のメ
モリ４と、この２つの第１のメモリ３／第２のメモリ４
の記憶するディジタル信号を比較する比較回路５とを備
える構成を採る。

【０００４】このような構成を採る従来の波形変換検出
回路では、処理対象となるアナログ信号が入力されてく
ると、サンプリングホールド回路１は、このアナログ信
号をサンプリングしてホールドし、Ａ／Ｄ変換器２は、
このサンプリングホールド回路１のホールドするアナロ
グ信号をディジタル信号に変換して、１周期分を単位に
して交互に第１のメモリ３／第２のメモリ４に格納して
いく。

【０００５】そして、この格納処理を受けて、比較回路
５は、第１のメモリ３の格納する１周期分のディジタル
信号と、第２のメモリ４の格納する１周期分のディジタ
ル信号とを比較することで、入力されてくるアナログ信
号の波形に変化が発生したのか否かを検出して出力す
る。

【０００６】このようにして、従来の波形変化検出回路
では、処理対象となるアナログ信号の波形データを順次
検出する構成を採って、この検出した現周期の波形デー
タと１周期前の波形データとを比較することで、そのア
ナログ信号に波形変化が発生したのか否かを検出すると
いう構成を採っているのである。

【０００７】

【発明が解決しようとする課題】しかしながら、このよ
うな従来技術に従っていると、大きな回路規模のＡ／Ｄ
変換器２が必要となるとともに、このＡ／Ｄ変換器２の
サンプリング数と出力ビット数とから規定される大きな
メモリ容量の第１のメモリ３／第２のメモリ４が必要と
なるという問題点があった。

【０００８】すなわち、従来の波形変化検出回路に従っ
ていると、回路規模が大きくなってしまうという問題点
があったのである。本発明はかかる事情に鑑みてなされ
たものであって、小さな回路規模で、入力されてくる周
期的なアナログ信号の波形変化を検出する新たな波形変
化検出回路の提供を目的とする。

【０００９】

【課題を解決するための手段】図１（ａ)(ｂ)(ｃ）に、
入力されてくる周期的なアナログ信号の波形変化の検出
処理を実行する本発明の波形変化検出回路１０の原理構
成を図示する。

【００１０】図１（ａ）に原理構成を図示する波形変化
検出回路１０は、入力されてくるアナログ信号をアナロ
グ信号そのものから導出される閾値を用いて２値化する
２値化手段１１と、２値化手段１１の出力値をアナログ
信号の周期分シフトしつつラッチするシフトレジスタ手
段１２と、シフトレジスタ手段１２の出力値と入力値と
を比較することで、アナログ信号の波形変化発生を検出
する比較手段１３と、比較手段１３の検出する波形変化
の発生頻度が規定以上のときに、アナログ信号の波形変
化発生を外部に出力する出力手段１４とを備える。

【００１１】一方、図１（ｂ）に原理構成を図示する波
形変化検出回路１０は、入力されてくるアナログ信号を
アナログ信号そのものから導出される閾値を用いて２値
化する２値化手段１１と、２値化手段１１の出力値をア
ナログ信号の周期分シフトしつつラッチするシフトレジ
スタ手段１２と、規定の計数周期に従って、シフトレジ
スタ手段１２の出力値を計数する第１のカウンタ手段１
５と、この計数周期に従って、シフトレジスタ手段１２
の入力値を計数する第２のカウンタ手段１６と、第１の
カウンタ手段１５の計数値と、第２のカウンタ手段１６
の計数値とを比較することで、アナログ信号の波形変化
発生を検出する比較手段１７と、比較手段１７の検出す
る波形変化の発生頻度が規定以上のときに、アナログ信
号の波形変化発生を外部に出力する出力手段１８とを備
える。

【００１２】一方、図１（ｃ）に原理構成を図示する波
形変化検出回路１０は、入力されてくるアナログ信号を
アナログ信号そのものから導出される閾値を用いて２値
化する２値化手段１１と、規定の計数周期に従って、２
値化手段１１の出力値を計数するカウンタ手段１９と、
カウンタ手段１９のバイナリ出力対応に備えられて、こ
の計数周期に従って、対応するバイナリ出力値をアナロ
グ信号の周期分シフトしつつラッチする複数のシフトレ
ジスタ手段２０と、シフトレジスタ手段２０の出力値と
入力値とを比較することで、アナログ信号の波形変化発
生を検出する比較手段２１と、比較手段２１の検出する
波形変化の発生頻度が規定以上のときに、アナログ信号
の波形変化発生を外部に出力する出力手段２２とを備え
る。

【００１３】これらの原理構成図に図示する２値化手段
１１は、例えば図２に示すように、入力されてくるアナ
ログ信号を閾値と比較することで２値化するコンパレー
タ手段２３と、コンパレータ手段２３の出力値をクロッ
クに同期してラッチするラッチ手段２４と、ラッチ手段
２４の出力値に応じて充放電を実行することで閾値を生
成する充放電手段２５と、アナログ信号の１周期毎に充
放電手段２５の充放電電圧をリセットするリセット手段
２６とから構成されることがある。

【００１４】

【作用】図１（ａ）に原理構成を図示する波形変化検出
回路１０では、２値化手段１１は、例えば図２に示す構
成を採ることで、入力されてくるアナログ信号そのもの
から導出される閾値を用いて、入力されてくるアナログ
信号をクロックに同期して２値化していく。

【００１５】この２値化処理を受けて、シフトレジスタ
手段１２は、２値化手段１１の出力値をアナログ信号の
周期分シフトしつつラッチする。このラッチ処理に従っ
て、入力されてくるアナログ信号の周期性に変化がない
場合には、図３に示すように、シフトレジスタ手段１２
の出力する出力値は、シフトレジスタ手段１２に入力さ
れてくる入力値と同一の２値化値を示すことになる。

【００１６】これから、比較手段１３は、シフトレジス
タ手段１２の出力値と入力値とを比較することで、入力
されてくるアナログ信号の波形データに変化が発生した
のか否かを検出し、この検出結果を受けて、出力手段１
４は、比較手段１３の検出する波形変化の発生頻度が規
定以上のときに、アナログ信号の波形変化発生を外部に
出力する。

【００１７】このようにして、図１（ａ）に原理構成を
図示する波形変化検出回路１０を用いることで、回路規
模の小さな簡単な回路構成に従って、入力されてくる周
期的なアナログ信号の波形変化を検出できるようにな
る。

【００１８】一方、図１（ｂ）に原理構成を図示する波
形変化検出回路１０では、２値化手段１１は、例えば図
２に示す構成を採ることで、入力されてくるアナログ信
号そのものから導出される閾値を用いて、入力されてく
るアナログ信号をクロックに同期して２値化していく。

【００１９】この２値化処理を受けて、シフトレジスタ
手段１２は、２値化手段１１の出力値をアナログ信号の
周期分シフトしつつラッチし、このラッチ処理を受け
て、第１のカウンタ手段１５は、規定の計数周期に従っ
て、シフトレジスタ手段１２の出力値を計数し、一方、
第２のカウンタ手段１６は、この計数周期に従って、シ
フトレジスタ手段１２の入力値を計数する。

【００２０】上述したように、入力されてくるアナログ
信号の周期性に変化がない場合には、シフトレジスタ手
段１２の出力する出力値は、シフトレジスタ手段１２に
入力されてくる入力値と同一の２値化値を示す。従っ
て、入力されてくるアナログ信号の周期性に変化がない
場合には、第１のカウンタ手段１５の計数値と、第２の
カウンタ手段１６の計数値とは同一値を示すことにな
る。

【００２１】これから、比較手段１７は、第１のカウン
タ手段１５の計数値と、第２のカウンタ手段１６の計数
値とを比較することで、入力されてくるアナログ信号の
波形データに変化が発生したのか否かを検出し、この検
出結果を受けて、出力手段１８は、比較手段１７の検出
する波形変化の発生頻度が規定以上のときに、アナログ
信号の波形変化発生を外部に出力する。

【００２２】このようにして、図１（ｂ）に原理構成を
図示する波形変化検出回路１０を用いることで、回路規
模の小さな簡単な回路構成に従って、入力されてくる周
期的なアナログ信号の波形変化を検出できるようにな
る。

【００２３】一方、図１（ｃ）に原理構成を図示する波
形変化検出回路１０では、２値化手段１１は、例えば図
２に示す構成を採ることで、入力されてくるアナログ信
号そのものから導出される閾値を用いて、入力されてく
るアナログ信号をクロックに同期して２値化していく。

【００２４】この２値化処理を受けて、カウンタ手段１
９は、規定の計数周期に従って、２値化手段１１の出力
値を計数し、この計数処理を受けて、各シフトレジスタ
手段２０は、カウンタ手段１９の対応するバイナリ出力
値をアナログ信号の周期分シフトしつつラッチする。こ
のラッチ処理に従って、入力されてくるアナログ信号の
周期性に変化がない場合には、各シフトレジスタ手段２
０の出力する出力値は、各シフトレジスタ手段２０に入
力されてくる入力値と同一の２値化値を示すことにな
る。

【００２５】これから、比較手段２１は、各シフトレジ
スタ手段２０の出力値と入力値とを比較することで、入
力されてくるアナログ信号の波形データに変化が発生し
たのか否かを検出し、この検出結果を受けて、出力手段
２２は、比較手段２１の検出する波形変化の発生頻度が
規定以上のときに、アナログ信号の波形変化発生を外部
に出力する。

【００２６】このようにして、図１（ｃ）に原理構成を
図示する波形変化検出回路１０を用いることで、回路規
模の小さな簡単な回路構成に従って、入力されてくる周
期的なアナログ信号の波形変化を検出できるようにな
る。

【００２７】

【実施例】以下、実施例に従って本発明を詳細に説明す
る。図４に、図１（ａ）に原理構成を図示した本発明の
波形変化検出回路１０の一実施例を図示する。ここで、
この波形変化検出回路１０には、周期Ｔを持つアナログ
信号が入力されてくることを想定している。

【００２８】図中、３０はクロック源であって、周期Ｔ
_cを持つクロックを発生するもの、３１はＮ分周器であ
って、クロック源３０の発生するクロックを分周するこ
とで、入力されてくるアナログ信号の周期Ｔと同一周期
を持つクロックを発生するもの、３２は２値化回路であ
って、入力されてくるアナログ信号を２値化するもの、
３３はＮビットで構成されるシフトレジスタであって、
クロック源３０の発生するクロックに同期して、２値化
回路３２の出力する２値化値をアナログ信号の周期分シ
フトしつつラッチするもの、３４はＥＯＲ回路であっ
て、シフトレジスタ３３の出力する出力値と、シフトレ
ジスタ３３に入力される入力値との排他的論理和値を算
出して出力するものである。

【００２９】ここで、シフトレジスタ３３は、２値化回
路３２の出力する２値化値をアナログ信号の周期分シフ
トしつつラッチするものであることから、シフトレジス
タ３３のＮビット構成と、クロック源３０の発生するク
ロックの周期Ｔ_cと、入力されてくるアナログ信号の周
期Ｔとの間には、「Ｔ＝Ｔ_c×Ｎ」という関係式が成立
することになる。

【００３０】そして、この２値化回路３２は、抵抗Ｒ₂
とコンデンサＣ₂とから構成されて、入力されてくるア
ナログ信号の直流成分を除去するハイパスフィルタ３５
と、ハイパスフィルタ３５の出力電圧値Ｖ_aと、アナロ
グ信号の波形特性から導出される比較電圧値Ｖ_bとの大
小を比較してハイレベル値／ローレベル値を出力するコ
ンパレータ３６と、クロック源３０の発生するクロック
に同期して、コンパレータ３６の出力をラッチしてシフ
トレジスタ３３／ＥＯＲ回路３４に出力するＤ型フリッ
プフロップ３７と、Ｄ型フリップフロップ３７のラッチ
値に応じて、＋Ｖ_c／−Ｖ_cの電圧値を発生して出力す
るバッファ３８と、反転増幅器と抵抗Ｒ ₁とコンデンサ
Ｃ₁とから構成されて、バッファ３８の出力電圧値に従
ってコンパレータ３６の用いる比較電圧値Ｖ_bを生成す
る積分回路３９と、Ｎ分周器３１の出力するクロックを
制御信号にしてＯＮ／ＯＦＦすることで、積分回路３９
の充電する電圧を放電するスイッチ４０とから構成され
る。

【００３１】次に、このように構成される図４の実施例
の波形変化検出回路１０の動作処理について説明する。
周期Ｔを持つアナログ信号が入力されてくると、コンパ
レータ３６は、ハイパスフィルタ３５の出力する出力電
圧値Ｖ_aと、積分回路３９の生成する比較電圧値Ｖ_bと
の大小を比較して、「Ｖ_a≧Ｖ_b」を検出するときには
ローレベル値を出力し、「Ｖ_a＜Ｖ_b」を検出するとき
にはハイレベル値を出力していく。

【００３２】このコンパレータ３６の出力処理を受け
て、Ｄ型フリップフロップ３７は、クロック源３０の発
生するクロックに同期して、コンパレータ３６の出力を
ラッチしてバッファ３８に出力し、このＤ型フリップフ
ロップ３７の出力処理を受けて、バッファ３８は、Ｄ型
フリップフロップ３７がローレベル値をラッチするとき
には“−Ｖ_c”の電圧値を出力し、ハイレベル値をラッ
チするときには“＋Ｖ_c”の電圧値を出力していく。

【００３３】このようにして、積分回路３９には、クロ
ック源３０の発生するクロックの周期Ｔ_cを単位にし
て、“−Ｖ_c”か“＋Ｖ_c”の電圧が順次入力されてい
くことになる。

【００３４】積分回路３９は、この入力を受けて、

【００３５】

【数１】

【００３６】という積分式に従って、コンパレータ３６
の用いる比較電圧値Ｖ_bを生成する。従って、積分回路
３９は、バッファ３８が“−Ｖ_c”の電圧値を出力する
ときには、前回出力した比較電圧値Ｖ_bを、

【００３７】

【数２】

【００３８】に従って更新し、一方、バッファ３８が
“＋Ｖ_c”の電圧値を出力するときには、前回出力した
比較電圧値Ｖ_bを、

【００３９】

【数３】

【００４０】に従って更新していくよう処理するのであ
る。すなわち、積分回路３９は、Ｎ分周器３１に従って
スイッチ４０がＯＮすることで比較電圧値Ｖ_bが“０”
にリセットされると、その後、コンパレータ３６が「Ｖ
_a≧Ｖ_b」を検出するときには、〔数２〕式に従って比
較電圧値Ｖ_bを増加させていくとともに、「Ｖ_a＜
Ｖ_b」を検出するときには、〔数３〕式に従って比較電
圧値Ｖ_bを減少させていく。

【００４１】このようにして、２値化回路３２は、図５
に示すように、入力されてくるアナログ信号から比較電
圧値Ｖ_bを生成して、その生成した比較電圧値Ｖ_bを用
いて、入力されてくるアナログ信号を２値化してシフト
レジスタ３３／ＥＯＲ回路３４に出力していくよう処理
するのである。

【００４２】そして、シフトレジスタ３３は、この２値
化回路３２の出力処理を受けて、出力されるアナログ信
号の２値化値をアナログ信号の周期分シフトしつつラッ
チする。このラッチ処理に従って、入力されてくるアナ
ログ信号の周期性に変化がない場合には、シフトレジス
タ３３の出力する２値化値は、シフトレジスタ３３に入
力されてくる２値化値と同一の値を示すことになる。

【００４３】これから、このシフトレジスタ３３の出力
する２値化値と、シフトレジスタ３３に入力されてくる
２値化値とを受けて、ＥＯＲ回路３４は、両者の２値化
値が一致するときには、入力されてくるアナログ信号の
波形データに変化が発生しないことを表示すべくローレ
ベル値を出力し、両者の２値化値がしないときには、入
力されてくるアナログ信号の波形データに変化が発生し
たことを表示すべくハイレベル値を出力する。

【００４４】このようにして、図４に示す波形変化検出
回路１０では、Ａ／Ｄ変換器や大容量のメモリを用いる
ことなく、簡略な構成に従って、入力されてくる周期的
なアナログ信号の波形変化を検出できるようになる。

【００４５】この図４に示す実施例では、積分回路３９
として反転増幅器を用いるものを開示したが、図６
（ａ）に示すような抵抗Ｒ₁とコンデンサＣ₁とからな
る積分構成を用いることも可能である。この構成を採る
ときには、「Ｖ_a≧Ｖ_b」のときに、バッファ３８が
“＋Ｖ_c”の電圧値を出力することで比較電圧値Ｖ_bを
増加させていくようにするために、Ｄ型フリップフロッ
プ３７の反転Ｑ端子の出力値がバッファ３８に入力され
る構成が採られることになる。また、積分回路３９とし
て、図６（ｂ）に示すように、コンデンサＣ₁と、２つ
の電流源と、Ｄ型フリップフロップ３７の出力値に応じ
ていずれかの電流源を選択するスイッチとからなる積分
構成を用いることも可能である。

【００４６】次に、図１（ｂ）に原理構成を図示した波
形変化検出回路１０の実施例について説明する。図７
に、図１（ｂ）に原理構成を図示した波形変化検出回路
１０の一実施例を図示する。ここで、この波形変化検出
回路１０には、周期Ｔを持つアナログ信号が入力されて
くることを想定しており、図４に図示したものと同じも
のについては同一の記号で示してある。

【００４７】図中、４１は分周器であって、クロック源
３０の発生するクロックを分周することで、周期Ｔx を
持つクロックを発生するもの、４２はＡＮＤ回路であっ
て、シフトレジスタ３３の出力する２値化値と、クロッ
ク源３０の発生するクロックとの論理積値を算出して出
力するもの、４３はＡＮＤ回路であって、シフトレジス
タ３３に入力される２値化値と、クロック源３０の発生
するクロックとの論理積値を算出して出力するもの、４
４はカウンタであって、ＡＮＤ回路４２の出力するハイ
レベル値を計数するとともに、分周器４１の発生するク
ロックに従ってその計数値をリセットするもの、４５は
カウンタであって、ＡＮＤ回路４３の出力するハイレベ
ル値を計数するとともに、分周器４１の発生するクロッ
クに従ってその計数値をリセットするもの、４６は比較
回路であって、分周器４１がクロックを発生するとき
に、２つのカウンタ４４，４５の計数値が一致するか否
かを検出するものである。

【００４８】この比較回路４６は、この検出処理を実行
するために、カウンタ４４／カウンタ４５のバイナリ出
力対応に備えられて、カウンタ４４のバイナリ出力値
と、カウンタ４５のバイナリ出力値との排他的論理和値
を算出して出力する複数のＥＯＲ回路４７と、これらの
ＥＯＲ回路４７の出力値の論理和値を算出して出力する
ＯＲ回路４８と、このＯＲ回路４８の出力値と分周器４
１の発生するクロックとの論理積値を算出して出力する
ＡＮＤ回路４９とを備える。

【００４９】次に、このように構成される図７の実施例
の波形変化検出回路１０の動作処理について説明する。
図４の実施例で説明した動作に従って、２値化回路３２
は、入力されてくるアナログ信号から比較電圧値Ｖ_bを
生成して、その比較電圧値Ｖ_bを用いて、入力されてく
るアナログ信号を２値化してシフトレジスタ３３に出力
していく。

【００５０】この出力処理を受けて、ＡＮＤ回路４２
は、シフトレジスタ３３の出力するハイレベル値を通過
させ、カウンタ４４は、分周器４１の発生するクロック
に従って計数値をリセットしてから、次のクロックが発
生するまでの間、そのハイレベル値を計数していく。一
方、ＡＮＤ回路４３は、シフトレジスタ３３に入力され
るハイレベル値を通過させ、カウンタ４５は、分周器４
１の発生するクロックに従って計数値をリセットしてか
ら、次のクロックが発生するまでの間、そのハイレベル
値を計数していく。

【００５１】上述したように、シフトレジスタ３３は、
２値化回路３２の出力するアナログ信号の２値化値をア
ナログ信号の周期分シフトしつつラッチするので、入力
されてくるアナログ信号の周期性に変化がない場合に
は、カウンタ４４の計数する計数値と、カウンタ４５の
計数する計数値とは同一の値を示すことになる。

【００５２】これから、カウンタ４４の出力する計数値
と、カウンタ４５の出力する計数値とを受けて、比較回
路４６は、分周器４１がクロックを発生するときにあっ
て、両者の計数値が一致するときには、入力されてくる
アナログ信号の波形データに変化が発生しないことを表
示すべくローレベル値を出力し、両者の計数値が一致し
ないときには、入力されてくるアナログ信号の波形デー
タに変化が発生したことを表示すべくハイレベル値を出
力する。

【００５３】このようにして、図７に示す波形変化検出
回路１０では、Ａ／Ｄ変換器や大容量のメモリを用いる
ことなく、簡略な構成に従って、入力されてくる周期的
なアナログ信号の波形変化を検出できるようになる。

【００５４】図８に、この図７の実施例のタイムチャー
トを図示する。このタイムチャートにも図示してあるよ
うに、この図７の実施例に従うと、入力されてくるアナ
ログ信号の波形データに揺らぎが生ずることで、２値化
回路３２の出力値に変動が生じたり、あるいは、入力さ
れてくるアナログ信号の波形データが急激な変化を示す
ことで、２値化回路３２の出力する２値化値が正確な反
復性を示さないようなことが起きても、周期Ｔ_xの間で
のカウンタ４４の計数値とカウンタ４５の計数値とが一
致すれば、入力されてくるアナログ信号の波形データに
変化が発生しない旨を出力することから、図４の実施例
に比べてノイズに強いという特徴を持つことになる。

【００５５】次に、図１（ｃ）に原理構成を図示した波
形変化検出回路１０の実施例について説明する。図９
に、図１（ｃ）に原理構成を図示した波形変化検出回路
１０の一実施例を図示する。ここで、この波形変化検出
回路１０には、周期Ｔを持つアナログ信号が入力されて
くることを想定しており、図４／図７に図示したものと
同じものについては同一の記号で示してある。

【００５６】図中、５０はＡＮＤ回路であって、２値化
回路３２の出力する２値化値と、クロック源３０の発生
するクロックとの論理積値を算出して出力するもの、５
１はカウンタであって、ＡＮＤ回路５０の出力するハイ
レベル値を計数するとともに、分周器４１の発生するク
ロックに従ってその計数値をリセットするもの、５２は
カウンタ５１のバイナリ出力対応に備えられる複数のシ
フトレジスタであって、分周器４１の発生するクロック
に同期して、カウンタ５１の出力する出力値をアナログ
信号の周期分シフトしつつラッチするもの、５３は比較
回路であって、分周器４１がクロックを発生するとき
に、シフトレジスタ５２の出力する出力値と、シフトレ
ジスタ５２に入力される入力値とが一致するか否かを検
出するものである。

【００５７】この比較回路５３は、この検出処理を実行
するために、シフトレジスタ５２の出力値と入力値との
排他的論理和値を算出して出力するシフトレジスタ５２
対応に備えられる複数のＥＯＲ回路５４と、これらのＥ
ＯＲ回路５４の出力値の論理和値を算出して出力するＯ
Ｒ回路５５と、このＯＲ回路５５の出力値と分周器４１
の発生するクロックとの論理積値を算出して出力するＡ
ＮＤ回路５６とを備える。

【００５８】次に、このように構成される図９の実施例
の波形変化検出回路１０の動作処理について説明する。
図４の実施例で説明した動作に従って、２値化回路３２
は、入力されてくるアナログ信号から比較電圧値Ｖ_bを
生成して、その比較電圧値Ｖ_bを用いて、入力されてく
るアナログ信号を２値化してＡＮＤ回路５０に出力して
いく。

【００５９】この出力処理を受けて、ＡＮＤ回路５０
は、２値化回路３２の出力するハイレベル値を通過さ
せ、カウンタ５１は、分周器４１の発生するクロックに
従って計数値をリセットしてから、次のクロックが発生
するまでの間、そのハイレベル値を計数していく。

【００６０】この計数処理を受けて、各シフトレジスタ
５２は、分周器４１がクロックを発生するときに、カウ
ンタ５１の出力するバイナリ出力値をアナログ信号の周
期分シフトしつつラッチする。このラッチ処理に従っ
て、入力されてくるアナログ信号の周期性に変化がない
場合には、各シフトレジスタ５２の出力する２値化値
は、各シフトレジスタ５２に入力されてくる２値化値と
同一の値を示すことになる。

【００６１】これから、各シフトレジスタ５２の出力す
る２値化値と、各シフトレジスタ５２に入力される２値
化値とを受けて、比較回路５３は、分周器４１がクロッ
クを発生するときにあって、両者の２値化値が一致する
ときには、入力されてくるアナログ信号の波形データに
変化が発生しないことを表示すべくローレベル値を出力
し、両者の２値化値が一致しないときには、入力されて
くるアナログ信号の波形データに変化が発生したことを
表示すべくハイレベル値を出力する。

【００６２】このようにして、図９に示す波形変化検出
回路１０では、Ａ／Ｄ変換器や大容量のメモリを用いる
ことなく、簡略な構成に従って、入力されてくる周期的
なアナログ信号の波形変化を検出できるようになる。

【００６３】図１０に、この図９の実施例のタイムチャ
ートを図示する。図中、カウンタ出力Ａは、カウンタ５
１のバイナリ出力Ａ（最下位ビット）、カウンタ出力Ｂ
は、カウンタ５１のバイナリ出力Ｂ（中位ビット）、カ
ウンタ出力Ｃは、カウンタ５１のバイナリ出力Ｃ（最上
位ビット）、５２ーＡは、バイナリ出力Ａに接続される
シフトレジスタ５２、５２ーＢは、バイナリ出力Ｂに接
続されるシフトレジスタ５２、５２ーＣは、バイナリ出
力Ｃに接続されるシフトレジスタ５２を表している。ま
た、「２×Ｔ_x＝Ｔ」、従って、２ビット構成のシフト
レジスタ５２を想定している。

【００６４】この実施例も、入力されてくるアナログ信
号の波形データに揺らぎが生ずることで、２値化回路３
２の出力値に変動が生じたり、あるいは、入力されてく
るアナログ信号の波形データが急激な変化を示すこと
で、２値化回路３２の出力する２値化値が正確な反復性
を示さないようなことが起きても、周期Ｔ_xの間でのカ
ウンタ５１の計数値に反復性があれば、入力されてくる
アナログ信号の波形データに変化が発生しない旨を出力
することから、図４の実施例に比べてノイズに強いとい
う特徴を持つことになる。

【００６５】図４／図７／図９に開示した実施例では、
入力されてくるアナログ信号の波形データが１回でも変
化すると、直ちにその旨を出力していくという構成を開
示したが、ノイズに強い構成とするために、ＥＯＲ回路
３４／比較回路４６，５３の後段にカウンタを設けて、
規定の周期でリセットされるこのカウンタの計数値が規
定値以上を示すことを条件にして、その旨を出力してい
くという構成を採ることも可能である。

【００６６】図示実施例に従って本発明を開示したが、
本発明は、これに限定されるものではない。例えば、入
力されてくるアナログ信号の２値化方法は、実施例に開
示したものに限られるものではないのであって、例え
ば、今回のサンプリング電圧が前回のサンプリング電圧
よりも大きいときにはハイレベル値、小さいときにはロ
ーレベル値を出力するというような２値化方法を用いる
ことも可能である。

【００６７】

【発明の効果】以上説明したように、本発明によれば、
従来技術で必要としたＡ／Ｄ変換器や大容量のメモリを
必要とせずに、入力されてくる周期的なアナログ信号を
波形変化を検出できるようになることから、小さな回路
規模でもって、入力されてくる周期的なアナログ信号の
波形変化を検出できるようになる。

【図面の簡単な説明】

【図１】本発明の原理構成図である。

【図２】本発明の原理構成図である。

【図３】本発明の動作説明図である。

【図４】本発明の一実施例である。

【図５】２値化回路の動作説明図である。

【図６】積分回路の他の構成例である。

【図７】本発明の他の実施例である。

【図８】図７の実施例のタイムチャートである。

【図９】本発明の他の実施例である。

【図１０】図９の実施例のタイムチャートである。

【図１１】従来技術の説明図である。

【符号の説明】

１０波形変化検出回路１１２値化手段１２シフトレジスタ手段１３比較手段１４出力手段１５第１のカウンタ手段１６第２のカウンタ手段１７比較手段１８出力手段１９カウンタ手段２０シフトレジスタ手段２１比較手段２２出力手段

Claims

【特許請求の範囲】

【請求項１】入力されてくる周期的なアナログ信号の
波形変化を検出する波形変化検出回路において、クロックに同期して、アナログ信号そのものから導出さ
れる閾値を用いてアナログ信号を２値化する２値化手段
(11)と、上記２値化手段(11)の出力値をアナログ信号の周期分シ
フトしつつラッチするシフトレジスタ手段(12)と、上記シフトレジスタ手段(12)の出力値と入力値とを比較
することで、アナログ信号の波形変化発生を検出する比
較手段(13)とを備えることを、特徴とする波形変化検出回路。
【請求項２】入力されてくる周期的なアナログ信号の
波形変化を検出する波形変化検出回路において、クロックに同期して、アナログ信号そのものから導出さ
れる閾値を用いてアナログ信号を２値化する２値化手段
(11)と、上記２値化手段(11)の出力値をアナログ信号の周期分シ
フトしつつラッチするシフトレジスタ手段(12)と、規定の計数周期に従って、上記シフトレジスタ手段(12)
の出力値を計数する第１のカウンタ手段(15)と、上記計数周期に従って、上記シフトレジスタ手段(12)の
入力値を計数する第２のカウンタ手段(16)と、上記第１のカウンタ手段(15)の計数値と、上記第２のカ
ウンタ手段(16)の計数値とを比較することで、アナログ
信号の波形変化発生を検出する比較手段(17)とを備える
ことを、特徴とする波形変化検出回路。
【請求項３】入力されてくる周期的なアナログ信号の
波形変化を検出する波形変化検出回路において、クロックに同期して、アナログ信号そのものから導出さ
れる閾値を用いてアナログ信号を２値化する２値化手段
(11)と、規定の計数周期に従って、上記２値化手段(11)の出力値
を計数するカウンタ手段(19)と、上記カウンタ手段(19)のバイナリ出力対応に備えられ
て、上記計数周期に従って、該バイナリ出力値をアナロ
グ信号の周期分シフトしつつラッチする複数のシフトレ
ジスタ手段(20)と、上記シフトレジスタ手段(20)の出力値と入力値とを比較
することで、アナログ信号の波形変化発生を検出する比
較手段(21)とを備えることを、特徴とする波形変化検出回路。
【請求項４】請求項１、２又は３記載の波形変化検出
回路において、２値化手段(11)は、アナログ信号を閾値と比較すること
で２値化するコンパレータ手段(23)と、該コンパレータ
手段(23)の出力値をクロックに同期してラッチするラッ
チ手段(24)と、該ラッチ手段(24)の出力値に応じて充放
電を実行することで閾値を生成する充放電手段(25)とか
ら構成されることを、特徴とする波形変化検出回路。
【請求項５】請求項４記載の波形変化検出回路におい
て、アナログ信号の１周期毎に充放電手段(25)の充放電電圧
をリセットするリセット手段(26)を備えることを、特徴とする波形変化検出回路。
【請求項６】請求項１、２、３、４又は５記載の波形
変化検出回路において、比較手段(13,17,21)の後段に備えられて、該比較手段(1
3,17,21)の検出する波形変化の発生頻度が規定以上のと
きに、アナログ信号の波形変化発生を出力する出力手段
(14,18,22)を備えることを、特徴とする波形変化検出回路。