JPH0145097B2 - - Google Patents
Info
- Publication number
- JPH0145097B2 JPH0145097B2 JP8666783A JP8666783A JPH0145097B2 JP H0145097 B2 JPH0145097 B2 JP H0145097B2 JP 8666783 A JP8666783 A JP 8666783A JP 8666783 A JP8666783 A JP 8666783A JP H0145097 B2 JPH0145097 B2 JP H0145097B2
- Authority
- JP
- Japan
- Prior art keywords
- stage
- register
- contents
- shift register
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
- G06F17/10—Complex mathematical operations
- G06F17/18—Complex mathematical operations for evaluating statistical data, e.g. average values, frequency distributions, probability functions, regression analysis
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Data Mining & Analysis (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computational Mathematics (AREA)
- Mathematical Analysis (AREA)
- Life Sciences & Earth Sciences (AREA)
- Operations Research (AREA)
- Probability & Statistics with Applications (AREA)
- Bioinformatics & Cheminformatics (AREA)
- Algebra (AREA)
- Evolutionary Biology (AREA)
- Databases & Information Systems (AREA)
- Software Systems (AREA)
- General Engineering & Computer Science (AREA)
- Bioinformatics & Computational Biology (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】
（技術分野）
本発明はある一定時間内の値の平均値を順次求
め、該平均値の更に一定時間内の値の平均値を求
める二重移動平均値の検出をデイジタル回路で実
現するものである。
め、該平均値の更に一定時間内の値の平均値を求
める二重移動平均値の検出をデイジタル回路で実
現するものである。
（従来技術）
移動平均値をデイジタル回路で実現する方法は
特願昭57−211495号の明細書に記載されている方
法等がある。第１図は前記の従来例であり、該従
来例の動作を簡単に説明する。同図において１は
入力端子で１、０の２値のいずれかが入力され
る。２はＭ＋１段のシフトレジスタ（Ｍは正の整
数とする）、３はサンプリングクロツク用発振器、
４は論理回路でありシフトレジスタ２の最初にデ
ータが書き込まれる第１段目と、最後にデータが
書き込まれる第Ｍ＋１段目の内容を入力する。５
は少なくともＭまでカウントできるアツプダウン
カウンタ、６はデイジタルコンパレータである。
入力端子１のデータはサンプリングクロツク用発
振器３のクロツクに従つてサンプリングし、Ｍ＋
１段シフトレジスタ（以下シフトレジスタとい
う）の第１段目Ａに読み込まれる。前記データは
サンプリングクロツク用発振器３のクロツクが１
サイクル進む毎に右側にシフトし、Ｍ個のサンプ
リングクロツクによつてシフトレジスタ２のＭ＋
１段目Ｂまでシフトする。論理回路４は第２図に
示す論理動作をするものでシフトレジスタ２の１
段目Ａの内容と、Ｍ＋１段目Ｂの内容によつてア
ツプダウンカウンタ５のアツプカウントあるいは
ダウンカウントを決定する。サンプリングクロツ
ク用発振器３の周波数cは入力端子１に加えられ
る信号をできるだけ忠実にサンプリングするよう
な高い周波数であり、次の式で決められる周波数
が選ばれる。
特願昭57−211495号の明細書に記載されている方
法等がある。第１図は前記の従来例であり、該従
来例の動作を簡単に説明する。同図において１は
入力端子で１、０の２値のいずれかが入力され
る。２はＭ＋１段のシフトレジスタ（Ｍは正の整
数とする）、３はサンプリングクロツク用発振器、
４は論理回路でありシフトレジスタ２の最初にデ
ータが書き込まれる第１段目と、最後にデータが
書き込まれる第Ｍ＋１段目の内容を入力する。５
は少なくともＭまでカウントできるアツプダウン
カウンタ、６はデイジタルコンパレータである。
入力端子１のデータはサンプリングクロツク用発
振器３のクロツクに従つてサンプリングし、Ｍ＋
１段シフトレジスタ（以下シフトレジスタとい
う）の第１段目Ａに読み込まれる。前記データは
サンプリングクロツク用発振器３のクロツクが１
サイクル進む毎に右側にシフトし、Ｍ個のサンプ
リングクロツクによつてシフトレジスタ２のＭ＋
１段目Ｂまでシフトする。論理回路４は第２図に
示す論理動作をするものでシフトレジスタ２の１
段目Ａの内容と、Ｍ＋１段目Ｂの内容によつてア
ツプダウンカウンタ５のアツプカウントあるいは
ダウンカウントを決定する。サンプリングクロツ
ク用発振器３の周波数cは入力端子１に加えられ
る信号をできるだけ忠実にサンプリングするよう
な高い周波数であり、次の式で決められる周波数
が選ばれる。
c＝Ｍ／Ｔ
但しＴは平均値を得ようとする時間長である。
次に前述の如く構成した回路の動作を説明す
る。まずシフトレジスタ２の各段の内容及びアツ
プダウンカウンタの各ビツトの内容はすべて
「０」であるとする。サンプリングクロツク用発
振器３が１サイクル進むとサンプリングデータは
前記シフトレジスタ２の１段目Ａに取り込まれ
る。この値が「１」であつたとすると次のサンプ
リングクロツクでシフトレジスタ２の２段目にＡ
の値が移ると共に第２図の論理動作によつてアツ
プダウンカウンタ５は１ビツトアツプカウントす
る。以下サンプリングクロツクに従つてサンプリ
ングデータがシフトレジスタ２内を順次移動し、
サンプリングデータの「１」の数だけアツプダウ
ンカウンタ５の内容が増加する。サンプリングク
ロツク数がＭ＋１になると最初のサンプリングデ
ータはシフトレジスタ２のＭ＋１段目Ｂに現れ、
２段目〜Ｍ＋１段目の各段の内容が「１」である
数はアツプダウンカウンタ５の内容と一致する。
次にシフトレジスタ２の１段目ＡとＭ＋１段目Ｂ
の値が一致したときは、２段目〜Ｍ＋１段目の
「１」の数は次のサンプリングクロツクでシフト
レジスタ２の内容が１段ずつ移つても変化しな
い。このときはアツプダウンカウンタ５の内容も
変化しない。またシフトレジスタ２の１段目Ａの
内容が「１」でＭ＋１段目Ｂの内容が「０」のと
きは、次のサンプリングクロツクで２段目〜Ｍ＋
１段目の「１」の数は１つ増加しアツプダウンカ
ウンタ５の内容も１つ増加する。逆にシフトレジ
スタ２の１段目Ａの内容が「０」でＭ＋１段目Ｂ
の内容が「１」のときはシフトレジスタ２の２段
目〜Ｍ＋１段目の「１」の数は１つ減少し、アツ
プダウンカウンタ５の内容も１つ減少する。前述
の如くシフトレジスタ２の２段目〜Ｍ＋１段目の
「１」の数とアツプダウンカウンタ５の内容とは
常に一致することとなる。またシフトレジスタ２
の２段目〜Ｍ＋１段目の内容の「１」の数はその
時刻からＴだけ遡つた時間までの間で、どれだけ
の割合で「１」の数があつたかを示すもので、こ
の数とＭを比較すれば前記時間内の時間平均を求
めていることになる。シフトレジスタ２の内容は
サンプリングクロツク用発振器３の周期に従つて
順次変化していくのでＴ時間内の移動平均が求め
られる。デイジタルコンパレータ６にM/2を設定
すれば平均値が1/2を越えたかどうかを出力端子
７に得ることができる。なお第１図の回路でシフ
トレジスタ２の２段目〜Ｍ＋１段目の「１」の数
とアツプダウンカウンタ５の内容が何らかの原因
で、例えば雑音等の擾乱で一致しなくなるとそれ
以降は正しい移動平均値を示さなくなる。これを
防ぐために考えられたものが第３図に示す従来例
である。第３図において８，９は論理回路、第１
図と同一符号のものは同一または均等部分を示
す。論理回路８はアツプダウンカウンタ５の内容
がＭになつたとき論理回路４の出力を入力する論
理回路９のゲートを閉じて論理回路４からアツプ
カウントの指示が出てもカウントさせず、逆にア
ツプダウンカウンタ５の内容が０のときは論理回
路４からダウンカウントの指示が出てもカウント
させないようにする。前述のように構成すればサ
ンプリングデータがＭ個以上連続して「１」又は
「０」となるときに自動的に補正を行うので正し
い移動平均値を示すようになる。
る。まずシフトレジスタ２の各段の内容及びアツ
プダウンカウンタの各ビツトの内容はすべて
「０」であるとする。サンプリングクロツク用発
振器３が１サイクル進むとサンプリングデータは
前記シフトレジスタ２の１段目Ａに取り込まれ
る。この値が「１」であつたとすると次のサンプ
リングクロツクでシフトレジスタ２の２段目にＡ
の値が移ると共に第２図の論理動作によつてアツ
プダウンカウンタ５は１ビツトアツプカウントす
る。以下サンプリングクロツクに従つてサンプリ
ングデータがシフトレジスタ２内を順次移動し、
サンプリングデータの「１」の数だけアツプダウ
ンカウンタ５の内容が増加する。サンプリングク
ロツク数がＭ＋１になると最初のサンプリングデ
ータはシフトレジスタ２のＭ＋１段目Ｂに現れ、
２段目〜Ｍ＋１段目の各段の内容が「１」である
数はアツプダウンカウンタ５の内容と一致する。
次にシフトレジスタ２の１段目ＡとＭ＋１段目Ｂ
の値が一致したときは、２段目〜Ｍ＋１段目の
「１」の数は次のサンプリングクロツクでシフト
レジスタ２の内容が１段ずつ移つても変化しな
い。このときはアツプダウンカウンタ５の内容も
変化しない。またシフトレジスタ２の１段目Ａの
内容が「１」でＭ＋１段目Ｂの内容が「０」のと
きは、次のサンプリングクロツクで２段目〜Ｍ＋
１段目の「１」の数は１つ増加しアツプダウンカ
ウンタ５の内容も１つ増加する。逆にシフトレジ
スタ２の１段目Ａの内容が「０」でＭ＋１段目Ｂ
の内容が「１」のときはシフトレジスタ２の２段
目〜Ｍ＋１段目の「１」の数は１つ減少し、アツ
プダウンカウンタ５の内容も１つ減少する。前述
の如くシフトレジスタ２の２段目〜Ｍ＋１段目の
「１」の数とアツプダウンカウンタ５の内容とは
常に一致することとなる。またシフトレジスタ２
の２段目〜Ｍ＋１段目の内容の「１」の数はその
時刻からＴだけ遡つた時間までの間で、どれだけ
の割合で「１」の数があつたかを示すもので、こ
の数とＭを比較すれば前記時間内の時間平均を求
めていることになる。シフトレジスタ２の内容は
サンプリングクロツク用発振器３の周期に従つて
順次変化していくのでＴ時間内の移動平均が求め
られる。デイジタルコンパレータ６にM/2を設定
すれば平均値が1/2を越えたかどうかを出力端子
７に得ることができる。なお第１図の回路でシフ
トレジスタ２の２段目〜Ｍ＋１段目の「１」の数
とアツプダウンカウンタ５の内容が何らかの原因
で、例えば雑音等の擾乱で一致しなくなるとそれ
以降は正しい移動平均値を示さなくなる。これを
防ぐために考えられたものが第３図に示す従来例
である。第３図において８，９は論理回路、第１
図と同一符号のものは同一または均等部分を示
す。論理回路８はアツプダウンカウンタ５の内容
がＭになつたとき論理回路４の出力を入力する論
理回路９のゲートを閉じて論理回路４からアツプ
カウントの指示が出てもカウントさせず、逆にア
ツプダウンカウンタ５の内容が０のときは論理回
路４からダウンカウントの指示が出てもカウント
させないようにする。前述のように構成すればサ
ンプリングデータがＭ個以上連続して「１」又は
「０」となるときに自動的に補正を行うので正し
い移動平均値を示すようになる。
ところで移動平均は一種の低域波器と考えら
れるが１段だけの移動平均では減衰量が不足し、
必要な減衰量が得られないときに二段縦続した移
動平均（以下二重移動平均値という）を求める必
要がある場合がある。第１図又は第３図の出力端
子７に現われる出力は移動平均値がある設定値
（例えば1/2）を越えたかどうかを表わすもので移
動平均値そのものを表わしているわけではない。
従つて前記出力を次の移動平均値検出回路の入力
とするわけにはいかない。又アツプダウンカウン
タ５の内容は移動平均値を表わしているが、多値
となつているので、この多値のさらに移動平均を
求めようとすると極めて複雑な手順が必要であ
る。
れるが１段だけの移動平均では減衰量が不足し、
必要な減衰量が得られないときに二段縦続した移
動平均（以下二重移動平均値という）を求める必
要がある場合がある。第１図又は第３図の出力端
子７に現われる出力は移動平均値がある設定値
（例えば1/2）を越えたかどうかを表わすもので移
動平均値そのものを表わしているわけではない。
従つて前記出力を次の移動平均値検出回路の入力
とするわけにはいかない。又アツプダウンカウン
タ５の内容は移動平均値を表わしているが、多値
となつているので、この多値のさらに移動平均を
求めようとすると極めて複雑な手順が必要であ
る。
（発明の目的）
本発明の目的は前記欠点を除去し、極めて簡単
に二重移動平均値を求め該平均値がある設定値を
越えたかどうかを検出する回路をデイジタル回路
で実現する方式を提供するものである。以下図面
を用いて本発明の内容を詳細に説明する。
に二重移動平均値を求め該平均値がある設定値を
越えたかどうかを検出する回路をデイジタル回路
で実現する方式を提供するものである。以下図面
を用いて本発明の内容を詳細に説明する。
（発明の構成）
本発明の構成は、サンプリングクロツク用発振
器と、該発振器に同期して書き込まれるＭ＋１
（Ｍは正の整数）段シフトレジスタと、少なくと
もＭまでカウントできるアツプダウンカウンタ
と、前記Ｍ＋１段シフトレジスタの１段目と最後
にデータが書き込まれるＭ＋１段目のデータが同
じ値のときはカウントせず、Ｍ＋１段シフトレジ
スタの１段目とＭ＋１段目のデータが異なる値の
ときは異なる状態に応じて前記発振器と同期して
アツプカウント又はダウンカウントすること、更
にアツプダウンカウンタのカウント数が「Ｍ」の
ときはアツプカウントの条件が成立してもアツプ
カウントせず、アツプダウンカウンタのカウント
数が「０」となつたときはダウンカウントの条件
が成立してもダウンカウントしない２組の移動平
均値検出回路を、前段のＭ＋１段シフトレジスタ
のＭ段目の出力を後段のＭ＋１段シフトレジスタ
の１段目に書き込むように接続し、少なくとも
M2＋Ｍまで格納できるレジスタと、前段のアツ
プダウンカウンタのカウント内容をレジスタに加
算する加算器と、後段のアツプダウンカウンタの
カウント内容をレジスタから減算する減算器と、
デイジタルコンパレータを有し、レジスタの内容
が減算を完了した時点でM2を越えているときは
レジスタの内容をM2とし、レジスタの内容が減
算を完了した時点で「０」以下のときは「０」と
し、前記デイジタルコンパレータでレジスタの内
容と一定値とを比較し、該一定値を越えたかどう
かを判定することを特徴とした二重移動平均値検
出方式である。以下実施例について詳細に説明す
る。
器と、該発振器に同期して書き込まれるＭ＋１
（Ｍは正の整数）段シフトレジスタと、少なくと
もＭまでカウントできるアツプダウンカウンタ
と、前記Ｍ＋１段シフトレジスタの１段目と最後
にデータが書き込まれるＭ＋１段目のデータが同
じ値のときはカウントせず、Ｍ＋１段シフトレジ
スタの１段目とＭ＋１段目のデータが異なる値の
ときは異なる状態に応じて前記発振器と同期して
アツプカウント又はダウンカウントすること、更
にアツプダウンカウンタのカウント数が「Ｍ」の
ときはアツプカウントの条件が成立してもアツプ
カウントせず、アツプダウンカウンタのカウント
数が「０」となつたときはダウンカウントの条件
が成立してもダウンカウントしない２組の移動平
均値検出回路を、前段のＭ＋１段シフトレジスタ
のＭ段目の出力を後段のＭ＋１段シフトレジスタ
の１段目に書き込むように接続し、少なくとも
M2＋Ｍまで格納できるレジスタと、前段のアツ
プダウンカウンタのカウント内容をレジスタに加
算する加算器と、後段のアツプダウンカウンタの
カウント内容をレジスタから減算する減算器と、
デイジタルコンパレータを有し、レジスタの内容
が減算を完了した時点でM2を越えているときは
レジスタの内容をM2とし、レジスタの内容が減
算を完了した時点で「０」以下のときは「０」と
し、前記デイジタルコンパレータでレジスタの内
容と一定値とを比較し、該一定値を越えたかどう
かを判定することを特徴とした二重移動平均値検
出方式である。以下実施例について詳細に説明す
る。
（実施例の説明）
まず移動平均を求めるアルゴリズムを説明す
る。信号のｋ番目のサンプリング値をxkとする。
xkは１か０である。ｋ番目の移動平均ykは yk＝１／ＭM-1 〓m=0 xk-n ……(1) 但しＭは移動平均を行おうとするサンプルの個
数でｋ番目のサンプルからｋ番目を含め過去Ｍ個
のサンプル値の平均をとる。移動平均値ykのさら
に移動平均値zkはサンプル値xkの二重移動平均値
となり次式で表わされる。
る。信号のｋ番目のサンプリング値をxkとする。
xkは１か０である。ｋ番目の移動平均ykは yk＝１／ＭM-1 〓m=0 xk-n ……(1) 但しＭは移動平均を行おうとするサンプルの個
数でｋ番目のサンプルからｋ番目を含め過去Ｍ個
のサンプル値の平均をとる。移動平均値ykのさら
に移動平均値zkはサンプル値xkの二重移動平均値
となり次式で表わされる。
zk＝１／ＭM-1
〓n=0
yk-o ……(2)
(2)式は次のように変形される。
zk＝１／ＭM-1
〓n=0
・１／ＭM-1
〓m=0
xk-n-o＝１／M2 M-1
〓n=0 M-1
〓m=0
xk-n-o ……(3)
二重移動平均値zkをｍについて展開して考える
と ここで、xkは、１又は０であるから、二重移動
平均値zkは最大値zk(nax)と、最小値zk(nio)は zk(nax)＝１／M2（１＋…＋Ｍ＋…１）＝１／M
2×｛Ｍ（Ｍ＋１）／２×２−Ｍ｝＝１……(4) zk(nio)＝０ ……(5) となり、zk(nax)はxkが少なくとも2M個連続して
「１」であつた場合、又、zk(nio)は、xkが少なくと
も2M個連続して、「０」であつた場合に起る。以
後は、M2で正規化した二重移動平均値〔zk〕で
考察する。即ち、 〔zk〕＝M2・zk ……(6) とする。
と ここで、xkは、１又は０であるから、二重移動
平均値zkは最大値zk(nax)と、最小値zk(nio)は zk(nax)＝１／M2（１＋…＋Ｍ＋…１）＝１／M
2×｛Ｍ（Ｍ＋１）／２×２−Ｍ｝＝１……(4) zk(nio)＝０ ……(5) となり、zk(nax)はxkが少なくとも2M個連続して
「１」であつた場合、又、zk(nio)は、xkが少なくと
も2M個連続して、「０」であつた場合に起る。以
後は、M2で正規化した二重移動平均値〔zk〕で
考察する。即ち、 〔zk〕＝M2・zk ……(6) とする。
ｋ番目の二重移動平均値と、（ｋ＋１）番目の
二重移動平均値を比較してみると、 〔zk〕＝xk＋2xk-1＋…＋Mxk-(M-1)＋…＋
xk-(2M-2) 〔zk+1〕＝xk+1＋2xk＋…＋Mxk-(M-2)＋…
＋xk-(2M-3) 即ち、ｋ番目に、（xk+1＋xk＋…＋xk-(M-2)）を
加算し、（xk-(M-1)＋…＋xk-(2M-2)）を減算すれ
ば、（ｋ＋１）番目になる。従つて、ｋ＋１番目
は、 〔zk+1〕＝〔zk〕＋（M-2 〓m=-1 xk-n−2M-2 〓m=-1 xk-n） 一般式化すると、 〔zk〕＝〔zk-1〕＋（M-1 〓m=0 xk-n−2M-2 〓m=M xk-n） ……(7) これは、(2)式と、(6)式から、 〔zk〕＝〔yk〕＋…＋〔yk-(M-1)〕 〔zk-1〕＝〔yk-1〕＋…＋〔yk-M〕 であるから、(7)式は、 〔zk〕＝〔zk-1〕＋（〔yk〕−〔yk-M〕） ……(8) と同じ意味で、 yk→M-1 〓m=0 xk-n、 yk-M→M-1 〓m=0 xk-(n+M)＝2M-2 〓m=M xk-n にそれぞれ対応している。但し、〔yk〕＝Ｍ・ykと
する。ここで、漸化式 〔zk〕＝〔zk-1〕＋（〔yk〕−〔yk-M〕） を考えると、ｉ≦０で〔zi〕＝０、〔yi〕＝０と仮定
すれば 〔ｚ１＼〕＝〔zD〕＋（〔y0〕−〔ｙ−M〕） 〔ｚ２＼〕＝〔ｚ１＼〕＋（〔y1〕−〔y1-M〕） 〓 ＼ 〓 〓 〔ｚM＼〕＝〔ｚM-1＼〕＋（〔yM〕−〔y0〕） 〓 〓 ＋）〔zk〕＝〔ｚk-1＼〕＋（〔yk〕−〔yk-M〕） 〔zk〕＝〔z0〕＋（K 〓i=0 yi−K 〓i=0 yi−Ｍ） ところでM 〓i=0 〔yi-M〕＝０、〔z0〕＝０であるから 〔zk〕＝k 〓i=0 〔yi〕−k 〓i=M 〔yi-M〕 ……(9) ここで、 〔yi〕＝M-1 〓m=0 xi-n、〔yi-M〕＝2M-2 〓m=M xi-n である。
二重移動平均値を比較してみると、 〔zk〕＝xk＋2xk-1＋…＋Mxk-(M-1)＋…＋
xk-(2M-2) 〔zk+1〕＝xk+1＋2xk＋…＋Mxk-(M-2)＋…
＋xk-(2M-3) 即ち、ｋ番目に、（xk+1＋xk＋…＋xk-(M-2)）を
加算し、（xk-(M-1)＋…＋xk-(2M-2)）を減算すれ
ば、（ｋ＋１）番目になる。従つて、ｋ＋１番目
は、 〔zk+1〕＝〔zk〕＋（M-2 〓m=-1 xk-n−2M-2 〓m=-1 xk-n） 一般式化すると、 〔zk〕＝〔zk-1〕＋（M-1 〓m=0 xk-n−2M-2 〓m=M xk-n） ……(7) これは、(2)式と、(6)式から、 〔zk〕＝〔yk〕＋…＋〔yk-(M-1)〕 〔zk-1〕＝〔yk-1〕＋…＋〔yk-M〕 であるから、(7)式は、 〔zk〕＝〔zk-1〕＋（〔yk〕−〔yk-M〕） ……(8) と同じ意味で、 yk→M-1 〓m=0 xk-n、 yk-M→M-1 〓m=0 xk-(n+M)＝2M-2 〓m=M xk-n にそれぞれ対応している。但し、〔yk〕＝Ｍ・ykと
する。ここで、漸化式 〔zk〕＝〔zk-1〕＋（〔yk〕−〔yk-M〕） を考えると、ｉ≦０で〔zi〕＝０、〔yi〕＝０と仮定
すれば 〔ｚ１＼〕＝〔zD〕＋（〔y0〕−〔ｙ−M〕） 〔ｚ２＼〕＝〔ｚ１＼〕＋（〔y1〕−〔y1-M〕） 〓 ＼ 〓 〓 〔ｚM＼〕＝〔ｚM-1＼〕＋（〔yM〕−〔y0〕） 〓 〓 ＋）〔zk〕＝〔ｚk-1＼〕＋（〔yk〕−〔yk-M〕） 〔zk〕＝〔z0〕＋（K 〓i=0 yi−K 〓i=0 yi−Ｍ） ところでM 〓i=0 〔yi-M〕＝０、〔z0〕＝０であるから 〔zk〕＝k 〓i=0 〔yi〕−k 〓i=M 〔yi-M〕 ……(9) ここで、 〔yi〕＝M-1 〓m=0 xi-n、〔yi-M〕＝2M-2 〓m=M xi-n である。
(9)式の第一項は、サンプル値xiのｉ＝０〜（Ｍ
−１）までの移動平均を、第二項はサンプル値xi
のｉ＝Ｍ〜（2M−１）までの移動平均を、それ
ぞれ過去からの総和を行ないそれぞれの加算、減
算を行えばよいことを示している。移動平均は、
特に時間的な制限が無ければ無限に続くものであ
るからk 〓i=0 〔yi〕、k 〓i=M 〔yi-M〕は、無限大に発散する。これを防ぐた
め、次の変形を行なう。
−１）までの移動平均を、第二項はサンプル値xi
のｉ＝Ｍ〜（2M−１）までの移動平均を、それ
ぞれ過去からの総和を行ないそれぞれの加算、減
算を行えばよいことを示している。移動平均は、
特に時間的な制限が無ければ無限に続くものであ
るからk 〓i=0 〔yi〕、k 〓i=M 〔yi-M〕は、無限大に発散する。これを防ぐた
め、次の変形を行なう。
即ち、
M-1 〓i=0 〔yi-M〕＝０であるからk 〓i=M 〔yi-M〕＝M-1 〓i=0 〔yi-M〕＋k 〓i=M 〔yi-M〕＝k 〓i=0 〔yi-M〕 ……(10) (9)、(10)式より 〔zk〕＝k 〓i=0 〔yi〕−k 〓i=M 〔yi-M〕＝k 〓i=0 〔yi〕−k 〓i=0 〔yi-M〕＝k 〓i=0 （〔yi〕−〔yi-M〕） すなわち、 M2・zk＝k 〓i=0 （Ｍ・yi−Ｍ・yi-M） ……(11) しかるに、zk(nax)＝１、zk(nio)＝０であるから、
（Ｍ・yi−Ｍ・yi-M）の総和は、発散することは無
い。
M-1 〓i=0 〔yi-M〕＝０であるからk 〓i=M 〔yi-M〕＝M-1 〓i=0 〔yi-M〕＋k 〓i=M 〔yi-M〕＝k 〓i=0 〔yi-M〕 ……(10) (9)、(10)式より 〔zk〕＝k 〓i=0 〔yi〕−k 〓i=M 〔yi-M〕＝k 〓i=0 〔yi〕−k 〓i=0 〔yi-M〕＝k 〓i=0 （〔yi〕−〔yi-M〕） すなわち、 M2・zk＝k 〓i=0 （Ｍ・yi−Ｍ・yi-M） ……(11) しかるに、zk(nax)＝１、zk(nio)＝０であるから、
（Ｍ・yi−Ｍ・yi-M）の総和は、発散することは無
い。
本発明は(11)式を実現し、その値が、あらかじめ
設定された値を超えたかどうかを、出力するため
のものであつて、第４図にその１例を示す。同図
において２−１，２−２はＭ＋１段シフトレジス
タ（以下シフトレジスタという）、４−１，４−
２は論理回路、５−１，５−２はアツプダウンカ
ウンタ、１２は少なくともM2＋Ｍまで格納する
ことができるレジスタ（以下単にレジスタとい
う）、１０はレジスタ１２の内容と、アツプダウ
ンカウンタ５−１の内容を加算して、レジスタ１
２にその結果を格納する加算器、１１はレジスタ
１２の内容からアツプダウンカウンタ５−２の内
容を減算し、その結果をレジスタ１２に格納する
減算器、１３はコンパレータでレジスタ１２の内
容をある一定値、例えばM2／２と比較して、その値 を越えたかどうかを出力端子１４に出力する。
設定された値を超えたかどうかを、出力するため
のものであつて、第４図にその１例を示す。同図
において２−１，２−２はＭ＋１段シフトレジス
タ（以下シフトレジスタという）、４−１，４−
２は論理回路、５−１，５−２はアツプダウンカ
ウンタ、１２は少なくともM2＋Ｍまで格納する
ことができるレジスタ（以下単にレジスタとい
う）、１０はレジスタ１２の内容と、アツプダウ
ンカウンタ５−１の内容を加算して、レジスタ１
２にその結果を格納する加算器、１１はレジスタ
１２の内容からアツプダウンカウンタ５−２の内
容を減算し、その結果をレジスタ１２に格納する
減算器、１３はコンパレータでレジスタ１２の内
容をある一定値、例えばM2／２と比較して、その値 を越えたかどうかを出力端子１４に出力する。
シフトレジスタ２−２の第１段目Ａにはシフト
レジスタ２−１の第Ｍ段目の内容がサンプリング
クロツク用発振器３のクロツクに従つて書き込ま
れる。従つてシフトレジスタ２−１のＭ＋１段目
Ｂの内容とシフトレジスタ２−２の１段目Ａの内
容は常に一致するからシフトレジスタ２−１及び
２−２の代りに2M＋１段シフトレジスタを置き、
そのＭ＋１段目の内容を論理回路４−１及び４−
２に接続しても同様な動作となる。次に第４図に
示す回路の動作を説明する。アツプダウンカウン
タ５−１の内容は(1)式の両辺をＭ倍したものに等
しい。即ち Ｍ・yk＝k 〓m=0 xk-n ……(12) シフトレジスタ２−２の１段目Ａにはシフトレ
ジスタ２−１の１段目Ａよりサンプリングデータ
でＭ個遅れて書き込まれるからアツプダウンカウ
ンタ５−２の内容は(12)式より Ｍ・yk-M＝M-1 〓m=0 xk-n-M ……（13） 従つてレジスタ１２の内容はk 〓i=0 （Ｍ・yi−Ｍ・yi-M）となり(11) 式を満足する。従つて平均値が０〜１の任意の値
を越えたかどうかを検出するときには０〜１の任
意の値にM2を乗じた数をデイジタルコンパレー
タ１３に設定すればよく、又二重移動平均値が1/
2を越えたかどうかを検出するときにはM2／２をデ イジタルコンパレータ１３に設定すれば出力端子
１４に出力させることができる。
レジスタ２−１の第Ｍ段目の内容がサンプリング
クロツク用発振器３のクロツクに従つて書き込ま
れる。従つてシフトレジスタ２−１のＭ＋１段目
Ｂの内容とシフトレジスタ２−２の１段目Ａの内
容は常に一致するからシフトレジスタ２−１及び
２−２の代りに2M＋１段シフトレジスタを置き、
そのＭ＋１段目の内容を論理回路４−１及び４−
２に接続しても同様な動作となる。次に第４図に
示す回路の動作を説明する。アツプダウンカウン
タ５−１の内容は(1)式の両辺をＭ倍したものに等
しい。即ち Ｍ・yk＝k 〓m=0 xk-n ……(12) シフトレジスタ２−２の１段目Ａにはシフトレ
ジスタ２−１の１段目Ａよりサンプリングデータ
でＭ個遅れて書き込まれるからアツプダウンカウ
ンタ５−２の内容は(12)式より Ｍ・yk-M＝M-1 〓m=0 xk-n-M ……（13） 従つてレジスタ１２の内容はk 〓i=0 （Ｍ・yi−Ｍ・yi-M）となり(11) 式を満足する。従つて平均値が０〜１の任意の値
を越えたかどうかを検出するときには０〜１の任
意の値にM2を乗じた数をデイジタルコンパレー
タ１３に設定すればよく、又二重移動平均値が1/
2を越えたかどうかを検出するときにはM2／２をデ イジタルコンパレータ１３に設定すれば出力端子
１４に出力させることができる。
以上説明したように第１の実施例では簡単な構
成で二重移動平均値を検出することが可能であ
る。
成で二重移動平均値を検出することが可能であ
る。
本発明に係る第２の実施例を第５図に示す。第
５図に示す回路は誤動作が起つたときの回復手段
を二重移動平均値検出回路にも考えることがで
き、その実施例を示すものである。論理回路８−
１はアツプダウンカウンタ５−１の内容がＭにな
つたとき、論理回路４−１の出力を入力する論理
回路９−１のゲートを閉じて論理回路４−１から
アツプカウントの指示が出てもカウントさせず逆
にアツプダウンカウンタ５−１の内容が「０」の
ときは論理回路４−１からダウンカウントの指示
が出ても論理回路９−１のゲートを閉じてカウン
トさせないようにする。このような構成にすれば
シフトレジスタ２−１の２段目〜Ｍ＋１段目まで
の「１」の数がアツプダウンカウンタ５−１の内
容と合わなくなつても自動的に回復することは第
３図の説明で述べた通りである。また論理回路８
−２は論理回路８−１に、論理回路９−２は論理
回路９−１にそれぞれ対応しその働きも同様であ
る。同様にレジスタ１２についても考えることが
できる。まず(4)式およびその前後の説明よりｋ番
目の二重移動平均値zkの最大値zk(nax)はサンプリ
ングデータxkが少なくとも2M個連続して「１」
のとき出現し、その値は１である。即ちレジスタ
１２の内容の最大値はM2である。同様に(5)式よ
りzkの最小値zk(nio)はサンプリングデータxkが少
なくとも2M個連続して「０」のとき出現し、そ
の値は０でレジスタ１２の内容も０である。ここ
でレジスタ１２の内容が何らかの原因（例えば電
気的擾乱等）で正しい値よりも大になつたときに
はサンプリングデータが少なくとも2M個「１」
が続く前にレジスタ１２の内容はM2となり、そ
の後レジスタ１２の有限bit長で決定される最大
値を折り返し点として符号反転された２進数値を
示すことになると共に、特別の修正を行わない限
りレジスタ１２は永久に正しい値からズレた値を
示すようになる。同様にレジスタ１２の内容が正
しい値よりも小さくなつたときはサンプリングデ
ータが少なくとも2M個連続して「０」となる前
にレジスタ１２の内容は０となりやはり符号反転
した２進数値を示す。これを防ぐために用意した
のが論理回路１５でレジスタ１２の内容が正しい
値からズレたときに自動的に正しい値に復帰させ
る働きを持つもので、アツプダウンカウンタ５−
１に対する論理回路８−１及び論理回路９−１の
働きと同様の効果を持つものである。即ち加算器
１０による加算及び減算器１１による減算後のレ
ジスタ１２の値がM2を越えているときは、M2を
レジスタ１２に設定し、同様にレジスタ１２の値
が負になつたときは０をレジスタ１２に設定す
る。前述の如く構成すればレジスタ１２の内容が
何らかの原因で正しい値よりも大になつたときに
はサンプリングデータが少なくとも2M個「１」
が続いたときにレジスタ１２の値がM2に補正さ
れてそれ以降は正しい値を示すようになり、逆に
正しい値よりも小になつたときはサンプリングデ
ータが少なくとも2M個連続して「０」となつた
ときに補正されてそれ以降は正しい値を示すよう
になる。サンプリングデータが少なくとも2M個
連続して「１」又は「０」となることは極めて高
い確準で起るので、レジスタ１２の内容が正しい
値からずれることが起つたとしても、直ちに補正
され正しい値を示すようになる。以上説明した実
施例ではシフトレジスタ２−１及び２−２の段数
として一般的にＭ＋１段としたがこれを2N＋１段
（Ｎは正の整数とする）とすれば数値判定の簡略
化に顕著な効果をもたらす。以下にこれを説明す
る。
５図に示す回路は誤動作が起つたときの回復手段
を二重移動平均値検出回路にも考えることがで
き、その実施例を示すものである。論理回路８−
１はアツプダウンカウンタ５−１の内容がＭにな
つたとき、論理回路４−１の出力を入力する論理
回路９−１のゲートを閉じて論理回路４−１から
アツプカウントの指示が出てもカウントさせず逆
にアツプダウンカウンタ５−１の内容が「０」の
ときは論理回路４−１からダウンカウントの指示
が出ても論理回路９−１のゲートを閉じてカウン
トさせないようにする。このような構成にすれば
シフトレジスタ２−１の２段目〜Ｍ＋１段目まで
の「１」の数がアツプダウンカウンタ５−１の内
容と合わなくなつても自動的に回復することは第
３図の説明で述べた通りである。また論理回路８
−２は論理回路８−１に、論理回路９−２は論理
回路９−１にそれぞれ対応しその働きも同様であ
る。同様にレジスタ１２についても考えることが
できる。まず(4)式およびその前後の説明よりｋ番
目の二重移動平均値zkの最大値zk(nax)はサンプリ
ングデータxkが少なくとも2M個連続して「１」
のとき出現し、その値は１である。即ちレジスタ
１２の内容の最大値はM2である。同様に(5)式よ
りzkの最小値zk(nio)はサンプリングデータxkが少
なくとも2M個連続して「０」のとき出現し、そ
の値は０でレジスタ１２の内容も０である。ここ
でレジスタ１２の内容が何らかの原因（例えば電
気的擾乱等）で正しい値よりも大になつたときに
はサンプリングデータが少なくとも2M個「１」
が続く前にレジスタ１２の内容はM2となり、そ
の後レジスタ１２の有限bit長で決定される最大
値を折り返し点として符号反転された２進数値を
示すことになると共に、特別の修正を行わない限
りレジスタ１２は永久に正しい値からズレた値を
示すようになる。同様にレジスタ１２の内容が正
しい値よりも小さくなつたときはサンプリングデ
ータが少なくとも2M個連続して「０」となる前
にレジスタ１２の内容は０となりやはり符号反転
した２進数値を示す。これを防ぐために用意した
のが論理回路１５でレジスタ１２の内容が正しい
値からズレたときに自動的に正しい値に復帰させ
る働きを持つもので、アツプダウンカウンタ５−
１に対する論理回路８−１及び論理回路９−１の
働きと同様の効果を持つものである。即ち加算器
１０による加算及び減算器１１による減算後のレ
ジスタ１２の値がM2を越えているときは、M2を
レジスタ１２に設定し、同様にレジスタ１２の値
が負になつたときは０をレジスタ１２に設定す
る。前述の如く構成すればレジスタ１２の内容が
何らかの原因で正しい値よりも大になつたときに
はサンプリングデータが少なくとも2M個「１」
が続いたときにレジスタ１２の値がM2に補正さ
れてそれ以降は正しい値を示すようになり、逆に
正しい値よりも小になつたときはサンプリングデ
ータが少なくとも2M個連続して「０」となつた
ときに補正されてそれ以降は正しい値を示すよう
になる。サンプリングデータが少なくとも2M個
連続して「１」又は「０」となることは極めて高
い確準で起るので、レジスタ１２の内容が正しい
値からずれることが起つたとしても、直ちに補正
され正しい値を示すようになる。以上説明した実
施例ではシフトレジスタ２−１及び２−２の段数
として一般的にＭ＋１段としたがこれを2N＋１段
（Ｎは正の整数とする）とすれば数値判定の簡略
化に顕著な効果をもたらす。以下にこれを説明す
る。
シフトレジスタ２−１及び２−２の段数を2N＋
１段としても構成に変更はない。従つて第４図及
び第６図を用いて説明する。まず第４図でシフト
レジスタ２−１及び２−２の段数を2N＋１段とす
るので、該シフトレジスタ２−１及び２−２の２
段目〜2N＋１段目の「１」の数の最大値は2Nであ
る。従つてアツプダウンカウンタ５−１及び５−
２は少なくともＮ＋１ビツトの容量があれば良
く、前記アツプダウンカウンタ５−１，５−２が
Ｎ＋１ビツトの容量であるとすれば、それが最大
値を示すときはMSBが「１」で他のビツトは全
て「０」となる。次にレジスタ１２の最大値は加
算及び減算が完了した時点においては（2N）2＝
22Nであるからレジスタ１２の容量は少なくとも
2N＋１ビツトあれば良い。
１段としても構成に変更はない。従つて第４図及
び第６図を用いて説明する。まず第４図でシフト
レジスタ２−１及び２−２の段数を2N＋１段とす
るので、該シフトレジスタ２−１及び２−２の２
段目〜2N＋１段目の「１」の数の最大値は2Nであ
る。従つてアツプダウンカウンタ５−１及び５−
２は少なくともＮ＋１ビツトの容量があれば良
く、前記アツプダウンカウンタ５−１，５−２が
Ｎ＋１ビツトの容量であるとすれば、それが最大
値を示すときはMSBが「１」で他のビツトは全
て「０」となる。次にレジスタ１２の最大値は加
算及び減算が完了した時点においては（2N）2＝
22Nであるからレジスタ１２の容量は少なくとも
2N＋１ビツトあれば良い。
第６図によつてレジスタ１２の数値と、各ビツ
トとの対応を説明する。ここでレジスタ１２の容
量は2N＋１ビツトとするとレジスタ１２の内容
の最大値は前述のように22NであるからMSBのみ
が「１」で他のビツトはすべて「０」となる。又
（22N）／２＝22N-1のときはMSBの次のビツトのみが 「１」で他のビツトは全て「０」であり、（22N）／２ −１＝22N-1−１のときはMSBと、MSBの次のビ
ツトが「０」で他のビツトは全て「１」である。
二重移動平均値が1/2を越えたときをレジスタ１
２の内容が（22N）／２以上のときに対応させ、二重移 動平均値が1/2を越えないときをレジスタ１２の
内容が（22N）／２−１以下のときに対応させればコン パレータ１３の判定は極めて簡単になる。即ちレ
ジスタ１２のMSBとMSBの次のビツトのみに着
目すれば良く、 (1) MSBとMSBの次のビツトが共に「０」であ
れば二重移動平均値は1/2を越えていない。
トとの対応を説明する。ここでレジスタ１２の容
量は2N＋１ビツトとするとレジスタ１２の内容
の最大値は前述のように22NであるからMSBのみ
が「１」で他のビツトはすべて「０」となる。又
（22N）／２＝22N-1のときはMSBの次のビツトのみが 「１」で他のビツトは全て「０」であり、（22N）／２ −１＝22N-1−１のときはMSBと、MSBの次のビ
ツトが「０」で他のビツトは全て「１」である。
二重移動平均値が1/2を越えたときをレジスタ１
２の内容が（22N）／２以上のときに対応させ、二重移 動平均値が1/2を越えないときをレジスタ１２の
内容が（22N）／２−１以下のときに対応させればコン パレータ１３の判定は極めて簡単になる。即ちレ
ジスタ１２のMSBとMSBの次のビツトのみに着
目すれば良く、 (1) MSBとMSBの次のビツトが共に「０」であ
れば二重移動平均値は1/2を越えていない。
(2) MSBか又はMSBの次のビツトのどちらかが
「１」であれば二重移動平均値は1/2を越えてい
る。
「１」であれば二重移動平均値は1/2を越えてい
る。
という情報を出力端子１４に出せば良い。通常の
適用では二重移動平均値が1/2を越えているかど
うかを知れば良いので本方式が適用できる。なお
レジスタ１２の内容の最大値は加算を完了して、
減算がまだ完了していない時点では22N＋2Nとな
るがこれはMSBが「１」で、更にLSBから数え
てＮ＋１ビツト目が「１」となることを示し、レ
ジスタ１２はオーバフローを起すことはないので
問題はない。又シフトレジスタ２−１の2N＋１段
目Ｂとシフトレジスタ２−２の１段目Ａとは常に
同じ値を示すので、前記２つのシフトレジスタ２
−１，２−２を合わせて22N+1＋１段とし、その
2N+1＋１段目の値を論理回路４−１及び４−２に
接続しても同様の動作となることは言うまでもな
い。
適用では二重移動平均値が1/2を越えているかど
うかを知れば良いので本方式が適用できる。なお
レジスタ１２の内容の最大値は加算を完了して、
減算がまだ完了していない時点では22N＋2Nとな
るがこれはMSBが「１」で、更にLSBから数え
てＮ＋１ビツト目が「１」となることを示し、レ
ジスタ１２はオーバフローを起すことはないので
問題はない。又シフトレジスタ２−１の2N＋１段
目Ｂとシフトレジスタ２−２の１段目Ａとは常に
同じ値を示すので、前記２つのシフトレジスタ２
−１，２−２を合わせて22N+1＋１段とし、その
2N+1＋１段目の値を論理回路４−１及び４−２に
接続しても同様の動作となることは言うまでもな
い。
次に第５図について説明する。同図の場合にお
いても第４図と同様にシフトレジスタ２−１及び
２−２の段数を2N＋１段とすると、前記シフトレ
ジスタ２−１，２−２の２段目〜2N＋１段目の
「１」の数の最大値は2Nであり、アツプダウンカ
ウンタ５−１及び５−２は少なくともＮ＋１ビツ
トの容量があれば良い。従つて前記アツプダウン
カウンタ５−１，５−２がＮ＋１ビツトの容量で
あれば、それが最大値を示すときはMSBが「１」
で他のビツトは全て「０」であり、それ以外のと
きはMSBは「０」となる。従つてシフトレジス
タ２−１及び２−２の２段目〜2N＋１段目の
「１」の数とそれに対応するアツプダウンカウン
タ５−１及び５−２の内容がそれぞれ合わなくな
つたときには次のように回復される。即ちアツプ
ダウンカウンタ５−１のMSBが「１」となつた
ときは論理回路８−１がこれを検出して、論理回
路４−１の出力を入力する論理回路９−１のゲー
トを閉じて論理回路４−１からアツプカウントの
指示が出てもカウントさせず、逆にアツプダウン
カウンタ５−１の内容が０のときは論理回路４−
１からダウンカウントの指示が出ても論理回路９
−１のゲートを閉じてカウントさせないようにす
る。前記構成にすればシフトレジスタ２−１の２
段目〜2N＋１段目の「１」の数と、アツプダウン
カウンタ５−１の内容が合わなくなつても自動的
に回復することは第３図の説明の中で述べたとお
りであるが、論理回路８−１が簡略化される。又
論理回路８−２は論理回路８−１に、又論理回路
９−２は論理回路９−１にそれぞれ対応し、その
働きも同様である。更に論理回路１５はレジスタ
１２の内容が何らかの原因で正しい値からずれた
ときに自動的に正しい値に復帰させる働きを持つ
ものでシフトレジスタ２−１及び２−２にＭ＋１
段を使つた場合と同様の働きをするものである。
但しデイジタルコンパレータ１３及び論理回路１
５の数値判定が簡略化される。レジスタ１２、デ
イジタルコンパレータ１３及び論理回路１５の構
成には種々のものが考えられる。次に一例を示
す。
いても第４図と同様にシフトレジスタ２−１及び
２−２の段数を2N＋１段とすると、前記シフトレ
ジスタ２−１，２−２の２段目〜2N＋１段目の
「１」の数の最大値は2Nであり、アツプダウンカ
ウンタ５−１及び５−２は少なくともＮ＋１ビツ
トの容量があれば良い。従つて前記アツプダウン
カウンタ５−１，５−２がＮ＋１ビツトの容量で
あれば、それが最大値を示すときはMSBが「１」
で他のビツトは全て「０」であり、それ以外のと
きはMSBは「０」となる。従つてシフトレジス
タ２−１及び２−２の２段目〜2N＋１段目の
「１」の数とそれに対応するアツプダウンカウン
タ５−１及び５−２の内容がそれぞれ合わなくな
つたときには次のように回復される。即ちアツプ
ダウンカウンタ５−１のMSBが「１」となつた
ときは論理回路８−１がこれを検出して、論理回
路４−１の出力を入力する論理回路９−１のゲー
トを閉じて論理回路４−１からアツプカウントの
指示が出てもカウントさせず、逆にアツプダウン
カウンタ５−１の内容が０のときは論理回路４−
１からダウンカウントの指示が出ても論理回路９
−１のゲートを閉じてカウントさせないようにす
る。前記構成にすればシフトレジスタ２−１の２
段目〜2N＋１段目の「１」の数と、アツプダウン
カウンタ５−１の内容が合わなくなつても自動的
に回復することは第３図の説明の中で述べたとお
りであるが、論理回路８−１が簡略化される。又
論理回路８−２は論理回路８−１に、又論理回路
９−２は論理回路９−１にそれぞれ対応し、その
働きも同様である。更に論理回路１５はレジスタ
１２の内容が何らかの原因で正しい値からずれた
ときに自動的に正しい値に復帰させる働きを持つ
ものでシフトレジスタ２−１及び２−２にＭ＋１
段を使つた場合と同様の働きをするものである。
但しデイジタルコンパレータ１３及び論理回路１
５の数値判定が簡略化される。レジスタ１２、デ
イジタルコンパレータ１３及び論理回路１５の構
成には種々のものが考えられる。次に一例を示
す。
まずレジスタ１２は2N＋２ビツトで構成し、
負の数値は２の補数で表わすものとし、MSBが
「１」であれば負であるとする。またオーバーフ
ロー、アンダーフローは適切に処理されるものと
する。レジスタ１２の数値と、各ビツトとの対応
を第７図に示す。第６図との違いは符号ビツトと
して１ビツト加えた事と、負の数値を２の補数の
形で考慮していることである。
負の数値は２の補数で表わすものとし、MSBが
「１」であれば負であるとする。またオーバーフ
ロー、アンダーフローは適切に処理されるものと
する。レジスタ１２の数値と、各ビツトとの対応
を第７図に示す。第６図との違いは符号ビツトと
して１ビツト加えた事と、負の数値を２の補数の
形で考慮していることである。
次に論理回路１５の働きを説明する。加算器１
０による加算及び減算器１１による減算後のレジ
スタ１２のMSBの符号ビツトが「１」ならば、
即ち負ならばこれを論理回路１５で検出してレジ
スタ１２の内容を０に設定する。又同様に加算、
減算後のレジスタ１２のMSBが「０」でMSBの
次のビツトが「１」なら、即ち22N−１を越えて
いるならレジスタ１２のMSBおよびMSBの次の
ビツトに「０」を、他のビツトにすべて「１」を
設定する。即ち最大値は22Nであるが、論理回路
１５で設定する最大値は22N−１とする。このよ
うにすると最大値に１の誤差が出るがこれは二重
移動平均値の誤差としては１／22Nであり無視できる 値である。以上のように構成すればレジスタ１２
の内容の最大値は22N−１に、最小値は０に制限
され何らかの誤動作でレジスタ１２の内容が正し
い値からずれてもシフトレジスタ２−１，２−２
がＭ＋１段の場合と同様に自動的に回復できる。
論理回路１５の設定が終つた時点でデイジタルコ
ンパレータ１３はレジスタ１２のMSBの次の次
のビツトを調べ「１」ならば二重移動平均値は1/
２を越えているとし、「０」ならば1/2を越えてい
ないとして出力端子１４に出力する。加算、減算
後のレジスタ１２の内容が正で22N−１を越えな
いときは、論理回路１５の設定は行わないから加
算、減算後にデイジタルコンパレータ１３が前述
と同様の動作を行つて出力端子１４に出力する。
なおレジスタ１２は符号ビツト及びアンダーフロ
ーを考慮しているので、加算器１０による加算後
に、減算器１１による減算を行う順序を逆にし
て、しかる後に論理回路１５、デイジタルコンパ
レータ１３を動作させるようにしても全く同様の
結果が得られる。又加算、減算（又は減算、加
算）後に、レジスタ１２の内容が22N−１を越え
ているときに論理回路１５の働きでレジスタ１２
に22Nを設定するようにしても良い。この場合デ
イジタルコンパレータ１３の判定はレジスタ１２
のMSBの次のビツトとMSBの次の次のビツトの
２ビツトを見ることになる。即ちMSBの次のビ
ツトと、MSBの次の次のビツトのどちらかが
「１」であれば二重移動平均は1/2を越えていると
する。それ以外では1/2を越えていないとすれば
良い。以上はレジスタ１２を2N＋２ビツトで構
成する例を示した。次にレジスタ１２を2N＋１
ビツトで構成する例について説明する。
０による加算及び減算器１１による減算後のレジ
スタ１２のMSBの符号ビツトが「１」ならば、
即ち負ならばこれを論理回路１５で検出してレジ
スタ１２の内容を０に設定する。又同様に加算、
減算後のレジスタ１２のMSBが「０」でMSBの
次のビツトが「１」なら、即ち22N−１を越えて
いるならレジスタ１２のMSBおよびMSBの次の
ビツトに「０」を、他のビツトにすべて「１」を
設定する。即ち最大値は22Nであるが、論理回路
１５で設定する最大値は22N−１とする。このよ
うにすると最大値に１の誤差が出るがこれは二重
移動平均値の誤差としては１／22Nであり無視できる 値である。以上のように構成すればレジスタ１２
の内容の最大値は22N−１に、最小値は０に制限
され何らかの誤動作でレジスタ１２の内容が正し
い値からずれてもシフトレジスタ２−１，２−２
がＭ＋１段の場合と同様に自動的に回復できる。
論理回路１５の設定が終つた時点でデイジタルコ
ンパレータ１３はレジスタ１２のMSBの次の次
のビツトを調べ「１」ならば二重移動平均値は1/
２を越えているとし、「０」ならば1/2を越えてい
ないとして出力端子１４に出力する。加算、減算
後のレジスタ１２の内容が正で22N−１を越えな
いときは、論理回路１５の設定は行わないから加
算、減算後にデイジタルコンパレータ１３が前述
と同様の動作を行つて出力端子１４に出力する。
なおレジスタ１２は符号ビツト及びアンダーフロ
ーを考慮しているので、加算器１０による加算後
に、減算器１１による減算を行う順序を逆にし
て、しかる後に論理回路１５、デイジタルコンパ
レータ１３を動作させるようにしても全く同様の
結果が得られる。又加算、減算（又は減算、加
算）後に、レジスタ１２の内容が22N−１を越え
ているときに論理回路１５の働きでレジスタ１２
に22Nを設定するようにしても良い。この場合デ
イジタルコンパレータ１３の判定はレジスタ１２
のMSBの次のビツトとMSBの次の次のビツトの
２ビツトを見ることになる。即ちMSBの次のビ
ツトと、MSBの次の次のビツトのどちらかが
「１」であれば二重移動平均は1/2を越えていると
する。それ以外では1/2を越えていないとすれば
良い。以上はレジスタ１２を2N＋２ビツトで構
成する例を示した。次にレジスタ１２を2N＋１
ビツトで構成する例について説明する。
第８図にレジスタ１２の数値と、各ビツトとの
対応を示す。レジスタ１２の負の数値は第７図の
場合と同様に２の補数で表わし、MSBが「１」
なら負とする。但しMSBの次のビツトが「０」
なら正として扱う。加算、減算後レジスタ１２の
MSBが「１」でMSBの次のビツトが「０」な
ら、即ち22N−１を越えているなら論理回路１５
が22N−１をレジスタ１２に設定する。又レジス
タ１２のMSBが「１」でMSBの次のビツトが
「１」なら、即ち負なら同様に０を設定する。デ
イジタルコンパレータ１３の判定はMSBの次の
ビツトで行えば二重移動平均値が1/2を越えてい
るかどうかがわかる。又加算、減算後のレジスタ
１２の内容が22N−１を越えているときに論理回
路１５で、レジスタ１２に22Nを設定する方法も
使うことができ、この場合はデイジタルコンパレ
ータ１３の判定はMSBと、MSBの次のビツトの
２ビツトを使つて判定することになる。
対応を示す。レジスタ１２の負の数値は第７図の
場合と同様に２の補数で表わし、MSBが「１」
なら負とする。但しMSBの次のビツトが「０」
なら正として扱う。加算、減算後レジスタ１２の
MSBが「１」でMSBの次のビツトが「０」な
ら、即ち22N−１を越えているなら論理回路１５
が22N−１をレジスタ１２に設定する。又レジス
タ１２のMSBが「１」でMSBの次のビツトが
「１」なら、即ち負なら同様に０を設定する。デ
イジタルコンパレータ１３の判定はMSBの次の
ビツトで行えば二重移動平均値が1/2を越えてい
るかどうかがわかる。又加算、減算後のレジスタ
１２の内容が22N−１を越えているときに論理回
路１５で、レジスタ１２に22Nを設定する方法も
使うことができ、この場合はデイジタルコンパレ
ータ１３の判定はMSBと、MSBの次のビツトの
２ビツトを使つて判定することになる。
以上述べた如くシフトレジスタ２−１及び２−
２に2N＋１段を使えば、論理回路１５及びデイジ
タルコンパレータ１３の数値判定が極めて簡単に
なる。
２に2N＋１段を使えば、論理回路１５及びデイジ
タルコンパレータ１３の数値判定が極めて簡単に
なる。
（発明の効果）
以上説明したように本発明によれば、簡単なデ
イジタル回路を構成することにより二重移動平均
値をデイジタル的に簡単に求めることができるの
でLSI化に有用である。
イジタル回路を構成することにより二重移動平均
値をデイジタル的に簡単に求めることができるの
でLSI化に有用である。
第１図、第３図は従来の構成を示す回路図、第
２図は論理回路の動作を示す説明図、第４図は本
発明に係る第１、第３の実施例を示す回路図、第
５図は本発明に係る第２、第４の実施例を示す回
路図、第６図、第７図及び第８図はレジスタの数
値と各ビツトとの対応を示す説明図である。 １……入力端子、２，２−１，２−２……シフ
トレジスタ、３……サンプリングクロツク用発振
器、４，４−１，４−２，８，８−１，８−２，
９，９−１，９−２，１５……論理回路、５，５
−１，５−２……アツプダウンカウンタ、６，１
３……デイジタルコンパレータ、１０……加算
器、１１……減算器、１２……レジスタ、７，１
４……出力端子。
２図は論理回路の動作を示す説明図、第４図は本
発明に係る第１、第３の実施例を示す回路図、第
５図は本発明に係る第２、第４の実施例を示す回
路図、第６図、第７図及び第８図はレジスタの数
値と各ビツトとの対応を示す説明図である。 １……入力端子、２，２−１，２−２……シフ
トレジスタ、３……サンプリングクロツク用発振
器、４，４−１，４−２，８，８−１，８−２，
９，９−１，９−２，１５……論理回路、５，５
−１，５−２……アツプダウンカウンタ、６，１
３……デイジタルコンパレータ、１０……加算
器、１１……減算器、１２……レジスタ、７，１
４……出力端子。
Claims (1)
- 【特許請求の範囲】 １ サンプリングクロツク用発振器と、該発振器
に同期して書き込まれるＭ＋１（Ｍは正の整数）
段シフトレジスタと、少なくともＭまでカウント
できるアツプダウンカウンタと、前記Ｍ＋１段シ
フトレジスタの１段目と最後にデータが書き込ま
れるＭ＋１段目のデータが同じ値のときはカウン
トせず、Ｍ＋１段シフトレジスタの１段目とＭ＋
１段目のデータが異なる値のときは異なる状態に
応じて前記発振器と同期してアツプカウント又は
ダウンカウントする２組の移動平均値検出回路
を、前段のＭ＋１段シフトレジスタのＭ段目の出
力を後段のＭ＋１段シフトレジスタの１段目に書
き込むように接続し、少なくともM2＋Ｍまで格
納できるレジスタと、前段のアツプダウンカウン
タのカウント内容をレジスタに加算する加算器
と、後段のアツプダウンカウンタのカウント内容
をレジスタから減算する減算器と、デイジタルコ
ンパレータを有し、該デイジタルコンパレータで
前記レジスタの内容と一定値とを比較し、該一定
値を越えたかどうかを判定することを特徴とした
二重移動平均値検出方式。 ２ シフトレジスタの段数を2N＋１段（Ｎは正の
整数）、アツプダウンカウンタをＮ＋１ビツトの
容量とする２組の移動平均値検出回路を、前段の
2N＋１段シフトレジスタの2N段目の出力を後段の
2N＋１段シフトレジスタの１段目に書き込むよう
に接続した特許請求の範囲第１項記載の二重移動
平均値検出方式。 ３ サンプリングクロツク用発振器と、該発振器
に同期して書き込まれるＭ＋１（Ｍは正の整数）
段シフトレジスタと、少なくともＭまでカウント
できるアツプダウンカウンタと、前記Ｍ＋１段シ
フトレジスタの１段目と最後にデータが書き込ま
れるＭ＋１段目のデータが同じ値のときはカウン
トせず、Ｍ＋１段シフトレジスタの１段目とＭ＋
１段目のデータが異なる値のときは異なる状態に
応じて前記発振器と同期してアツプカウント又は
ダウンカウントし、かつアツプダウンカウンタの
カウント数が「Ｍ」のときはアツプカウントの条
件が成立してもアツプカウントせず、アツプダウ
ンカウンタのカウント数が「０」となつたときは
ダウンカウントの条件が成立してもダウンカウン
トしない２組の移動平均値検出回路を、前段のＭ
＋１段シフトレジスタのＭ段目の出力を後段のＭ
＋１段シフトレジスタの１段目に書き込むように
接続し、少なくともM2＋Ｍまで格納できるレジ
スタと、前段のアツプダウンカウンタのカウント
内容をレジスタに加算する加算器と、後段のアツ
プダウンカウンタのカウント内容をレジスタから
減算する減算器と、デイジタルコンパレータを有
し、レジスタの内容が減算を完了した時点でM2
を越えているときはレジスタの内容をM2とし、
レジスタの内容が減算を完了した時点で「０」以
下のときは「０」とし、前記デイジタルコンパレ
ータでレジスタの内容と一定値とを比較し、該一
定値を越えたかどうかを判定することを特徴とし
た二重移動平均値検出方式。 ４ シフトレジスタの段数を2N＋１段（Ｎは正の
整数）、アツプダウンカウンタをＮ＋１ビツトの
容量とする２組の移動平均値検出回路を、前段の
2N＋１段シフトレジスタの2N段目の出力を後段の
2N＋１段シフトレジスタの１段目に書き込むよう
に接続し、レジスタを2N＋１まで格納できる2N
＋１レジスタとし、Ｎ＋１ビツトアツプダウンカ
ウンタのMSBが「１」となつたときはアツプカ
ウントの条件が成立してもアツプカウントせず、
Ｎ＋１ビツトアツプダウンカウンタの各ビツトが
全て「０」となつたときはダウンカウントの条件
が成立してもダウンカウントせず、2N＋１レジ
スタが加算又は減算を完了した時点で2N＋１レ
ジスタの内容が22N−１を越えているときは前記
内容を22N−１又は22Nとし、2N＋１レジスタの
内容が負のときは前記内容を「０」とすることを
特徴とした特許請求の範囲第３項記載の二重移動
平均値検出方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8666783A JPS59212978A (ja) | 1983-05-19 | 1983-05-19 | 二重移動平均値検出方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8666783A JPS59212978A (ja) | 1983-05-19 | 1983-05-19 | 二重移動平均値検出方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59212978A JPS59212978A (ja) | 1984-12-01 |
| JPH0145097B2 true JPH0145097B2 (ja) | 1989-10-02 |
Family
ID=13893380
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8666783A Granted JPS59212978A (ja) | 1983-05-19 | 1983-05-19 | 二重移動平均値検出方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59212978A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4703194B2 (ja) * | 2005-01-17 | 2011-06-15 | 三洋電機株式会社 | 飲料ディスペンサにおける売り切れ検出システム |
| JP5806442B2 (ja) * | 2008-12-01 | 2015-11-10 | セイコーエプソン株式会社 | 周波数変化量測定装置 |
-
1983
- 1983-05-19 JP JP8666783A patent/JPS59212978A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59212978A (ja) | 1984-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4379338A (en) | Arithmetic circuit with overflow detection capability | |
| US4193118A (en) | Low pass digital averaging filter | |
| EP0356598A1 (en) | Digital filter for a modem sigma-delta analog-to-digital converter | |
| US4561065A (en) | Arithmetic processing device using sampled input data and several previous output data | |
| US5553103A (en) | Circuit including a subtractor, an adder, and first and second clocked registers connected in series | |
| US3609568A (en) | Stable digital filter apparatus | |
| EP0510756A2 (en) | Sample tuning recovery for receivers using Viterbi processing | |
| EP0374214B1 (en) | Variable rate rectangular matched filter | |
| JPH0145097B2 (ja) | ||
| US5768322A (en) | Transferred data recovery apparatus | |
| KR100474819B1 (ko) | 데이터기록/재생장치의신호검출방법및그장치 | |
| US6590948B1 (en) | Parallel asynchronous sample rate reducer | |
| JPH069106B2 (ja) | ディジタルデ−タ検出器 | |
| JPS6131488B2 (ja) | ||
| JPH0410776B2 (ja) | ||
| US6542539B1 (en) | Multiported register file for coefficient use in filters | |
| JPH0138244B2 (ja) | ||
| JPH09128213A (ja) | ブロックフローティング処理システムおよび方法 | |
| JP3074958B2 (ja) | 加算機能付きシリアル乗算器 | |
| CN111310522A (zh) | 一种去直流的方法和设备 | |
| KR930009103B1 (ko) | 디지틀 오디오 신호 보간장치 | |
| JPH0311124B2 (ja) | ||
| SU1529246A1 (ru) | Устройство дл адаптивного скольз щего сглаживани | |
| JPH084234B2 (ja) | メトリツク演算方式 | |
| JPH08125494A (ja) | 移動平均フィルタ |