JPH0138976Y2 - - Google Patents
Info
- Publication number
- JPH0138976Y2 JPH0138976Y2 JP15880882U JP15880882U JPH0138976Y2 JP H0138976 Y2 JPH0138976 Y2 JP H0138976Y2 JP 15880882 U JP15880882 U JP 15880882U JP 15880882 U JP15880882 U JP 15880882U JP H0138976 Y2 JPH0138976 Y2 JP H0138976Y2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- power supply
- bias
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Amplifiers (AREA)
Description
【考案の詳細な説明】
この考案は、電力増幅段に供給される電源電圧
が増幅すべき信号の信号レベルに応じて切り換わ
る電力増幅器において、電力増幅段のバイアスも
電源電圧の切り換えに応じて自動的に切り換わる
ようにした電力増幅器に関する。
が増幅すべき信号の信号レベルに応じて切り換わ
る電力増幅器において、電力増幅段のバイアスも
電源電圧の切り換えに応じて自動的に切り換わる
ようにした電力増幅器に関する。
従来、小信号に対しては電力増幅段に供給され
る電源電圧を低くする一方、大信号に対してはこ
の電源電圧を高くして電力損失の低減を計つた電
力増幅器が知られている。このような電力増幅器
においては、低電源電圧時に電力増幅段のバイア
スを深くし(例えばA級バイアス状態にし)、一
方、高電源電圧時にはこのバイアスを浅く(例え
ばB級バイアス状態に)するように切り換えれ
ば、特に小信号レベル時の歪、すなわち音質を大
幅に改善することができる。しかしながら、この
場合、高電源電圧時にバイアスが深くなるような
状態が生じると、電力増幅段における出力トラン
ジスタが、過大コレクタ損失によつて破壊される
危険性がある。したがつて、このバイアスの切り
換えは、電源電圧の切り換えに応じて極めて正確
に行なわれる必要がある。
る電源電圧を低くする一方、大信号に対してはこ
の電源電圧を高くして電力損失の低減を計つた電
力増幅器が知られている。このような電力増幅器
においては、低電源電圧時に電力増幅段のバイア
スを深くし(例えばA級バイアス状態にし)、一
方、高電源電圧時にはこのバイアスを浅く(例え
ばB級バイアス状態に)するように切り換えれ
ば、特に小信号レベル時の歪、すなわち音質を大
幅に改善することができる。しかしながら、この
場合、高電源電圧時にバイアスが深くなるような
状態が生じると、電力増幅段における出力トラン
ジスタが、過大コレクタ損失によつて破壊される
危険性がある。したがつて、このバイアスの切り
換えは、電源電圧の切り換えに応じて極めて正確
に行なわれる必要がある。
この考案は、以上の事情に鑑みてなされたもの
で、その目的とするところは、電力増幅段のバイ
アスの切り換えが、同電力増幅段の電源電圧の切
り換えに応じて極めて正確になされるようにした
電力増幅器を提供することにある。そしてこの考
案の特徴は、電力増幅段における出力トランジス
タのコレクタに第1の電源電圧(低電源電圧)を
供給するダイオードと、同コレクタに第2の電源
電圧(高電源電圧)を供給する電源切換用トラン
ジスタとを有してなる電力増幅器において、前記
ダイオードが順バイアス状態であれば電力増幅段
のバイアスを深くし、逆バイアス状態であればバ
イアスを浅くするようにしたことにある。
で、その目的とするところは、電力増幅段のバイ
アスの切り換えが、同電力増幅段の電源電圧の切
り換えに応じて極めて正確になされるようにした
電力増幅器を提供することにある。そしてこの考
案の特徴は、電力増幅段における出力トランジス
タのコレクタに第1の電源電圧(低電源電圧)を
供給するダイオードと、同コレクタに第2の電源
電圧(高電源電圧)を供給する電源切換用トラン
ジスタとを有してなる電力増幅器において、前記
ダイオードが順バイアス状態であれば電力増幅段
のバイアスを深くし、逆バイアス状態であればバ
イアスを浅くするようにしたことにある。
以下、この考案の実施例を図面を参照しながら
詳細に説明する。
詳細に説明する。
第1図は、この考案による電力増幅器の第1の
実施例の構成を示す回路図である。この図におい
ては、符号1は増幅すべき信号が供給される入力
端子を示し、また符号2はこの信号を電圧増幅す
る電圧増幅器を示している。そして、この電圧増
幅器2の正側の出力端子およびこれとは同相の負
側の出力端子は、この電力増幅器の電力増幅段3
における一方のドライブトランジスタ(NPNト
ランジスタ)4aのベースおよび他方のドライブ
トランジスタ(PNPトランジスタ)4bのベー
スに各々接続されている。これら両ドライブトラ
ンジスタ4a,4bのベース間には、バイアス回
路5が設けられている。このバイアス回路5は、
前記ドライブトランジスタ4a,4bの両ベース
間にNPNトランジスタ6のコレクタ・エミツタ
間を介挿すると共に抵抗7、可変抵抗器8および
抵抗9を順次直列に接続し、またトランジスタ6
のベースを可変抵抗器8の摺動端子に接続すると
共に抵抗10、可変抵抗器11およびスイツチ1
2を順次介して前記ドライブトランジスタ4bの
ベースに接続して構成されている。
実施例の構成を示す回路図である。この図におい
ては、符号1は増幅すべき信号が供給される入力
端子を示し、また符号2はこの信号を電圧増幅す
る電圧増幅器を示している。そして、この電圧増
幅器2の正側の出力端子およびこれとは同相の負
側の出力端子は、この電力増幅器の電力増幅段3
における一方のドライブトランジスタ(NPNト
ランジスタ)4aのベースおよび他方のドライブ
トランジスタ(PNPトランジスタ)4bのベー
スに各々接続されている。これら両ドライブトラ
ンジスタ4a,4bのベース間には、バイアス回
路5が設けられている。このバイアス回路5は、
前記ドライブトランジスタ4a,4bの両ベース
間にNPNトランジスタ6のコレクタ・エミツタ
間を介挿すると共に抵抗7、可変抵抗器8および
抵抗9を順次直列に接続し、またトランジスタ6
のベースを可変抵抗器8の摺動端子に接続すると
共に抵抗10、可変抵抗器11およびスイツチ1
2を順次介して前記ドライブトランジスタ4bの
ベースに接続して構成されている。
一方、前記ドライブトランジスタ4aのコレク
タは、電源電圧+Vh(第2の電源電圧)が供給さ
れた電源端子13aに接続され、同トランジスタ
4aのエミツタは一方の出力トランジスタ
(NPNトランジスタ)14aのベースに接続され
ると共に抵抗15を介して前記ドライブトランジ
スタ4bのエミツタに接続されている。また、前
記電源端子13aは、一方の電圧切換用トランジ
スタ(NPNトランジスタ)16aのコレクタに
接続されると共に、定電流回路17aと抵抗18
aを順次介して前記ドライブトランジスタ4bの
エミツタに接続されている。そして、トランジス
タ16aのベースは定電流回路17aと抵抗18
aとの接続点に接続され、同トランジスタ16a
のエミツタは出力トランジスタ14aのコレクタ
に接続されている。また電源電圧+Vl(第1の電
源電圧であり、+Vl<+Vhなる関係にある)が
供給された電源端子19aはダイオード20aを
介して出力トランジスタ14aのコレクタに接続
され、同出力トランジスタ14aのエミツタは抵
抗21aを介してこの電力増幅器の出力端子22
に接続されている。なお、この電力増幅段3にお
いて、負電源側の回路は上記正電源側の回路と全
く対称に構成されており、対応する各構成要素に
はサフイツクスbが付されている。
タは、電源電圧+Vh(第2の電源電圧)が供給さ
れた電源端子13aに接続され、同トランジスタ
4aのエミツタは一方の出力トランジスタ
(NPNトランジスタ)14aのベースに接続され
ると共に抵抗15を介して前記ドライブトランジ
スタ4bのエミツタに接続されている。また、前
記電源端子13aは、一方の電圧切換用トランジ
スタ(NPNトランジスタ)16aのコレクタに
接続されると共に、定電流回路17aと抵抗18
aを順次介して前記ドライブトランジスタ4bの
エミツタに接続されている。そして、トランジス
タ16aのベースは定電流回路17aと抵抗18
aとの接続点に接続され、同トランジスタ16a
のエミツタは出力トランジスタ14aのコレクタ
に接続されている。また電源電圧+Vl(第1の電
源電圧であり、+Vl<+Vhなる関係にある)が
供給された電源端子19aはダイオード20aを
介して出力トランジスタ14aのコレクタに接続
され、同出力トランジスタ14aのエミツタは抵
抗21aを介してこの電力増幅器の出力端子22
に接続されている。なお、この電力増幅段3にお
いて、負電源側の回路は上記正電源側の回路と全
く対称に構成されており、対応する各構成要素に
はサフイツクスbが付されている。
次に、符号23はこの考案におけるバイアス制
御回路を示し、このバイアス制御回路23は、電
圧検出回路23aと開閉制御回路23bとからな
つている。電圧検出回路23aは、前記ダイオー
ド20aのアノードとカソード(またはトランジ
スタ16aのベース)との間の電圧、およびダイ
オード20bのアノード(またはトランジスタ1
6bのベース)とカソードとの間の電圧に基づい
て、これら両ダイオード20a,20bが共に順
方向にバイアスされているか、またはこれらダイ
オード20a,20bのうちのどちらか一方が逆
方向にバイアスされているかを検出し、後者の場
合にのみ検出信号を出力するものである。そして
開閉制御回路23bは、この電圧検出回路23a
から検出信号が供給された時のみ、前記スイツチ
12を開状態にする回路である。
御回路を示し、このバイアス制御回路23は、電
圧検出回路23aと開閉制御回路23bとからな
つている。電圧検出回路23aは、前記ダイオー
ド20aのアノードとカソード(またはトランジ
スタ16aのベース)との間の電圧、およびダイ
オード20bのアノード(またはトランジスタ1
6bのベース)とカソードとの間の電圧に基づい
て、これら両ダイオード20a,20bが共に順
方向にバイアスされているか、またはこれらダイ
オード20a,20bのうちのどちらか一方が逆
方向にバイアスされているかを検出し、後者の場
合にのみ検出信号を出力するものである。そして
開閉制御回路23bは、この電圧検出回路23a
から検出信号が供給された時のみ、前記スイツチ
12を開状態にする回路である。
次に、以上の構成におけるこの電力増幅器の動
作を説明する。
作を説明する。
まず、バイアス回路5において、可変抵抗器8
は、スイツチ12が開状態の時に出力トランジス
タ14a,14bが正しくB級にバイアスされる
ように調整され、また可変抵抗器11は、スイツ
チ12が閉状態の時に出力トランジスタ14a,
14bが正しくA級にバイアスされるように調整
されている。ここで今、入力端子1に小信号レベ
ルの入力信号が供給されているとする。この場合
は、ドライブトランジスタ4a,4bの各エミツ
タに現われる信号のレベルも小さいから、トラン
ジスタ16a,16bはいずれも導通していな
い。したがつてこの場合、出力トランジスタ14
aのコレクタにはダイオード20aを介して電源
電圧+Vlが供給され、また出力トランジスタ1
4bのコレクタにはダイオード20bを介して電
源電圧−Vlが供給されることになる。このよう
に小信号レベル時には、ダイオード20a,20
bが共に順方向にバイアスされることになるか
ら、電圧検出回路23aは検出信号を出力するこ
とはなく、したがつてスイツチ12は閉状態にな
るから出力トランジスタ14a,14bはA級に
バイアスされる。
は、スイツチ12が開状態の時に出力トランジス
タ14a,14bが正しくB級にバイアスされる
ように調整され、また可変抵抗器11は、スイツ
チ12が閉状態の時に出力トランジスタ14a,
14bが正しくA級にバイアスされるように調整
されている。ここで今、入力端子1に小信号レベ
ルの入力信号が供給されているとする。この場合
は、ドライブトランジスタ4a,4bの各エミツ
タに現われる信号のレベルも小さいから、トラン
ジスタ16a,16bはいずれも導通していな
い。したがつてこの場合、出力トランジスタ14
aのコレクタにはダイオード20aを介して電源
電圧+Vlが供給され、また出力トランジスタ1
4bのコレクタにはダイオード20bを介して電
源電圧−Vlが供給されることになる。このよう
に小信号レベル時には、ダイオード20a,20
bが共に順方向にバイアスされることになるか
ら、電圧検出回路23aは検出信号を出力するこ
とはなく、したがつてスイツチ12は閉状態にな
るから出力トランジスタ14a,14bはA級に
バイアスされる。
一方、入力端子1に大信号レベルの入力信号が
供給された場合は、ドライブトランジスタ4a,
4bの各エミツタに現われる信号のレベルもこれ
に応じて増大する。そしてこの場合、ドライブト
ランジスタ4aのエミツタ電圧が、出力トランジ
スタ14aの電源電圧として電圧+Vlより高い
電圧を必要とするようなレベルに上昇するとドラ
イブトランジスタ4bのエミツタ電圧の上昇によ
つてトランジスタ16aが導通し、またドライブ
トランジスタ4bのエミツタ電圧が出力トランジ
スタ14bの電源電圧として電圧−Vlより低い
(負側に大きい)電圧を必要とするようなレベル
に低下するとドライブトランジスタ4aのエミツ
タ電圧の低下によつてトランジスタ16bが導通
する。したがつて出力トランジスタ14a,14
bのコレクタには、入力信号の信号レベルが前記
各レベルを越える領域においては同信号レベルに
応じた電圧(電圧±Vlより大きい電圧)が供給
されることになり、これによつてダイオード20
a,20bのどちらか一方が逆バイアス状態とな
る。したがつてこの場合は、電圧検出回路23a
が検出信号を出力するようになり、この結果スイ
ツチ12が開状態になつて、出力トランジスタ1
4a,14bはB級にバイアスされる。
供給された場合は、ドライブトランジスタ4a,
4bの各エミツタに現われる信号のレベルもこれ
に応じて増大する。そしてこの場合、ドライブト
ランジスタ4aのエミツタ電圧が、出力トランジ
スタ14aの電源電圧として電圧+Vlより高い
電圧を必要とするようなレベルに上昇するとドラ
イブトランジスタ4bのエミツタ電圧の上昇によ
つてトランジスタ16aが導通し、またドライブ
トランジスタ4bのエミツタ電圧が出力トランジ
スタ14bの電源電圧として電圧−Vlより低い
(負側に大きい)電圧を必要とするようなレベル
に低下するとドライブトランジスタ4aのエミツ
タ電圧の低下によつてトランジスタ16bが導通
する。したがつて出力トランジスタ14a,14
bのコレクタには、入力信号の信号レベルが前記
各レベルを越える領域においては同信号レベルに
応じた電圧(電圧±Vlより大きい電圧)が供給
されることになり、これによつてダイオード20
a,20bのどちらか一方が逆バイアス状態とな
る。したがつてこの場合は、電圧検出回路23a
が検出信号を出力するようになり、この結果スイ
ツチ12が開状態になつて、出力トランジスタ1
4a,14bはB級にバイアスされる。
このように、この第1図に示した実施例によれ
ば、小信号レベル時には出力トランジスタ14
a,14bに低電源電圧±Vlが供給されると共
にこれらトランジスタ14a,14bはA級にバ
イアスされ、これによつてトランジスタ14a,
14bは過大コレクタ損失状態とならない範囲内
で最適な動作点にて動作し、かつ低歪率、高音質
を達成することができ、また大信号レベル時には
出力トランジスタ14a,14bに信号レベルに
応じた高電源電圧が供給されると共にこれらトラ
ンジスタ14a,14bはB級にバイアスされ、
これによつて高効率が達成される。
ば、小信号レベル時には出力トランジスタ14
a,14bに低電源電圧±Vlが供給されると共
にこれらトランジスタ14a,14bはA級にバ
イアスされ、これによつてトランジスタ14a,
14bは過大コレクタ損失状態とならない範囲内
で最適な動作点にて動作し、かつ低歪率、高音質
を達成することができ、また大信号レベル時には
出力トランジスタ14a,14bに信号レベルに
応じた高電源電圧が供給されると共にこれらトラ
ンジスタ14a,14bはB級にバイアスされ、
これによつて高効率が達成される。
なお上記実施例においてはバイアスをA級とB
級との間で切り換えるものとして説明したが、こ
のバイアスをA級とAB級との間またはAB級と
B級との間等で切り換えるようにしてもよい。
級との間で切り換えるものとして説明したが、こ
のバイアスをA級とAB級との間またはAB級と
B級との間等で切り換えるようにしてもよい。
次に、第2図は、この考案の第2の実施例の構
成を示す回路図である。この図に示す回路が第1
図に示した実施例と異なる点は、電圧検出回路2
3aと開閉制御回路23bとの間にホールド回路
23cを設け、電圧検出回路23aが出力する検
出信号を所定時間保持して開閉制御回路23bに
供給するようにしたことにある。この第2の実施
例によれば、電源電圧が頻繁に切り換わつても、
バイアスの切り換わり頻度をある程度の値に抑え
ることができ、これによつてより安定したバイア
ス切り換え動作を行なわせることができる。
成を示す回路図である。この図に示す回路が第1
図に示した実施例と異なる点は、電圧検出回路2
3aと開閉制御回路23bとの間にホールド回路
23cを設け、電圧検出回路23aが出力する検
出信号を所定時間保持して開閉制御回路23bに
供給するようにしたことにある。この第2の実施
例によれば、電源電圧が頻繁に切り換わつても、
バイアスの切り換わり頻度をある程度の値に抑え
ることができ、これによつてより安定したバイア
ス切り換え動作を行なわせることができる。
次に第3図は、上記第2の実施例をオーデイオ
用のステレオパワーアンプに適用した場合の具体
回路を示すもので、この図において第2図の各部
に対応する部分には各々同一の符号が付してあ
る。この図の電力増幅段3において、電源切換用
トランジスタ16a,16bにはNPNトランジ
スタ26a,PNPトランジスタ26bが各々ダ
ーリントン接続されると共に、これらトランジス
タ26a,26bのベース回路にはコンデンサ2
7a,27bおよびダイオード28a,28bが
各々設けられ、これによつてトランジスタ26
a,16bの導通状態から非導通状態に移行する
時間が遅延されるようになつている。また、トラ
ンジスタ26aのベースと電源端子19aとの
間、およびトランジスタ26bのベースと電源端
子19bとの間にはダイオード29a,29bが
各々介挿されてトランジスタ26a(あるいはト
ランジスタ26b)のベース電圧が不必要に負側
(あるいは正側)に振られないようになつており、
これによつてこれらトランジスタ26a(あるい
はトランジスタ26b)が蓄積電荷の影響により
立上りが遅れるのを防止している。また電圧検出
回路23aは、比較器として構成された演算増幅
器30等を有してなるもので、電源端子19bの
電圧−Vlとトランジスタ26bのベース電圧V1
とを比較し、これによつてダイオード20bが順
方向にバイアスされているかまたは逆方向にバイ
アスされているかを検出するようになつている。
またこの電圧検出回路23aにはダイオード31
を介して他のチヤンネルの電力増幅段における電
圧検出点(トランジスタ26bのベースに対応す
る点)から電圧が供給されるようになつている。
また開閉制御回路23bは、ヒステリシスアンプ
として構成された演算増幅器31等を有してなる
もので、ホールド回路23cの出力電圧V3がこ
のヒステリシスアンプの上側のスレシヨルド電圧
Vthを越えると演算増幅器31の出力電圧V4がロ
ーレベルとなつてNPNトランジスタ32、PNP
トランジスタ33がオフとなつて、バイアス切り
換え用のスイツチを構成するNPNトランジスタ
12′がオフされ、一方、前記電圧V3が前記ヒス
テリシスアンプの下側のスレシヨルド電圧Vtl以
下に低下すると電圧V4がハイレベルとなつてト
ランジスタ12′がオンされるようになつている。
用のステレオパワーアンプに適用した場合の具体
回路を示すもので、この図において第2図の各部
に対応する部分には各々同一の符号が付してあ
る。この図の電力増幅段3において、電源切換用
トランジスタ16a,16bにはNPNトランジ
スタ26a,PNPトランジスタ26bが各々ダ
ーリントン接続されると共に、これらトランジス
タ26a,26bのベース回路にはコンデンサ2
7a,27bおよびダイオード28a,28bが
各々設けられ、これによつてトランジスタ26
a,16bの導通状態から非導通状態に移行する
時間が遅延されるようになつている。また、トラ
ンジスタ26aのベースと電源端子19aとの
間、およびトランジスタ26bのベースと電源端
子19bとの間にはダイオード29a,29bが
各々介挿されてトランジスタ26a(あるいはト
ランジスタ26b)のベース電圧が不必要に負側
(あるいは正側)に振られないようになつており、
これによつてこれらトランジスタ26a(あるい
はトランジスタ26b)が蓄積電荷の影響により
立上りが遅れるのを防止している。また電圧検出
回路23aは、比較器として構成された演算増幅
器30等を有してなるもので、電源端子19bの
電圧−Vlとトランジスタ26bのベース電圧V1
とを比較し、これによつてダイオード20bが順
方向にバイアスされているかまたは逆方向にバイ
アスされているかを検出するようになつている。
またこの電圧検出回路23aにはダイオード31
を介して他のチヤンネルの電力増幅段における電
圧検出点(トランジスタ26bのベースに対応す
る点)から電圧が供給されるようになつている。
また開閉制御回路23bは、ヒステリシスアンプ
として構成された演算増幅器31等を有してなる
もので、ホールド回路23cの出力電圧V3がこ
のヒステリシスアンプの上側のスレシヨルド電圧
Vthを越えると演算増幅器31の出力電圧V4がロ
ーレベルとなつてNPNトランジスタ32、PNP
トランジスタ33がオフとなつて、バイアス切り
換え用のスイツチを構成するNPNトランジスタ
12′がオフされ、一方、前記電圧V3が前記ヒス
テリシスアンプの下側のスレシヨルド電圧Vtl以
下に低下すると電圧V4がハイレベルとなつてト
ランジスタ12′がオンされるようになつている。
なお、参考までに上記具体回路の各部の波形を
第4図に示しておく。なおこの第4図において、
同図イは出力端子22に得られる出力信号の電圧
V0とトランジスタ26bのベース電圧V1とを示
し、同図ロは演算増幅器30の出力電圧V2を示
し、同図ハはホールド回路23cの出力電圧V3
を示し、また同図ニは演算増幅器31の出力電圧
V4を示している。ここで、同図ニにおいて、T1
で示される期間がバイアスが浅くなり、T2で示
す期間がバイアスが深く設定されているわけであ
る。
第4図に示しておく。なおこの第4図において、
同図イは出力端子22に得られる出力信号の電圧
V0とトランジスタ26bのベース電圧V1とを示
し、同図ロは演算増幅器30の出力電圧V2を示
し、同図ハはホールド回路23cの出力電圧V3
を示し、また同図ニは演算増幅器31の出力電圧
V4を示している。ここで、同図ニにおいて、T1
で示される期間がバイアスが浅くなり、T2で示
す期間がバイアスが深く設定されているわけであ
る。
以上の説明から明らかなように、この考案によ
る電力増幅器は、電力増幅段における出力トラン
ジスタのコレクタは第1の電源電圧(低電源電
圧)を供給するダイオードと、同コレクタに第2
の電源電圧(高電源電圧)を供給する電源切換用
トランジスタとを有してなる電力増幅器におい
て、前記ダイオードが順バイアス状態であれば電
力増幅段のバイアスを深くし、逆バイアス状態で
あれば同バイアスを浅くするバイアス制御回路を
設けたから、電力増幅段の電源電圧の切り換えに
応じて同電力増幅段のバイアスを極めて正確に切
り換えることができ、これによつて小信号レベル
時における低歪率、高音質および大信号レベル時
における高効率を達成することができ、しかも出
力トランジスタが過大な電力損失によつて破壊さ
れるような恐れが全くない。
る電力増幅器は、電力増幅段における出力トラン
ジスタのコレクタは第1の電源電圧(低電源電
圧)を供給するダイオードと、同コレクタに第2
の電源電圧(高電源電圧)を供給する電源切換用
トランジスタとを有してなる電力増幅器におい
て、前記ダイオードが順バイアス状態であれば電
力増幅段のバイアスを深くし、逆バイアス状態で
あれば同バイアスを浅くするバイアス制御回路を
設けたから、電力増幅段の電源電圧の切り換えに
応じて同電力増幅段のバイアスを極めて正確に切
り換えることができ、これによつて小信号レベル
時における低歪率、高音質および大信号レベル時
における高効率を達成することができ、しかも出
力トランジスタが過大な電力損失によつて破壊さ
れるような恐れが全くない。
第1図はこの考案の第1の実施例の構成を示す
回路図、第2図はこの考案の第2の実施例の構成
を示す回路図、第3図は同第2の実施例の具体回
路図、第4図は第3図に示した具体回路の各部の
波形図である。 3……電力増幅段、4a,4b……ドライブト
ランジスタ、5……バイアス回路、13a,13
b,19a,19b……電源端子、14a,14
b……出力トランジスタ、16a,16b……電
源切換用トランジスタ、20a,20b……ダイ
オード、23……バイアス制御回路、23a……
電圧検出回路、23b……開閉制御回路、23c
……ホールド回路。
回路図、第2図はこの考案の第2の実施例の構成
を示す回路図、第3図は同第2の実施例の具体回
路図、第4図は第3図に示した具体回路の各部の
波形図である。 3……電力増幅段、4a,4b……ドライブト
ランジスタ、5……バイアス回路、13a,13
b,19a,19b……電源端子、14a,14
b……出力トランジスタ、16a,16b……電
源切換用トランジスタ、20a,20b……ダイ
オード、23……バイアス制御回路、23a……
電圧検出回路、23b……開閉制御回路、23c
……ホールド回路。
Claims (1)
- 電力増幅段における出力トランジスタのコレク
タに第1の電源電圧を供給するダイオードと、ベ
ースにこの電力増幅段の増幅信号に対応する信号
が供給されコレクタに前記第1の電源電圧より大
きい第2の電源電圧が供給されかつエミツタが前
記出力トランジスタのコレクタに接続された電源
切換用トランジスタとを有してなる電力増幅器に
おいて、前記ダイオードが順バイアス状態であれ
は前記電力増幅段のバイアスを深くし、前記ダイ
オードが逆バイアス状態であれば同バイアスを浅
くするバイアス制御回路を設けたことを特徴とす
る電力増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15880882U JPS5963515U (ja) | 1982-10-20 | 1982-10-20 | 電力増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15880882U JPS5963515U (ja) | 1982-10-20 | 1982-10-20 | 電力増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963515U JPS5963515U (ja) | 1984-04-26 |
| JPH0138976Y2 true JPH0138976Y2 (ja) | 1989-11-21 |
Family
ID=30349754
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15880882U Granted JPS5963515U (ja) | 1982-10-20 | 1982-10-20 | 電力増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5963515U (ja) |
-
1982
- 1982-10-20 JP JP15880882U patent/JPS5963515U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5963515U (ja) | 1984-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3984783A (en) | Amplifier | |
| US5708390A (en) | Signal amplifier arrangeable in two different configuration modes | |
| US4063185A (en) | Direct coupling type power amplifier circuit | |
| HK88591A (en) | Amplifier arrangement | |
| US4255716A (en) | Automatic gain control circuit | |
| JPH0138976Y2 (ja) | ||
| EP0196131B1 (en) | Amplifier arrangement | |
| US6323700B2 (en) | Double input buffer for track-and-hold amplifier | |
| US6014060A (en) | Voltage supply circuit for amplifier | |
| JP3413281B2 (ja) | 電力増幅回路 | |
| JPH0233384Y2 (ja) | ||
| JPS58114510A (ja) | 電力増幅器 | |
| JP3381528B2 (ja) | 電力増幅装置 | |
| JP2797694B2 (ja) | 電子スイッチ回路 | |
| JPS5915124Y2 (ja) | 電力増幅回路 | |
| JPS6122345Y2 (ja) | ||
| JPS6025930B2 (ja) | ミユ−テイング回路 | |
| JP3353306B2 (ja) | テレビジョン受像機のオートブライトネスリミッタ回路 | |
| JPS6042645B2 (ja) | 増幅回路 | |
| JPS641780Y2 (ja) | ||
| JPS5847097B2 (ja) | ゲ−ト回路 | |
| JPH021950Y2 (ja) | ||
| JPH024500Y2 (ja) | ||
| JPH0239128B2 (ja) | ||
| JPS6043014U (ja) | 電子切換回路 |