JPH0139123B2 - - Google Patents

Info

Publication number
JPH0139123B2
JPH0139123B2 JP56106011A JP10601181A JPH0139123B2 JP H0139123 B2 JPH0139123 B2 JP H0139123B2 JP 56106011 A JP56106011 A JP 56106011A JP 10601181 A JP10601181 A JP 10601181A JP H0139123 B2 JPH0139123 B2 JP H0139123B2
Authority
JP
Japan
Prior art keywords
machine
input
output
plc
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56106011A
Other languages
English (en)
Other versions
JPS588307A (ja
Inventor
Akihiro Yamada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Tateisi Electronics Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Tateisi Electronics Co filed Critical Omron Tateisi Electronics Co
Priority to JP56106011A priority Critical patent/JPS588307A/ja
Publication of JPS588307A publication Critical patent/JPS588307A/ja
Publication of JPH0139123B2 publication Critical patent/JPH0139123B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Program-control systems
    • G05B19/02—Program-control systems electric
    • G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1159—Image table, memory
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13085—Plc controls several machines in sequence

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Automation & Control Theory (AREA)
  • Advance Control (AREA)
  • Multi Processors (AREA)
  • Programmable Controllers (AREA)

Description

【発明の詳細な説明】 この発明は、プログラム分散・直列実行式のプ
ログラマブル・ロジツク・コントローラシステム
に関する。
プログラマブル・ロジツク・コントローラ(以
下PLCという)を使用してシーケンス制御を行
なう場合、応答速度等PLCの能力から、取扱え
る入力点数および出力点数は、一定量以下に制限
されることは周知の通りである。
他方、一般のシーケンス制御システムの中に
は、通常PLCが備える量の入出力点数よりも多
くの入出力点数を必要とするものも、ときには存
在する。このような大規模なシステムに対して
は、まず第1にはPLC自体の能力の高い大型
PLCを用意することが考えられる。ところが、
大型PLCは一般に市場性がなく、故に量産効果
が発揮されず、システムコストが上がつてしま
う。
更にこのように一台のPLCによつて大量の入
出力点数を取り扱おうとすると、そのPLCが故
障した場合には全ての制御が同時に不能となつて
しまい、危険を分散させる上にも好ましくないと
言う問題がある。
第2の方策としては、中型乃至小型のPLCを
複数台並列に動作させ、全体として大規模なシス
テムを制御することが考えられ、実施されてい
る。
ところが、複数台のPLCを並列動作させる従
来のものにあつては、各PLCを関連づけるべく、
あるコントローラの特定入出力の状態を、他のコ
ントローラに伝える場合には、上記あるコントロ
ーラはそのプログラムにより、上記特定入出力の
状態を自己の外部出力端子に印加し、他方上記他
のコントローラは、上記外部出力端とワイヤ結線
されている自己の外部出力端子より該当信号を取
り込む構成を採用している。すなわち、本来外部
機器の制御用に設けられる外部入力および出力端
子を、入出力データの授受用に流用しているので
ある。
従つて、互いの「関連付」のために相当数の外
部入出力端子を使つてしまい、実際に使用できる
外部入出力端子が少くなり、コントローラの台数
を増加する割には、システム規模の拡張性が向上
しない。また、複雑な「関連付」を行なうと、上
記入出力間の配線が複雑となり、配線チエツク等
が非常に面倒な作業となる他、「関連付」の変更
も容易ではない。
そこで、本出願人は、先に上述した特定入出力
の状態を他のコントローラに伝える手段として、
専用のデータ入出力バスライン(以下これをリン
クバスと言う)を用い、かつ各PLCには、前記
リンクバスに対する接続手段を備えた新規な
PLCを提案している。このPLCによれば、他の
PLCに対して入出力データを転送するに際して、
外部入出力端子を使用することが不要となり、シ
ステムの拡張性が一段と向上する。
本発明の基本的な目的とするところは、上述し
たリンクバスを備えるPLCに於けるプログラム
実行速度を増加させ、かつ所謂レーシングの問題
を解決することにある。すなわち、この種のリン
クバスを備えたPLCにおける最大の利点は、自
機の入出力メモリの内容ばかりでなく、他機の入
出力メモリの内容をも参照して、ユーザプログラ
ムを実行させることができると言う点にある。具
体的には、自機と他機との間において、互いの入
出力データを参照してインターロツク回路を構成
することができるとうことである。
しかしながら、このように自機と他機との間に
おいて、インターロツク回路を構成した場合にお
いては、ユーザプログラムの中に他機の入出力メ
モリの内容を参照すべき命令が存在するたびに、
リンクバスを介して他機の入出力メモリをアクセ
スする必要が生ずる。従つて、ユーザプログラム
の中に、他機の入出力メモリの内容を参照すべき
命令の数が増加すると、自機の入出力メモリの内
容だけを参照してプログラムを実行する場合に比
べて、他機の入出力メモリをアクセスするための
遅延時間等のために、大幅な処理時間の増大を招
くという問題がある。
そこで、本出願人は先に、各PLCの入出力メ
モリの容量を増大させ、自機の入出力回路に対応
する容量に加えて、他機の入出力回路に対応する
容量までをも備え、ユーザプログラムの実行に先
だつて、他機の入出力メモリの内容を自機の入出
力メモリの他機用の記憶エリアに取り込み、これ
によりユーザプログラムの実行に際して、他機の
入出力データを参照すべき命令が呼び出されるた
びに、その都度他機の入出力メモリをアクセスす
ることを不要とし、プログラム処理速度を高速化
したPLCを提供している。
このPLCによれば、ユーザプログラムの中に、
他機の入出力メモリを参照すべき命令が存在する
たびに、その都度他機の入出力メモリをアクセス
する必要はなくなるが、その反面、一命令実行サ
イクル内においては、各機器の入出力メモリの内
容はそれぞれ独立に変化するため、例えば自機の
出力リレーの補助接点を、他機の出力リレーの通
電路に直列介挿し、かつ他機の出力リレーのB接
点を、前記自機の出力リレーの通電路に直列介挿
して、前記両出力リレーが必ず交互にオンまたは
オフするようなインターロツク回路を構成したよ
うな場合においては、自機の出力リレーが動作し
そのB接点がオフしても、その状態は一命令実行
サイクルが終了しないと、他機の入出力メモリに
伝わらないため、本来交互にオンオフすべき各出
力リレーは、同時にオンまたはオフしてしまうと
いう所謂レーシングの問題が生ずる。すなわち、
自機の入出力メモリ内に、自機の入出力回路に対
応する自機エリアに加えて、他機の入出力回路に
対応する他機エリアを備え、各ユーザプログラム
の実行サイクルに先だつて、他機の入出力メモリ
の内容を全て自機の入出力メモリ内の他機エリア
に取り込むことによつて、ユーザプログラムの実
行中に、他機の入出力メモリを参照すべき命令が
読出されるたびに、その都度他機の入出力メモリ
をアクセスすることを不要とした御陰で、他機の
入出力メモリをアクセスする遅延時間に起因する
プログラム実行速度の遅れは解消できるが、その
反面、命令実行中に他機の入出力メモリを参照す
べき命令が読出されるたびにその都度他機の入出
力メモリをアクセスすれば問題とならなかつた欠
点、つまり他機の入出力メモリ内の変化が少くと
も一命令実行サイクル遅れて、自機の入出力メモ
リの他機エリアに伝わり、これが原因でレーシン
グが発生するという問題が生ずる。
この発明は、上記の問題を解決するためになさ
れたもので、その目的とするところは、複数の
PLCを用いて多くの入出力点数を制御する場合
に、各機内で入出力データを伝送のために、各機
器の外部入出力端子を使用することを不要とし、
また各PLCがユーザプログラムを実行している
間に、その都度他機の入出力メモリをアクセスす
る必要を不要とし、更に自機と他機との間におい
て、前述したようなインターロツク回路を構成し
ても、レーシングが発生しないようにすることに
ある。
すなわち、このは発明に係わるプログラム分
散・直列実行式プログラマブル・ロジツク・コン
トローラシステムは、リンクバスを介して、互い
に入出力メモリの内容を交換可能に接続された複
数機のPLCで構成されたるPLCシステムであつ
て; 各PLCには、当該PLCの機番順位を設定する
ための機番設定手段と; ユーザプログラムが格納されるユーザプログラ
ムメモリと; 外部入力信号が与えられる入力回路と; 外部出力信号を送出する出力回路と; 自機の入出力回路に対応する自機エリアに加え
て、他機の入出力回路に対応する他機エリアを備
えた入出力メモリと; 前記機番設定手段によつて、当該PLCの機番
順位が最上位に設定された場合には、ユーザプロ
グラムの実行に先だつて、他機と同期して、自機
の入出力メモリの他機エリアに、各他機から転送
されてくる当該他機用の入出力データを書込み、
かつ当該PLCの機番順位が最上位以外に設定さ
れた場合には、ユーザプログラムの実行に先だつ
て、他機と同期して、自機の入出力メモリの自機
エリアの入出力データを、最上位に設定された
PLCへと転送する入力転送手段と; 機番順位において、1つ上位のPLCから転送
されてくる当該PLCの入出力メモリの全入出力
データを、自機の入出力メモリに書込むととも
に、この入出力データを参照して、自機のユーザ
プログラムを実行し、その実行結果で自機の入出
力メモリの内容を書替え、更にその書替えられた
入出力メモリの内容を機番順位において1つ下位
のPLCへ転送するプログラム実行手段と; 前記機番設定手段によつて、当該PLCの機番
順位が最下位に設定された場合には、入出力リフ
レツシユに先だつて、当該PLCのユーザプログ
ラムの実行により書替えられた各他機用の出力エ
リアの内容を、それぞれ対応する他機のPLCに
転送し、かつ前記機番設定手段によつて、当該機
番順位が最下位以外に設定された場合には、入出
力リフレツシユに先だつて、最下位のPLCから
転送されてくる自機用の出力データを、自機の入
出力メモリの自機用出力エリアに書込む出力転送
手段と; 前記機番設定手段によつて、当該PLCの機番
順位が最下位に設定された場合には、当該PLC
のユーザプログラムの実行により書替えられた自
機の入出力メモリの自機用出力エリアの内容を、
自機の出力回路に転送するとともに、自機の入力
回路からの入力データを自機の入力メモリの自機
用入力エリアに書込み、かつ前記機番設定手段に
よつて、当該PLCの機番順位が最下位以外に設
定された場合には、前記出力転送手段により書替
えられた自機の入出力メモリの自機用出力エリア
の内容を、自機の出力回路に転送するとともに、
自機の入力回路からの入力データを自機の入出力
メモリの入力エリアに書込む入出力リフレツシユ
手段と; を設けたことを特徴とするものである。
以下に、この発明の好適な一実施例を添付図面
に従つて詳細に説明する。
第1図は、この発明に係わるプログラム分散・
直列実行式プログラマブル・ロジツク・コントロ
ーラシステムの電気的な構成を示すブロツク図で
ある。同図に示す如く、このPLCシステムは複
数台のPLCを、互いにリンクバス1、リンクバ
スインターフエイス10を介して接続して構成さ
れている。各PLCは、ユーザプログラムが格納
されるユーザプログラムメモリ2と、外部入力信
号が伝えられる入力回路3と、外部出力信号を送
出する出力回路4と、上記入出力回路3,4の容
量よりも充分大きな容量を有する入出力メモリ5
と、上記ユーザプログラムメモリ2の命令を順次
高速に実行し、上記入出力メモリ5のデータに基
づいて論理演算を行なうとともに、その演算結果
を上記入出力メモリ5に書込む命令実行手段と、
上記入力回路3の入力データを上記入出力メモリ
5の所定エリアに書込むとともに、上記入出力メ
モリ5の所定エリアの出力データを上記出力回路
4に伝達する入出力更新手段とから構成されてい
る。また、上述した命令実行手段および入出力更
新手段は、マイクロプロセツサおよびROMを主
体とするCPU6によつて構成されている。
スイツチインターフエイス7を介したCPU6
に接続された機番設定スイツチ8は、後述する如
く各PLCをホストあるいはゲストとして動作さ
せる際に、そのいずれに設定するかあるいは機番
順位を設定するために使用される。ワーキングメ
モリ9内には、第2図に示す如く自号機レジスタ
と他機状態レジスタとが設けられている。これら
のレジスタは、後述する如く各PLCをゲストあ
るいはホストとして設定する場合に、その設定さ
れた状態を記憶するもので、自号機レジスタには
各PLCの機番が記憶され、また他機状態レジス
タには本システムを構成する全てのPLCの機番
順位が記憶される。
入出力メモリ5内には、第3図に示す如く自機
の入力回路3および出力回路4に対応する入出力
エリアの他に、他機の入出力回路にそれぞれ対応
する入出力エリアが設けられている。なお、第2
図および第3図に示すものは、本システムを3台
のPLCによつて構成した場合であり、各入出力
メモリ内に示される#1,#2,#3はそれぞ
れ、#1号機、#2号機、#3号機の入出力回路
にそれぞれ対応する入出力エリアである。
次に、第4図は本PLCシステムの動作を制御
するために、各PLCのCPU内のROMに記憶され
た、システムプログラムの一部を示すものであ
る。また、第5図は第4図に示すシステムプログ
ラムの実行にともななつて、ワーキングメモリ内
の各レジスタの内容が変化する様子および各入出
力メモリ内のデータの変化状態を示す状態遷移図
である。
これら第4図および第5図に従つて、本PLC
システムの動作を系統的に説明する。なお、以下
の説明においては、3台のPLCによつて本シス
テムが構成されているものとする。
本発明に係わるPLCの動作は、イニシヤルサ
イクル、1Nサイクル、実行サイクル、OUTサイ
クルおよびI/Oリフレツシユサイクルからなる
5つのサイクルによつて大きく構成される。
ホスト機およびゲスト機において、それぞれイ
ニシヤル処理ステツプ1A,1Bが実行される
と、第5図の(1)に示す如く、イニシヤルサイクル
が実行される。このイニシヤルサイクルは、まず
各PLCにおいて、機番設定スイツチ8の内容を、
インターフエイス7を介してCPU6に取り込み、
次いで各自号機レジスタ内にその内容を記憶させ
る。次いで、各号機の自号機レジスタに記憶され
た内容は、ホスト機(#1)の他機状態レジスタ
内に順次取り込まれ、機番順位に従つて配列され
る。次いで、ホスト機の他機状態レジスタの内容
は、#1,#3号機の他機状態レジスタへと順次
転送される。この結果イニシヤルサイクルが終了
すると、各号機の他機状態レジスタの内容は全て
同一となる。
次いで、ホスト機において、ステツプ2A,3
A,4Aが実行され、またゲスト機において、ス
テツプ2B,3B,4Bが実行されると、本シス
テムのINサイクルが行なわれる。このINサイク
ルにおいては、第5図(2)に示す如く、#2,#3
号機の各自機用の入出力エリアの内容だけが、
#1号機の該当するエリアへと転送される。すな
わち、#2号機の#2入出力エリアおよび#3号
機の#3入出力エリアが、#1号機のそれぞれ該
当するエリアへと転送されるのである。
次に、ホスト機において、ステツプ5A,6
A,7A,8Aおよび9Aが実行され、かつゲス
ト機においてステツプ7B,8B,9B,10
B,11B,12B,13Bおよび14Bが実行
されると、本システムの実行サイクルが行なわれ
る。この実行サイクルにおいて、前記INサイク
ルにおいて、取り込まれた各入出力データの内容
に基づいて、まず#1号機においてユーザプログ
ラムが順次実行される。そして、#1号機の実行
が完了すると、その時点の入出力メモリの内容は
#2号機へと転送され、次いで#2号機において
はこの#1号機から転送された入出力データの内
容に基づいてユーザプログラムの実行が行なわれ
る。#2号機において、同様にしてユーザプログ
ラムの実行が完了すると、その実行結果である入
出力メモリの内容は次いで、#3号機へと転送さ
れる。そして、#3号機においては、#2号から
転送された入出力データの内容に基づいて、同様
にしてユーザプログラムの実行が行なわれ、その
実行が完了すると、#3号機の入出力メモリの内
容は#1号機へと再び転送されることとなる。
次に、ホスト機においてステツプ15A,16
Aおよび17Aが実行され、かつゲスト機におい
て、ステツプ15B,16B,17B,18Bお
よび19Bが実行されると、第5図(4)に示す如く
アウトサイクルが行なわれる。このアウトサイク
ルにおいては、最終機である#3号機の入出力デ
ータの内容が、#1および#2号機へと順次転送
される。なお、この例においては、#3号機から
各#1、#2号機への入出力データの転送に際し
て、それぞれ号機に必要な入出力データエリアだ
けを転送するようにしている。すなわち、#3号
機から#1号機への転送に際しては、前述の実行
サイクルの終了時に行なわれているので、これら
の入出力データの転送は行なわない、これに対し
て#3号機から#2号機へいする入出力データの
転送に際しては、#2号機の分だけのエリアの転
送が行なわれる。
次に、ホスト機において、ステツプ20Aが実
行され、かつホスト機において、ステツプ20B
が実行されると、第5図(5)に示す如くI/Oリフ
レツシユサイクルが行なわれる。このI/Oリフ
レツシユサイクルの開始においては、各号機の出
力メモリの自号機分のエリアの内容は、常に最新
の状態となつている。この結果、I/Oリフレツ
シユサイクルにおいて、自号機分のエリアの入出
力エリアの内容を出力回路4へと転送してやれ
ば、前述したレーシングの問題は生ずることがな
い。すなわち、このPLCシステムにあつては、
各号機において、ユーザプログラムの実行が終了
するたびに、その入出力メモリのないようを次号
機へと順次転送し、各次の号機においてはその転
送された入出力データに基づいてユーザプログラ
ムを実行するようにしているため、PLCシステ
ム全体としては、恰も1台のPLCによつて全て
のユーザプログラムの実行が行われているのと同
じこととなり、従来の複数機を備えたPLCシス
テムにおいて問題となつた、ユーザプログラムの
実行に際してその基となるI/Oデータが不一致
となるという問題を解決し、これにより複数号機
間に於けるインターロツク回路を構成しても、レ
ーシングが生ずるということがないわけである。
以上の実施例の説明でも明らかなように、この
発明に係わるプログラム分散・直列実行式プログ
ラマブル・ロジツク・コントローラシステムは、
リンクバスを介して、互いに入出力メモリの内容
を交換可能に接続された複数機のPLCで構成さ
れたるPLCシステムであつて; 各PLCには、当該PLCの機番順位を設定する
ための機番吹定手段と; ユーザプログラムが格納されるユーザプログラ
ムメモリと; 外部入力信号が与えられる入力回路と; 外部出力信号を送出する出力回路と; 自機の入出力回路に対応する自機エリアに加え
て、他機の入出力回路に対応する他機エリアを備
えた入出力メモリと; 前記機番設定手段によつて、当該PLCの機番
順位が最上位に設定された場合には、ユーザプロ
グラムの実行に先だつて、他機と同期して、自機
の入出力メモリの他機エリアに、各他機から転送
されてくる当該他機用の入出力データを書込み、
かつ当該PLCの機番順位が最上位以外に設定さ
れた場合には、ユーザプログラムの実行に先だつ
て、他機と同期して、自機の入出力メモリの自機
エリアの入出力データを、最上位に設定された
PLCへと転送する入力転送手段と; 機番順位において、1つ上位のPLCから転送
されてくる当該PLCの入出力メモリの全入出力
データを、自機の入出力メモリに書込むととも
に、この入出力データを参照して、自機のユーザ
プログラムを実行し、その実行結果で自機の入出
力メモリの内容を書替え、更にその書替えられた
入出力メモリの内容を機番順位において1つ下位
のPLCへ転送するプログラム実行手段と; 前記機番設定手段によつて、当該PLCの機番
順位が最下位に設定された場合には、入出力リフ
レツシユに先だつて、当該PLCのユーザプログ
ラムの実行により書替えられた各他機用の出力エ
リアの内容を、それぞれ対応する他機のPLCに
転送し、かつ前記機番設定手段によつて、当該機
番順位が最下位以外に設定された場合には、入出
力リフレツシユに先だつて、最下位のPLCから
転送されてくる自機用の出力データを、自機の入
出力メモリの自機用出力エリアに書込む出力転送
手段と; 前記機番設定手段によて、当該PLCの機番順
位が最下位に設定された場合には、当該PLCの
ユーザプログラムの実行により書替えられた自機
の入出力メモリの自機用出力エリアの内容を、自
機の出力回路に転送するとともに、自機の入力回
路からの入力データを自機の入力メモリの自機用
入力エリアに書込み、かつ前記機番設定手段によ
つて、当該PLCの機番順位が最下位以外に設定
された場合には、前記出力転送手段により書替え
られた自機の入出力メモリの自機用出力エリアの
内容を、自機の出力回路に転送するとともに、自
機の入力回路からの入力データの自機の入出力メ
モリの入力エリアに書込む入出力リフレツシユ手
段と; を設けたことを特徴とするものであるから、従来
の複数台のPLCによつて構成されたシステムに
比べて、各号機間において、入出力データ転送す
るに際して、外部入出力端子を占有することが不
要となるとともに、他機の入出力データを参照す
るに際して、その都度他機の入出力メモリをアク
セスすることも不要となつて、プログラム実行時
間を短縮化することができ、更に自機と他機との
間において、インターロツク回路を構成したよう
な場合においても、レーシングの発生がない等の
優れた特徴と有するものである。
【図面の簡単な説明】
第1図は、本発明システムの電気的な構成を示
すブロツク図、第2図は、第1図のワーキングメ
モリ内に示される自号機レジスタおよび他機状態
レジスタの内容を示す図、第3図は、入出力メモ
リ内の構成を示すブロツク図、第4図は、本シス
テムの動作を規定するシステムプログラムの内容
を示すフローチヤート、第5図は、第4図に示す
フローチヤートの実行にともないワーキングメモ
リ内の自号機レジスタ、他機状態レジスタおよび
入出力メモリ内の各号機用エリアの内容が変化す
る状態を示す状態遷移図である。 1……リンクバス、2……ユーザプログラムメ
モリ、3……入力回路、4……出力回路、5……
入出力メモリ、6……CPU、7……スイツチイ
ンターフエイス、8……機番設定用スイツチ、9
……ワーキングメモリ、10……リンクバスイン
ターフエイス。

Claims (1)

  1. 【特許請求の範囲】 1 リンクバスを介して、互いに入出力メモリの
    内容を交換可能に接続された複数機のPLCで構
    成されたるPLCシステムであつて、; 各PLCには、当該PLCの機番順位を設定する
    ための機番設定手段と; ユーザプログラムが格納されるユーザプログラ
    ムメモリと; 外部入力信号が与えられる入力回路と; 外部出力信号を送出する出力回路と; 自機の入出力回路に対応する自機エリアに加え
    て、他機の入出力回路に対応する他機エリアを備
    えた入出力メモリと; 前記機番設定手段によつて、当該PLCの機番
    順位が最上位に設定された場合には、ユーザプロ
    グラムの実行に先だつて、他機と同期して、自機
    の入出力メモリの他機エリアに、各他機から転送
    されてくる当該他機用の入出力データを書込み、
    かつ当該PLCの機番順位が最上位以外に設定さ
    れた場合には、ユーザプログラムの実行に先だつ
    て、他機と同期して、自機の入出力メモリの自機
    エリアの入出力データを、最上位に設定された
    PLCへと転送する入力転送手段と; 機番順位において、1つ上位のPLCから転送
    されてくる当該PLCの入出力メモリの全入出力
    データを、自機の入出力メモリに書込むととも
    に、この入出力データを参照して、自機のユーザ
    プログラムを実行し、その実行結果で自機の入出
    力メモリの内容を書替え、更にその書替えられた
    入出力メモリの内容を機番順位において1つ下位
    のPLCへ転送するプログラム実行手段と; 前記機番設定手段によつて、当該PLCの機番
    順位が最下位に設定された場合には、入出力リフ
    レツシユに先だつて、当該PLCのユーザプログ
    ラムの実行により書替えられた各他機用の出力エ
    リアの内容を、それぞれ対応する他機のPLCに
    転送し、かつ前記機番設定手段によつて、当該機
    番順位が最下位以外に設定された場合には、入出
    力リフレツシユに先だつて、最下位のPLCから
    転送されてくる自機用の出力データを、自機の入
    出力メモリの自機用出力エリアに書込む出力転送
    手段と; 前記機番設定手段によつて、当該PLCの機番
    順位が最下位に設定された場合には、当該PLC
    のユーザプログラムの実行により書替えられた自
    機の入出力メモリの自機用出力エリアの内容を、
    自機の出力回路に転送するとともに、自機の入力
    回路からの入力データを自機の入力メモリの自機
    用入力エリアに書込み、かつ前記機番設定手段に
    よつて、当該PLCの機番順位が最下位以外に設
    定された場合には、前記出力転送手段により書替
    えられた自機の入出力メモリの自機用出力エリア
    の内容を、自機の出力回路に転送するとともに、
    自機の入力回路からの入力データを自機の入出力
    メモリの入力エリアに書込む入出力リフレツシユ
    手段と; を設けたことを特徴とするプログラム分散・直列
    実行式プログラマブル・ロジツク・コントローラ
    システム。
JP56106011A 1981-07-07 1981-07-07 プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム Granted JPS588307A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56106011A JPS588307A (ja) 1981-07-07 1981-07-07 プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56106011A JPS588307A (ja) 1981-07-07 1981-07-07 プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム

Publications (2)

Publication Number Publication Date
JPS588307A JPS588307A (ja) 1983-01-18
JPH0139123B2 true JPH0139123B2 (ja) 1989-08-18

Family

ID=14422720

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56106011A Granted JPS588307A (ja) 1981-07-07 1981-07-07 プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム

Country Status (1)

Country Link
JP (1) JPS588307A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3938471B2 (ja) * 1998-06-30 2007-06-27 三菱電機株式会社 マルチcpuユニット

Also Published As

Publication number Publication date
JPS588307A (ja) 1983-01-18

Similar Documents

Publication Publication Date Title
JPS5914778B2 (ja) デ−タ処理装置
JP2829091B2 (ja) データ処理システム
JPS6224801B2 (ja)
KR920008448B1 (ko) 데이터 프로세서
US3812475A (en) Data synchronizer
US4032898A (en) Interface control unit for transferring sets of characters between a peripheral unit and a computer memory
JPS6232483B2 (ja)
JPH03668B2 (ja)
US3387280A (en) Automatic packing and unpacking of esi transfers
JPH0139122B2 (ja)
JPS588307A (ja) プログラム分散・直列実行式プログラマブル・ロジツク・コントロ−ラシステム
JPS6190204A (ja) プログラマブルコントロ−ラのリンク方式
JP2522412B2 (ja) プログラマブルコントロ―ラと入出力装置の間の通信方法
JPS6048504A (ja) シ−ケンスコントロ−ラの接続方式
JP2573251B2 (ja) プログラマブルコントローラの送信指定方法
JP3020776B2 (ja) プロセス計装システム
JP2000029508A (ja) プログラマブルコントローラ
JPH0261749A (ja) データ転送装置
JPS6022383B2 (ja) 入出力制御装置
JP2792491B2 (ja) エミュレーション装置
JPS5866112A (ja) コンピユ−タシステム
JP2001084173A (ja) メモリ装置
JPH03214275A (ja) 半導体集積回路
JPS62276663A (ja) プログラム転送方法
JP2002297209A (ja) シーケンス制御装置におけるシーケンスプログラム格納方法