JPH0140283Y2 - - Google Patents
Info
- Publication number
- JPH0140283Y2 JPH0140283Y2 JP245483U JP245483U JPH0140283Y2 JP H0140283 Y2 JPH0140283 Y2 JP H0140283Y2 JP 245483 U JP245483 U JP 245483U JP 245483 U JP245483 U JP 245483U JP H0140283 Y2 JPH0140283 Y2 JP H0140283Y2
- Authority
- JP
- Japan
- Prior art keywords
- amplifier
- voltage
- input
- resistor
- mos inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000001681 protective effect Effects 0.000 claims description 9
- 239000003990 capacitor Substances 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
Landscapes
- Emergency Protection Circuit Devices (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
本考案はＣ−MOSIC等を使用した保護継電器
に関する。
に関する。
この種の保護継電器は主として演算増幅器（オ
ペアンプ）を使用しているが、他の素子（抵抗や
コンデンサ等）に比して高価であるため、安価な
論理回路用のＣ−MOSICを演算増幅器の代用と
して使用する場合がある。しかしながら、Ｃ−
MOSのオープンループゲインが電源電圧によつ
て変動するため、高安定度は期待できなかつた。
ペアンプ）を使用しているが、他の素子（抵抗や
コンデンサ等）に比して高価であるため、安価な
論理回路用のＣ−MOSICを演算増幅器の代用と
して使用する場合がある。しかしながら、Ｃ−
MOSのオープンループゲインが電源電圧によつ
て変動するため、高安定度は期待できなかつた。
第１図に演算増幅器の代用として論理回路用の
Ｃ−MOSインバータを使用した従来の回路例を
示す。同図において、A1，A3，A4はＣ−MOSイ
ンバータ構成の増幅器、R1，R2，R3，R4，R7，
R8，R9は抵抗、C1，C2はコンデンサ、Ｄはダイ
オード、ZDはツエナダイオード、VRは基準電圧
設定用可変抵抗、VDDはICの正電源、VSSは負電
源で、V1〜V10は全てICのスレシヨルド電圧VT
に対する電圧とする。VTはICによつて若干のバ
ラツキはあるが通常同一パツケージにあるインバ
ータ等のVTはほぼ一定であると考えてよく、次
式が成り立つ。
Ｃ−MOSインバータを使用した従来の回路例を
示す。同図において、A1，A3，A4はＣ−MOSイ
ンバータ構成の増幅器、R1，R2，R3，R4，R7，
R8，R9は抵抗、C1，C2はコンデンサ、Ｄはダイ
オード、ZDはツエナダイオード、VRは基準電圧
設定用可変抵抗、VDDはICの正電源、VSSは負電
源で、V1〜V10は全てICのスレシヨルド電圧VT
に対する電圧とする。VTはICによつて若干のバ
ラツキはあるが通常同一パツケージにあるインバ
ータ等のVTはほぼ一定であると考えてよく、次
式が成り立つ。
VT−VSS＝Ｋ・（VDD−VSS）
上式でＫは定数で通常Ｋ≒0.5程度である。第
１図において、C1のインピーダンスは入力V1の
周波数において入力抵抗R1に比して充分に小さ
く設定されているものとする。ここでR2は帰還
抵抗として作用する。また、インバータA1のオ
ープンループゲインを−AVとするとV1とV3の関
係は V3＝−R2／R1＋R2／AV＋R1・V1 ……(1) となる。
１図において、C1のインピーダンスは入力V1の
周波数において入力抵抗R1に比して充分に小さ
く設定されているものとする。ここでR2は帰還
抵抗として作用する。また、インバータA1のオ
ープンループゲインを−AVとするとV1とV3の関
係は V3＝−R2／R1＋R2／AV＋R1・V1 ……(1) となる。
この出力電圧V3は基準電圧V6とR7，R8で加算
点Ｓで電圧的に加算されてV7となる。もし入力
電圧V1の変化により、加算点Ｓにおける電圧V7
の極性が正になるとインバータA3を経てV8が負
となり、ダイオードＤとC2，R9はよる充放電回
路及びインバータA4を経てV10が正となり、保護
出力が得られる。
点Ｓで電圧的に加算されてV7となる。もし入力
電圧V1の変化により、加算点Ｓにおける電圧V7
の極性が正になるとインバータA3を経てV8が負
となり、ダイオードＤとC2，R9はよる充放電回
路及びインバータA4を経てV10が正となり、保護
出力が得られる。
ところが、インバータのオープンループゲイン
−AVは電源依存性が強い。たとえばVDD−VSS＝
3Vの時のAV＝33であるがVDD−VSS＝6Vの時の
AV＝26、またVDD−VSS＝12Vの時のAV＝17と大
巾に変化する。
−AVは電源依存性が強い。たとえばVDD−VSS＝
3Vの時のAV＝33であるがVDD−VSS＝6Vの時の
AV＝26、またVDD−VSS＝12Vの時のAV＝17と大
巾に変化する。
従つて電源電圧が変化すれば、式(1)のV3が変
化することになり、V7の電圧も変化するので継
電器の動作値が変化することになり都合が悪い。
化することになり、V7の電圧も変化するので継
電器の動作値が変化することになり都合が悪い。
本考案は上記の点に鑑みてなされたもので、論
理回路用Ｃ−MOSインバータを使用した場合で
も、オープンループゲインの変化に対しても継電
器の動作値が変動しない安価な保護継電器を提供
することを目的とする。
理回路用Ｃ−MOSインバータを使用した場合で
も、オープンループゲインの変化に対しても継電
器の動作値が変動しない安価な保護継電器を提供
することを目的とする。
以下本考案の一実施例を添付された図面と共に
説明する。
説明する。
第２図は本考案に係る保護継電器の一実施例を
示す回路図である。この第２図に示される実施例
では第１図の可変抵抗VR（基準電源）と抵抗R8を
介して加算点Ｓとの間に抵抗R5，R6とインバー
タA2による増幅器を挿入したものである。A1，
A2を共に同一パツケージ内のものを使用すると、
オープンループゲインは、通常同一と考えて差し
つかえなく、本説明でもA1，A2のオープンルー
プゲインは共に−AVとする。第２図においてV4
とV6の関係は V6＝−R6／R5＋R6／AV＋R5・V4 ……(2) となる。
示す回路図である。この第２図に示される実施例
では第１図の可変抵抗VR（基準電源）と抵抗R8を
介して加算点Ｓとの間に抵抗R5，R6とインバー
タA2による増幅器を挿入したものである。A1，
A2を共に同一パツケージ内のものを使用すると、
オープンループゲインは、通常同一と考えて差し
つかえなく、本説明でもA1，A2のオープンルー
プゲインは共に−AVとする。第２図においてV4
とV6の関係は V6＝−R6／R5＋R6／AV＋R5・V4 ……(2) となる。
今AVの変化に関係なく
V3／V1＝V6／V4 ……(3)
を満足すれば、動作値はAVの変化に関係なくな
る。即ち第(3)式より R2／R1＝R6／R5 ……(4) を満足すればよいことになる。従つて、本実施例
では各インバータA1，A2の帰還抵抗R2，R6に対
する入力抵抗R1，R5の比が一定になるように抵
抗値を選択している。
る。即ち第(3)式より R2／R1＝R6／R5 ……(4) を満足すればよいことになる。従つて、本実施例
では各インバータA1，A2の帰還抵抗R2，R6に対
する入力抵抗R1，R5の比が一定になるように抵
抗値を選択している。
本考案の一実施例は上記のようであり、第２図
の回路において第(4)式を満足する値をとる事によ
りAVの変化に対しても継電器の動作値は変化せ
ず一定となり、電源回路の安定化回路は非常に単
純化され、また増幅器にＣ−MOSインバータを
使用する事により、安価な継電器を供給する事が
可能となる。
の回路において第(4)式を満足する値をとる事によ
りAVの変化に対しても継電器の動作値は変化せ
ず一定となり、電源回路の安定化回路は非常に単
純化され、また増幅器にＣ−MOSインバータを
使用する事により、安価な継電器を供給する事が
可能となる。
本考案は以上説明してきたように、入力電圧を
論理回路用Ｃ−MOSインバータ構成の増幅器に
印加し、該増幅器の出力電圧と基準電圧を加算
し、加算点における極性により保護出力を得る
際、基準電源と加算点の間にも論理回路用Ｃ−
MOSインバータ構成の増幅器を接続して、各増
幅器の帰還抵抗に対する入力抵抗の比を同一とし
たので、増幅器としてＣ−MOSインバータを使
用してもオープンループゲインの変化に対して継
電器の動作値が変動しない保護継電器を安価に製
作できる。
論理回路用Ｃ−MOSインバータ構成の増幅器に
印加し、該増幅器の出力電圧と基準電圧を加算
し、加算点における極性により保護出力を得る
際、基準電源と加算点の間にも論理回路用Ｃ−
MOSインバータ構成の増幅器を接続して、各増
幅器の帰還抵抗に対する入力抵抗の比を同一とし
たので、増幅器としてＣ−MOSインバータを使
用してもオープンループゲインの変化に対して継
電器の動作値が変動しない保護継電器を安価に製
作できる。
第１図は従来の保護継電器の一例を示す回路
図、第２図は本考案に係る保護継電器の一実施例
を示す回路図である。 A1，A2……Ｃ−MOSインバータ構成の増幅
器、C1……コンデンサ、R1，R5……入力抵抗、
R2，R6……帰還抵抗、VR……基準電圧設定用可
変抵抗、Ｓ……加算点、−AV……オープンループ
ゲイン。
図、第２図は本考案に係る保護継電器の一実施例
を示す回路図である。 A1，A2……Ｃ−MOSインバータ構成の増幅
器、C1……コンデンサ、R1，R5……入力抵抗、
R2，R6……帰還抵抗、VR……基準電圧設定用可
変抵抗、Ｓ……加算点、−AV……オープンループ
ゲイン。
Claims (1)
- 入力電圧をコンデンサを介して入力抵抗及び帰
還抵抗を付設した論理回路用Ｃ−MOSインバー
タ構成の増幅器に印加し、該増幅器の出力電圧と
基準電源からの基準電圧とを所定の加算点で電圧
的に加算し、該加算点の極性に応じて保護出力を
得るようにした保護継電器において、前記基準電
源と前記加算点との間に入力抵抗及び帰還抵抗を
付設した論理回路用Ｃ−MOSインバータ構成の
増幅器を接続し、各増幅器の帰還抵抗に対する入
力抵抗の比を同一にしたことを特徴とする保護継
電器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP245483U JPS59109227U (ja) | 1983-01-12 | 1983-01-12 | 保護継電器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP245483U JPS59109227U (ja) | 1983-01-12 | 1983-01-12 | 保護継電器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59109227U JPS59109227U (ja) | 1984-07-23 |
| JPH0140283Y2 true JPH0140283Y2 (ja) | 1989-12-01 |
Family
ID=30134117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP245483U Granted JPS59109227U (ja) | 1983-01-12 | 1983-01-12 | 保護継電器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59109227U (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR870000400B1 (ko) * | 1984-09-01 | 1987-03-07 | 김인석 | 과부하 리레이 |
-
1983
- 1983-01-12 JP JP245483U patent/JPS59109227U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59109227U (ja) | 1984-07-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950010479B1 (ko) | 액티브필터 | |
| JPS603098A (ja) | 電圧電流変換回路 | |
| US4611136A (en) | Signal delay generating circuit | |
| JPH0140283Y2 (ja) | ||
| JPS6346444B2 (ja) | ||
| JPH0521445B2 (ja) | ||
| JPS6052380B2 (ja) | 両極性電圧検出回路 | |
| JPH0266613A (ja) | 定電流回路 | |
| JPH0420208B2 (ja) | ||
| JPH0332113Y2 (ja) | ||
| JPS5844669Y2 (ja) | シユミツトトリガ回路 | |
| JP2725290B2 (ja) | 電力増幅回路 | |
| JPS6122484B2 (ja) | ||
| JPH0326674Y2 (ja) | ||
| JP2723703B2 (ja) | 演算回路 | |
| JPS63294113A (ja) | ヒステリシスコンパレ−タ | |
| JPS6236146Y2 (ja) | ||
| JPS6035303Y2 (ja) | 波形整形回路 | |
| JPS599445Y2 (ja) | トランジスタ検波回路 | |
| JPS5928285B2 (ja) | 位相反転回路 | |
| JPS6252489B2 (ja) | ||
| JPS5831090Y2 (ja) | 電圧検出回路 | |
| JPH0535622Y2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPS6210917A (ja) | 差動増幅型ヒステリシスコンパレ−タ回路 |