JPH0140516B2 - - Google Patents
Info
- Publication number
- JPH0140516B2 JPH0140516B2 JP55138801A JP13880180A JPH0140516B2 JP H0140516 B2 JPH0140516 B2 JP H0140516B2 JP 55138801 A JP55138801 A JP 55138801A JP 13880180 A JP13880180 A JP 13880180A JP H0140516 B2 JPH0140516 B2 JP H0140516B2
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- resistors
- circuit
- metal foil
- resistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D86/00—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates
- H10D86/80—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors
- H10D86/85—Integrated devices formed in or on insulating or conducting substrates, e.g. formed in silicon-on-insulator [SOI] substrates or on stainless steel or glass substrates characterised by multiple passive components, e.g. resistors, capacitors or inductors characterised by only passive components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistors, capacitors or inductors
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
Description
【発明の詳細な説明】
本発明は混成集積回路に係り、特に抵抗値温度
係数が小さく、かつ高精度が要求される抵抗体を
含む混成集積回路に関する。
係数が小さく、かつ高精度が要求される抵抗体を
含む混成集積回路に関する。
厚膜混成集積回路に使用されている厚膜抵抗体
はセラミツク基板上に、導体、低抗体を印刷焼成
することにより形成される。この厚膜抵抗体の温
度係数（以下TCRと略す）は導体や抵抗体材料、
焼成プロセス等により決まるが、材料、プロセス
のばらつきの影響で現状ではTCRが０±
50ppm／℃程度が限界である。また、抵抗値の精
度はレーザトリミングやサンドブラストトリミン
グで精度よく調整した場合でも±0.5程度である。
はセラミツク基板上に、導体、低抗体を印刷焼成
することにより形成される。この厚膜抵抗体の温
度係数（以下TCRと略す）は導体や抵抗体材料、
焼成プロセス等により決まるが、材料、プロセス
のばらつきの影響で現状ではTCRが０±
50ppm／℃程度が限界である。また、抵抗値の精
度はレーザトリミングやサンドブラストトリミン
グで精度よく調整した場合でも±0.5程度である。
一方厚膜回路基板よりも精度の高い所をねらう
場合に使用されている薄膜抵抗体は蒸着やスパツ
タにより形成されるので特性は優れているが
TCRは０±30ppm／℃、精度は0.05％程度であ
る。
場合に使用されている薄膜抵抗体は蒸着やスパツ
タにより形成されるので特性は優れているが
TCRは０±30ppm／℃、精度は0.05％程度であ
る。
このため高精度の抵抗が要求される回路とし
て、例えばＤ／Ａ（デジタルアナログ）コンバー
タ回路の場合を考えると、ビツト数が１つ増える
毎に抵抗値精度は２倍の高精度が要求され、14ビ
ツトのＤ／Ａコンバータ回路の場合には抵抗値精
度は上位ビツトでは±0.01％の精度が要求され
TCRも０±10ppm以下の特性を必要とするので、
従来ではＤ／Ａコンバータ用抵抗としては薄膜抵
抗のTCRや抵抗値を測定選別して、回路特性に
合うものを使用していた。このためＤ／Ａコンバ
ータは製作するのに多大な手数がかかり、歩留り
も低く価格が高いという欠点を有していた。
て、例えばＤ／Ａ（デジタルアナログ）コンバー
タ回路の場合を考えると、ビツト数が１つ増える
毎に抵抗値精度は２倍の高精度が要求され、14ビ
ツトのＤ／Ａコンバータ回路の場合には抵抗値精
度は上位ビツトでは±0.01％の精度が要求され
TCRも０±10ppm以下の特性を必要とするので、
従来ではＤ／Ａコンバータ用抵抗としては薄膜抵
抗のTCRや抵抗値を測定選別して、回路特性に
合うものを使用していた。このためＤ／Ａコンバ
ータは製作するのに多大な手数がかかり、歩留り
も低く価格が高いという欠点を有していた。
本発明は以上説明した従来の欠点をなくし、
TCRが小さく、かつ高精度の抵抗体を含む歩留
りの高い混成集積回路を提供するにある。
TCRが小さく、かつ高精度の抵抗体を含む歩留
りの高い混成集積回路を提供するにある。
上記目的はTCRの小さい高精度抵抗体として
金属箔抵抗体チツプを使用し、一方高精度の要求
されない抵抗体を厚膜抵抗体で形成することで達
成できる。
金属箔抵抗体チツプを使用し、一方高精度の要求
されない抵抗体を厚膜抵抗体で形成することで達
成できる。
以下本発明を実施例により詳述する。第１図は
本発明の一実施例を示す混成集積回路の平面図で
ある。１は厚膜回路板であり、アルミナ等のセラ
ミツク基板２にPd−Ag導体パターン３が印刷焼
成により形成され、RuO2系厚膜抵抗体４が同じ
く印刷焼成により形成される。ここで厚膜抵抗体
４は必要に応じて所定の値にトリミングが行われ
る。５は金属箔抵抗体チツプであり、厚膜抵抗体
１の上に搭載され、金属箔抵抗体５と厚膜導体パ
ターン６とは接続用導線７により接続され、回路
が形成されている。８は厚膜回路基板１の上に搭
載された半導体等のチツプ部品であり、リード端
子が接続され混成集積回路となる。
本発明の一実施例を示す混成集積回路の平面図で
ある。１は厚膜回路板であり、アルミナ等のセラ
ミツク基板２にPd−Ag導体パターン３が印刷焼
成により形成され、RuO2系厚膜抵抗体４が同じ
く印刷焼成により形成される。ここで厚膜抵抗体
４は必要に応じて所定の値にトリミングが行われ
る。５は金属箔抵抗体チツプであり、厚膜抵抗体
１の上に搭載され、金属箔抵抗体５と厚膜導体パ
ターン６とは接続用導線７により接続され、回路
が形成されている。８は厚膜回路基板１の上に搭
載された半導体等のチツプ部品であり、リード端
子が接続され混成集積回路となる。
第２図は第１図に示す金属箔抵抗体の詳細を示
す平面図である。１１は金属箔抵抗体でNiCrを
主成分とする特殊合金の箔であり、その特徴とす
るところは温度係数が非常に小さく０±5ppm／
℃程度のものが安定して得られるところにある。
この箔抵抗パターンは図に示すようにジクザクパ
ターンで形成されているが、一部分のジクザクパ
ターンは短絡パターン１２で短縮した状態に形成
しておき、短絡パターン１２を順次切断すること
により抵抗値を高い方向に調整することができ、
この短絡パターン１２を設けたジクザクパターン
の形状を変えることにより±0.01％の精度まで調
整が可能である。１３は箔抵抗体を保持するため
の絶縁基板である。
す平面図である。１１は金属箔抵抗体でNiCrを
主成分とする特殊合金の箔であり、その特徴とす
るところは温度係数が非常に小さく０±5ppm／
℃程度のものが安定して得られるところにある。
この箔抵抗パターンは図に示すようにジクザクパ
ターンで形成されているが、一部分のジクザクパ
ターンは短絡パターン１２で短縮した状態に形成
しておき、短絡パターン１２を順次切断すること
により抵抗値を高い方向に調整することができ、
この短絡パターン１２を設けたジクザクパターン
の形状を変えることにより±0.01％の精度まで調
整が可能である。１３は箔抵抗体を保持するため
の絶縁基板である。
次に混成集積回路を動作状態とし、回路の特性
が所定の値となるように必要な厚膜抵抗あるいは
金属箔抵抗をトリミングして調整を行うものであ
る。
が所定の値となるように必要な厚膜抵抗あるいは
金属箔抵抗をトリミングして調整を行うものであ
る。
本発明は以上説明したような構成であり、特に
TCRの小さい箔抵抗体チツプはそれだけの性能
が必要とされる個所にのみ使用し、それ以外は厚
膜抵抗体で形成することで高精度の必要な混成集
積回路ができるので、従来の薄膜抵抗のように
TCRを測定選別する手間が必要でなくなる。ま
た回路は動作状態で抵抗値をトリミングするいわ
ゆる機能トリミングを行うので回路特性は目標値
に精度よく調整ができる。
TCRの小さい箔抵抗体チツプはそれだけの性能
が必要とされる個所にのみ使用し、それ以外は厚
膜抵抗体で形成することで高精度の必要な混成集
積回路ができるので、従来の薄膜抵抗のように
TCRを測定選別する手間が必要でなくなる。ま
た回路は動作状態で抵抗値をトリミングするいわ
ゆる機能トリミングを行うので回路特性は目標値
に精度よく調整ができる。
従つて本発明によれば高精度な金属箔抵抗体チ
ツプを使用することにより混成集積回路を歩留よ
く製作することができ価格も安くすることができ
る。
ツプを使用することにより混成集積回路を歩留よ
く製作することができ価格も安くすることができ
る。
本発明の具体的応用としてはＤ／Ａコンバータ
において高精度が要求される上位ビツト側に金属
箔抵抗体チツプを使用し、下位ビツト側に厚膜抵
抗体を使用することにより14ビツト程度のＤ／Ａ
コンバータでも精度よく製作でき、価格も大幅に
低減されるものである。
において高精度が要求される上位ビツト側に金属
箔抵抗体チツプを使用し、下位ビツト側に厚膜抵
抗体を使用することにより14ビツト程度のＤ／Ａ
コンバータでも精度よく製作でき、価格も大幅に
低減されるものである。
第１図は本発明の一実施例を示す平面図、第２
図は金属箔抵抗体チツプの平面図である。 １：厚膜回路板、４：厚膜抵抗体、５：金属箔
抵抗体チツプ。
図は金属箔抵抗体チツプの平面図である。 １：厚膜回路板、４：厚膜抵抗体、５：金属箔
抵抗体チツプ。
Claims (1)
- １ セラミツク基板上に導体、抵抗等を形成した
厚膜回路基板上に、少なくとも金属箔抵抗体チツ
プを搭載した混成集積回路において、少なくとも
一部の厚膜抵抗体は予じめ所定の値に調整すると
共に、一部の厚膜抵抗体と金属箔抵抗体または必
要な金属箔抵抗体のみを回路を動作状態として機
能トリミングを行い、所定の回路特性となるよう
に調整したことを特徴とする混成集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55138801A JPS5763852A (en) | 1980-10-06 | 1980-10-06 | Hybrid integrated circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55138801A JPS5763852A (en) | 1980-10-06 | 1980-10-06 | Hybrid integrated circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5763852A JPS5763852A (en) | 1982-04-17 |
| JPH0140516B2 true JPH0140516B2 (ja) | 1989-08-29 |
Family
ID=15230543
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55138801A Granted JPS5763852A (en) | 1980-10-06 | 1980-10-06 | Hybrid integrated circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5763852A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03113154U (ja) * | 1990-03-02 | 1991-11-19 | ||
| WO2005112052A1 (ja) | 2004-05-18 | 2005-11-24 | Ngk Spark Plug Co., Ltd. | 抵抗素子、その前駆体及び抵抗値調整方法 |
-
1980
- 1980-10-06 JP JP55138801A patent/JPS5763852A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5763852A (en) | 1982-04-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6943662B2 (en) | Chip resistor | |
| JP3129170B2 (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JPH11204315A (ja) | 抵抗器の製造方法 | |
| JP2003045703A (ja) | チップ抵抗器及びその製造方法 | |
| JP2001351801A (ja) | チップ抵抗器 | |
| JP2001155902A (ja) | チップ抵抗器及びチップ抵抗器の製造方法 | |
| JPH0963805A (ja) | 角形チップ抵抗器 | |
| JP2741762B2 (ja) | 感温抵抗器およびその製造方法 | |
| JPS63172401A (ja) | チツプ抵抗器、その集合体及びチツプ抵抗器の製造方法 | |
| JPH09306703A (ja) | 抵抗器およびその製造方法 | |
| JP3282424B2 (ja) | 角形薄膜チップ抵抗器の製造方法 | |
| JP2000173801A (ja) | 低抵抗電子部品及びその製造方法 | |
| TWI898802B (zh) | 具溫度感測功能的晶片電阻及其製造方法 | |
| JPH0245996A (ja) | 混成集積回路の製造方法 | |
| JPH05347202A (ja) | 電子部品及び電子部品の抵抗値調整方法 | |
| JPS6041252A (ja) | 混成集積回路の製造方法 | |
| JP2718178B2 (ja) | 角板型薄膜チップ抵抗器の製造方法 | |
| JPS6165465A (ja) | 厚膜多層基板における膜抵抗体の製造方法 | |
| JP3719518B2 (ja) | 厚膜多層基板の製造方法 | |
| JPS6122601A (ja) | チツプ抵抗器 | |
| JPS6145464Y2 (ja) | ||
| JPS6041251A (ja) | 混成集積回路の製造方法 | |
| JPS62224002A (ja) | 薄膜チツプ抵抗体の製法 | |
| JPH04137752A (ja) | メタライズ金属層を有するセラミック基板の製造方法 | |
| JPS5773959A (en) | Manufacture of thick film hybrid integrated circuit board |