JPH0141048B2 - - Google Patents
Info
- Publication number
- JPH0141048B2 JPH0141048B2 JP57214998A JP21499882A JPH0141048B2 JP H0141048 B2 JPH0141048 B2 JP H0141048B2 JP 57214998 A JP57214998 A JP 57214998A JP 21499882 A JP21499882 A JP 21499882A JP H0141048 B2 JPH0141048 B2 JP H0141048B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- input
- amplifier
- error amplifier
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
【発明の詳細な説明】
本発明は、入力信号変化に対する応答特性を改
良した自動利得制御回路に関する。
良した自動利得制御回路に関する。
自動利得制御（Automatic Gain Control略し
てAGC）は、受信信号レベルに保つ機能であり
広く用いられている。第１図は、従来の自動利得
制御回路の一例を示す図である。図において、１
は入力信号Einを受ける可変ゲイン増幅器、２は
増幅器の出力を受ける信号レベル検出回路、３は
該検出回路の出力をその一方の入力に、基準電圧
Erを他方の入力に受ける誤差増幅器である。該
誤差増幅器の出力は、可変ゲイン増幅器１に入力
されてそのゲインをコントロールする。可変ゲイ
ン増幅器１の出力が自動利得制御回路の出力Eo
となる。このように構成された装置の動作を概設
すれば以下のとおりである。
てAGC）は、受信信号レベルに保つ機能であり
広く用いられている。第１図は、従来の自動利得
制御回路の一例を示す図である。図において、１
は入力信号Einを受ける可変ゲイン増幅器、２は
増幅器の出力を受ける信号レベル検出回路、３は
該検出回路の出力をその一方の入力に、基準電圧
Erを他方の入力に受ける誤差増幅器である。該
誤差増幅器の出力は、可変ゲイン増幅器１に入力
されてそのゲインをコントロールする。可変ゲイ
ン増幅器１の出力が自動利得制御回路の出力Eo
となる。このように構成された装置の動作を概設
すれば以下のとおりである。
入力信号Einは、可変ゲイン増幅器１によつて
所定の低率だけ増幅される。この増幅された出力
Eoは、信号レベル検出回路２によつてEoに応じ
た直流レベルに変換される。この直流レベルは、
続く誤差増幅器３の一方の入力に入り基準電圧
Erと比較される。誤差増幅器３は、両信号の差
分に応じた信号を制御信号として可変ゲイン増幅
器１に与え、出力Eoが一定となるように可変ゲ
イン増幅器１の利得をコントロールする。このよ
うな自動利得制御回路をデータウエイのレシーバ
等を用いる場合、応答速度が速いことが望まし
い。
所定の低率だけ増幅される。この増幅された出力
Eoは、信号レベル検出回路２によつてEoに応じ
た直流レベルに変換される。この直流レベルは、
続く誤差増幅器３の一方の入力に入り基準電圧
Erと比較される。誤差増幅器３は、両信号の差
分に応じた信号を制御信号として可変ゲイン増幅
器１に与え、出力Eoが一定となるように可変ゲ
イン増幅器１の利得をコントロールする。このよ
うな自動利得制御回路をデータウエイのレシーバ
等を用いる場合、応答速度が速いことが望まし
い。
通常のフイードバツク制御では、入力信号Ein
のレベルにより、AGC制御ループの動作点が変
化するため、制御系の応答や安定性が変化する。
第２図は、各部の動作波形を示す図である。イは
入力信号Einを、ロは出力信号Eoを、ハは誤差増
幅器３の出力Ecをそれぞれ示している。イ，ロ
における実線f1，f2は、それぞれ入力信号及び出
力信号の包絡線を示している。図より明らかなよ
うに、入力信号Einのレベルが小→大に変化する
場合は誤差増幅器３の応答は問題がないが、逆に
大→小に変化する場合は応答が速くなる。この応
答性の悪さのために、AGC制御の応答特性を悪
くしている。この応答特性を改善するために制御
を速くすると、入力信号が小→大に変化するとき
の安定性を損つてしまう。
のレベルにより、AGC制御ループの動作点が変
化するため、制御系の応答や安定性が変化する。
第２図は、各部の動作波形を示す図である。イは
入力信号Einを、ロは出力信号Eoを、ハは誤差増
幅器３の出力Ecをそれぞれ示している。イ，ロ
における実線f1，f2は、それぞれ入力信号及び出
力信号の包絡線を示している。図より明らかなよ
うに、入力信号Einのレベルが小→大に変化する
場合は誤差増幅器３の応答は問題がないが、逆に
大→小に変化する場合は応答が速くなる。この応
答性の悪さのために、AGC制御の応答特性を悪
くしている。この応答特性を改善するために制御
を速くすると、入力信号が小→大に変化するとき
の安定性を損つてしまう。
本発明はこのような問題点を解決するためにな
されたものであり、入力信号が急減しても良好な
応答性が得られる自動利得制御回路を実現するこ
とを目的とする。
されたものであり、入力信号が急減しても良好な
応答性が得られる自動利得制御回路を実現するこ
とを目的とする。
本発明は、
入力信号を受ける可変ゲイン増幅器と、該増幅
器の出力を受けて信号レベルを検出するレベル検
出回路と、該検出回路の出力をその一方の入力に
基準電圧を他方の入力に受けてその差分に応じた
信号を前記可変ゲイン増幅器に与える誤差増幅器
とにより構成され可変ゲイン増幅器の出力をその
出力とする自動利得制御回路において、 前記レベル検出回路の出力を受ける誤差増幅器
の入力端子と前記レベル検出回路の出力端の間に
接続された抵抗と、 この抵抗と並列接続され、アノード側はレベル
検出回路の出力を受ける誤差増幅器の入力端子に
接続されていて、レベル検出回路の出力が前記基
準電圧よりも低いときは導通して入力抵抗が低く
なつて前記誤差増幅器のゲインを増大させ、高い
ときはカツトオフして高入力抵抗になつて前記誤
差増幅器のゲインを減少させるダイオード、 を具備したことを特徴とする自動利得制御回路で
ある。
器の出力を受けて信号レベルを検出するレベル検
出回路と、該検出回路の出力をその一方の入力に
基準電圧を他方の入力に受けてその差分に応じた
信号を前記可変ゲイン増幅器に与える誤差増幅器
とにより構成され可変ゲイン増幅器の出力をその
出力とする自動利得制御回路において、 前記レベル検出回路の出力を受ける誤差増幅器
の入力端子と前記レベル検出回路の出力端の間に
接続された抵抗と、 この抵抗と並列接続され、アノード側はレベル
検出回路の出力を受ける誤差増幅器の入力端子に
接続されていて、レベル検出回路の出力が前記基
準電圧よりも低いときは導通して入力抵抗が低く
なつて前記誤差増幅器のゲインを増大させ、高い
ときはカツトオフして高入力抵抗になつて前記誤
差増幅器のゲインを減少させるダイオード、 を具備したことを特徴とする自動利得制御回路で
ある。
以下、図面を参照して本発明を詳細に説明す
る。
る。
第３図は、本発明の一実施例を示す電気的構成
図である。第１図と同一のものは、同一の番号を
付して示す。誤差増幅器３は、演算増幅器Ｕ、入
力抵抗R1、帰還抵抗R2、該抵抗の両端に接続さ
れた補償用コンデンサＣ及び基準電圧Erより構
成され、入力抵抗R1の両端にはダイオードＤが
図に示す向きに接続されている。このように構成
された回路の動作を説明すれば、以下のとおりで
ある。
図である。第１図と同一のものは、同一の番号を
付して示す。誤差増幅器３は、演算増幅器Ｕ、入
力抵抗R1、帰還抵抗R2、該抵抗の両端に接続さ
れた補償用コンデンサＣ及び基準電圧Erより構
成され、入力抵抗R1の両端にはダイオードＤが
図に示す向きに接続されている。このように構成
された回路の動作を説明すれば、以下のとおりで
ある。
レベル検出回路２の出力Edと基準電圧Erとの
偏差ｅ（＝Er−Ed）が正のとき、ダイオードＤが
導通し、ｅが負のときダイオードＤはカツトオフ
する。ダイオードＤが導通すると入力抵抗が等価
的に減少するので誤差増幅器３のゲインが増大す
る。ゲインが増大するということは、応答特性が
向上することを意味する。偏差ｅが正のときにダ
イオードＤが導通し応答特性が改善されることに
なるから、レベル検出回路出力Edが急減したと
き即ち入力信号Einが急減したときの応答特性が
改善される。
偏差ｅ（＝Er−Ed）が正のとき、ダイオードＤが
導通し、ｅが負のときダイオードＤはカツトオフ
する。ダイオードＤが導通すると入力抵抗が等価
的に減少するので誤差増幅器３のゲインが増大す
る。ゲインが増大するということは、応答特性が
向上することを意味する。偏差ｅが正のときにダ
イオードＤが導通し応答特性が改善されることに
なるから、レベル検出回路出力Edが急減したと
き即ち入力信号Einが急減したときの応答特性が
改善される。
第４図は、第３図に示す回路の各部の動作波形
を示す図である。イは入力信号Einの、ロは出力
信号Eoの、ハはレベル検出回路の出力Edのそれ
ぞれ動作波形を示す。なお、図中のf1は入力信号
Einの、f2は出力信号Eoのそれぞれ包絡線を示
す。ハより明らかなように、入力信号Einが大→
小と変化したときの応答特性が改善されている。
破線は従来回路の応答特性を示している。なお、
ハの波形で、ある期間ダイオードＤの電圧降下分
ΔEだけ差を生じているが、この程度の差はAGC
の次段に接続される識別器で正しく識別できる範
囲であるので問題はない。また、入力信号Einの
レベルが一定の場合には、レベル検出回路２の出
力Edと基準電圧Erとが等しくなるので偏差ｅは
０となりダイオードＤはオフとなる。この結果、
誤差増幅器３のゲインは低くなり安定動作を行
う。このように、本発明においては、偏差ｅのレ
ベルにより誤差増幅器のゲインを変えているの
で、定常状態における安定性と過渡時の応答性を
両立させた自動利得制御回路をダイオード１個を
付加するだけという簡単な構成で実現することが
できる。
を示す図である。イは入力信号Einの、ロは出力
信号Eoの、ハはレベル検出回路の出力Edのそれ
ぞれ動作波形を示す。なお、図中のf1は入力信号
Einの、f2は出力信号Eoのそれぞれ包絡線を示
す。ハより明らかなように、入力信号Einが大→
小と変化したときの応答特性が改善されている。
破線は従来回路の応答特性を示している。なお、
ハの波形で、ある期間ダイオードＤの電圧降下分
ΔEだけ差を生じているが、この程度の差はAGC
の次段に接続される識別器で正しく識別できる範
囲であるので問題はない。また、入力信号Einの
レベルが一定の場合には、レベル検出回路２の出
力Edと基準電圧Erとが等しくなるので偏差ｅは
０となりダイオードＤはオフとなる。この結果、
誤差増幅器３のゲインは低くなり安定動作を行
う。このように、本発明においては、偏差ｅのレ
ベルにより誤差増幅器のゲインを変えているの
で、定常状態における安定性と過渡時の応答性を
両立させた自動利得制御回路をダイオード１個を
付加するだけという簡単な構成で実現することが
できる。
第５図は、本発明の他の実施例を示す電気的構
成図である。第３図と異なる部分は、ダイオード
Ｄの代わりにツエナーダイオードD′を用いてい
る点だけである。第６図は、ツエナーダイオード
の特性を示す図である。縦軸は誤差増幅器出力
Ec、横軸は壁差ｅを示す。f3がツエナーダイオー
ドの特性を示す。f4はダイオードの特性を示す。
図より明らかなように、ツエナーダイオードは順
方向に対しては通常のダイオードと同様の特性を
有し、逆方向に対してはツエナー電圧Vzでクラ
ンプされる。従つて、この場合逆方向に対しても
等価的に入力抵抗が減少することとなり、誤差増
幅器のゲインが増大して応答特性を向上させるこ
とができる。即ち、ツエナーダイオードを用いた
場合は入力信号Einが急減した場合のみならず急
増した場合にも応答特性を改善することができな
い。なお、第６図に示す特性はツエナーダイオー
ドのみならず他の例えば折線関数発生器等によつ
ても実現することができる。
成図である。第３図と異なる部分は、ダイオード
Ｄの代わりにツエナーダイオードD′を用いてい
る点だけである。第６図は、ツエナーダイオード
の特性を示す図である。縦軸は誤差増幅器出力
Ec、横軸は壁差ｅを示す。f3がツエナーダイオー
ドの特性を示す。f4はダイオードの特性を示す。
図より明らかなように、ツエナーダイオードは順
方向に対しては通常のダイオードと同様の特性を
有し、逆方向に対してはツエナー電圧Vzでクラ
ンプされる。従つて、この場合逆方向に対しても
等価的に入力抵抗が減少することとなり、誤差増
幅器のゲインが増大して応答特性を向上させるこ
とができる。即ち、ツエナーダイオードを用いた
場合は入力信号Einが急減した場合のみならず急
増した場合にも応答特性を改善することができな
い。なお、第６図に示す特性はツエナーダイオー
ドのみならず他の例えば折線関数発生器等によつ
ても実現することができる。
以上、詳細に説明したように、本発明によれば
誤差増幅器の入力抵抗の両端に入力信号が急変し
たときに誤差増幅器のゲインを変化させる変更手
段を設けて応答特性を向上させた自動利得制御回
路を極めて簡単な構成で実現することができる。
誤差増幅器の入力抵抗の両端に入力信号が急変し
たときに誤差増幅器のゲインを変化させる変更手
段を設けて応答特性を向上させた自動利得制御回
路を極めて簡単な構成で実現することができる。
第１図は従来例を示す電気的構成図、第２図は
各部の動作波形を示す図、第３図は本発明の一実
施例を示す電気的構成図、第４図は各部の動作波
形を示す図、第５図は本発明の他の実施例を示す
電気的構成図、第６図はツエナーダイオードの特
性を示す図である。 １……可変ゲイン増幅器、２……レベル検出回
路、３……誤差増幅器、R1，R2……抵抗、Ｃ…
…コンデンサ、Ｕ……演算増幅器、Er……基準
電圧、Ｄ……ダイオード、D′……ツエナーダイ
オード。
各部の動作波形を示す図、第３図は本発明の一実
施例を示す電気的構成図、第４図は各部の動作波
形を示す図、第５図は本発明の他の実施例を示す
電気的構成図、第６図はツエナーダイオードの特
性を示す図である。 １……可変ゲイン増幅器、２……レベル検出回
路、３……誤差増幅器、R1，R2……抵抗、Ｃ…
…コンデンサ、Ｕ……演算増幅器、Er……基準
電圧、Ｄ……ダイオード、D′……ツエナーダイ
オード。
Claims (1)
- 【特許請求の範囲】 １ 入力信号を受ける可変ゲイン増幅器と、該増
幅器の出力を受けて信号レベルを検出するレベル
検出回路と、該検出回路の出力をその一方の入力
に基準電圧を他方の入力に受けてその差分に応じ
た信号を前記可変ゲイン増幅器に与える誤差増幅
器とにより構成され可変ゲイン増幅器の出力をそ
の出力とする自動利得制御回路において、 前記レベル検出回路の出力を受ける誤差増幅器
の入力端子と前記レベル検出回路の出力端の間に
接続された抵抗と、 この抵抗と並列接続され、アノード側はレベル
検出回路の出力を受ける誤差増幅器の入力端子に
接続されていて、レベル検出回路の出力が前記基
準電圧よりも低いときは導通して入力抵抗が低く
なつて前記誤差増幅器のゲインを増大させ、高い
ときはカツトオフして高入力抵抗になつて前記誤
差増幅器のゲインを減少させるダイオード、 を具備したことを特徴とする自動利得制御回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21499882A JPS59104810A (ja) | 1982-12-08 | 1982-12-08 | 自動利得制御回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21499882A JPS59104810A (ja) | 1982-12-08 | 1982-12-08 | 自動利得制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104810A JPS59104810A (ja) | 1984-06-16 |
| JPH0141048B2 true JPH0141048B2 (ja) | 1989-09-01 |
Family
ID=16665003
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21499882A Granted JPS59104810A (ja) | 1982-12-08 | 1982-12-08 | 自動利得制御回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104810A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0478156U (ja) * | 1990-11-19 | 1992-07-08 |
-
1982
- 1982-12-08 JP JP21499882A patent/JPS59104810A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59104810A (ja) | 1984-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4353037A (en) | Amplifier protection circuit | |
| US5291150A (en) | Control circuitry for an RF signal amplifier | |
| JPS5911215B2 (ja) | 光受信回路 | |
| US4812773A (en) | Filter adjustment apparatus and method | |
| JP2508352B2 (ja) | 増幅器 | |
| JPH0141048B2 (ja) | ||
| JPS6127714B2 (ja) | ||
| JPH054334Y2 (ja) | ||
| GB2104745A (en) | A variable electronic impedance circuit | |
| US4751577A (en) | Gain control circuit | |
| JPH0119770B2 (ja) | ||
| JPH0141049B2 (ja) | ||
| JPH0134488B2 (ja) | ||
| JPS5918774Y2 (ja) | 信号受信装置 | |
| JPH021946Y2 (ja) | ||
| EP0398039A2 (en) | An attenuator circuit | |
| JPS6048609A (ja) | 自動レベル調整回路 | |
| JPS6046133A (ja) | ラジオ受信機 | |
| US4481433A (en) | Voltage clamp circuit utilizing an active device | |
| SU1606967A1 (ru) | Стабилизатор посто нного напр жени и тока | |
| JPS58225713A (ja) | 自動音量調整回路 | |
| JPS6352503B2 (ja) | ||
| JP3166806B2 (ja) | 電流検出回路 | |
| JP2522273B2 (ja) | フィルタ調整装置 | |
| JPH036036Y2 (ja) |