JPH0141273B2 - - Google Patents

Info

Publication number
JPH0141273B2
JPH0141273B2 JP59255164A JP25516484A JPH0141273B2 JP H0141273 B2 JPH0141273 B2 JP H0141273B2 JP 59255164 A JP59255164 A JP 59255164A JP 25516484 A JP25516484 A JP 25516484A JP H0141273 B2 JPH0141273 B2 JP H0141273B2
Authority
JP
Japan
Prior art keywords
layer
conductor
dielectric layer
new
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP59255164A
Other languages
English (en)
Other versions
JPS60138993A (ja
Inventor
Deibitsudo Jonson Danieru
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
EIDP Inc
Original Assignee
EI Du Pont de Nemours and Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by EI Du Pont de Nemours and Co filed Critical EI Du Pont de Nemours and Co
Publication of JPS60138993A publication Critical patent/JPS60138993A/ja
Publication of JPH0141273B2 publication Critical patent/JPH0141273B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4084Through-connections; Vertical interconnect access [VIA] connections by deforming at least one of the conductive layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0394Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0388Other aspects of conductors
    • H05K2201/0397Tab
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/095Conductive through-holes or vias
    • H05K2201/09509Blind vias, i.e. vias having one side closed
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05Patterning and lithography; Masks; Details of resist
    • H05K2203/0548Masks
    • H05K2203/0554Metal used as mask for etching vias, e.g. by laser ablation
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1184Underetching, e.g. etching of substrate under conductors or etching of conductor under dielectrics; Means for allowing or controlling underetching
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15Position of the PCB during processing
    • H05K2203/1572Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • H05K3/0017Etching of the substrate by chemical or physical means
    • H05K3/002Etching of the substrate by chemical or physical means by liquid chemical etching
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • Y10T29/49165Manufacturing circuit on or in base by forming conductive walled aperture in base
    • Y10T29/49167Manufacturing circuit on or in base by forming conductive walled aperture in base with deforming of conductive path
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49204Contact or terminal manufacturing
    • Y10T29/49208Contact or terminal manufacturing by assembling plural parts
    • Y10T29/49218Contact or terminal manufacturing by assembling plural parts with deforming

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
本発明は二つの伝導体層の間にはさまれた誘電
体すなわち絶縁体の層を貫いて伝導性の貫通孔を
形成するための改良方法に関する。この方法は、
殊にプリント回路板の形成に有用なものである。 米国特許第3969815号明細書には、基体の対向
した側面上に配置された2つの金属層に電気的連
結を生ぜしめる方法が開示されている。そこでは
この2つの金属層および中間の絶縁体層を貫いて
孔がはじめにドリルによつてか又は孔あけによつ
て作られる。この絶縁体層中の孔は絶縁体層のみ
をエツチングする選択的エツチング法によつて拡
大され、絶縁体層中に拡大された環状孔を形成し
て、これによつて金属層部分をアンダーカツトす
る。その後で絶縁体層の対向した側のこれら張り
出した金属部分は圧力をかけることにより互に接
触するか又はほとんど接触するに至るまでに変形
される。この変形された金属部分は好ましくは亜
鉛による薄層のオーバーコートである、電気メツ
の金属(galvanic metal)により被覆されて伝
導通路を形成する。 本発明は2つの伝導体層の間にはさまれた誘電
体層中に導電性通路を作るための方法であつて、 (a) 誘電体層からは実質的に何らの物質を取り去
ることなく伝導体層のうちの少なくとも1つを
完全に貫いて環状の孔を形成させ、 (b) この孔を通してこの誘電体層をエツチングす
ることができる液体を用いてこの誘電体層を化
学的にエツチングしそれによつて伝導体層の間
の誘電体層を完全に貫通して通路(pathway)
を形成させ、そしてまた伝導体層はその伝導体
層中の孔に近接した誘電体物質のところでアン
ダーカツトし、 (c) このアンダーカツトした伝導体層を他方の伝
導体層に向つて変形させて互いに接触させ、そ
して (d) この2つの伝導体層の間に上記の通路を通つ
て導電性通路を形成させる、 ことからなる。 第1A図は電気伝導体層、誘電体層および電気
伝導体層とからなり、導電体層の1つを貫いて孔
が設けられている複合物品の断面図である。 第1B図は第1A図に示された物品であつて、
その誘電体層を貫いて付加的にエツチングにり孔
が形成された断面図である。 第1C図は第1B図に示された物品であつて、
誘電体層中の孔へ導電体層が変形されて入りこん
でいることを示す断面図である。 第2A図は導電体層、誘電体層および導電体層
とからなり、各々の導電体層を貫いて孔が設けら
れている複合物品の断面図である。 第2B図は、第2A図の物品であつて、その誘
電体層中にエツチングによつて付加的に孔が形成
された断面図である。 第2C図は第2B図に示された物品であつて、
その誘電体層中の孔へ導電体層が変形されて入り
こんでいることを示す断面図である。 第3A図は導電体層、誘電体層および導電体層
とからなる複合物品であつて、この複合物品を貫
いて孔が設けられている断面図である。 第3B図は第3A図の物品であつて、その誘電
体層中に拡大された孔が付加された断面図であ
る。 第3C図は第3B図に示された物品であつて、
孔の中へ導電体層が変形されて入りこんでいるこ
とを示す断面図である。 本発明は特に2つの導電性物質の間にはさまれ
た誘電体層を貫いて設けられる伝導性の貫通孔の
形成、とりわけ、多数の精密に位置ぎめされた貫
通孔の形成に、使用されるものである。一般に、
導電体層は金属、好ましくは銅であり、一方誘電
体物質は通常は電気絶縁性の重合体である。 誘電体物質によつて隔てられた導電体物質の2
つの層からなる複合材料は、回路板を形成するた
めの慣用の出発材料であるが、ここでも好適な材
料である。一般にこの誘電体層は厚さが少くとも
1ミルであり、また伝導体層は厚さが0.7から2.8
ミルである、例えば銅箔であるが、より薄いか又
はより厚い層の両者について用いることができ
る。絶縁層の構成材料については限定的ではな
く、ただこれら材料は液体化学のエツチングの技
法によつて除去しうるものであれば良い。 本発明においては誘電体層の材料のいかなる実
質的な除去を伴うことなしに伝導体層の少なくと
も1つに孔を形成することが必要である。伝導体
層中に孔を形成するのには好ましくはプリント回
路の形成において良く知られた化学エツチングが
用いられる。このような化学エツチング法の1つ
の例には、ネガ型感光性フイルムを誘電体層とは
面していない伝導体表面に積層し、この感光性重
合体をフオトマスクを通して化学線に露光させ、
現像し、未露光の感光性重合体を取り除いて金属
層の部分を露出させ、その後でこの露出された伝
導体層をその厚みの全体にわたつて完全に化学的
にエツチングする方法が含まれる。この化学的エ
ツチング工程によつては感光性重合体層からはほ
とんど物質を除かないか又は全く物質を除くこと
はない。好ましい方法は米国特許第3469982号明
細書中に開示されている。またポジ型フオトポリ
マーはその現像方法と共に当該技術分野ではよく
知られており、例えば米国特許第4193797号明細
書中に開示されており、これらも同様に用いるこ
とができる。 伝導体層中に化学的にエツチングされた孔の直
径は小さいもの、例えば25から250ミクロンの範
囲にすることができる。また伝導体層の化学エツ
チングは非常に多数の孔を同時に、例えば数百又
は数千の孔を容易に12インチ×12インチの大きさ
の回路板の複合材の空所に形成させることができ
る。存外、機械ドリルによる孔あけ又はパンチに
よる孔あけは孔の数の増加に従つてエラーの機会
が増大する面倒な工程である。またドリルによる
孔あけ又はパンチによる孔あけによつては325ミ
クロンよりも小さくない直径の孔が一般に得られ
る。 誘電体層を構成する材料については限定的では
なく、ただこれらの材料は液体の化学エツチング
剤によつてエツチングしうるものであれば良い。
液体によつて誘電体材料を通して選択的にエツチ
ングすることができるこのようなエツチング剤及
びエツチング技法は当該技術分野では良く知られ
ている。このエツチング剤は伝導性物質の実質的
な除去を生じさせることはない。適当なエツチン
グ剤には米国特許第3969815号明細書中で開示さ
れたものがあり、例えばポリエステル及びエポキ
シド樹脂に対しては硫酸溶液を用いることができ
る一方、ポリイミドに対しては苛性アルカリのア
ルコール溶液が適当である。伝導体金属によつて
マスクされていない重合体の領域はエツチングし
て取り去つてしまうが、金属にはなんらの有害な
作用を及ぼさないような、任意の溶媒を用いるこ
とができる。溶媒の例としてはテトラクロロエチ
レン、メチルクロロホルム、容量で90%のテトラ
クロロエチレンと10%のイソブチルアルコールと
の混合物およびクロム酸が挙げられる。 図面について説明すると、第1A図の態様では
伝導体層12に化学的にエツチングされて作られ
た孔14を有する複合材料を示している。この伝
導体層に対するエツチング剤は誘電体層11には
認められるようなエツチング作用は及ぼしていな
い。 その後で、この伝導体層中に形成された孔を通
して誘電体層を化学的にエツチングするために選
択的な液体エツチング法が用いられる。これによ
つて形成された複合材料は第1B図に示される
が、この図中には伝導体層12中において張り出
し部分15が存在している。このエツチング法に
よつて誘電体の壁の構造16は角度をなしたもの
となつており、これによりこの液体エツチング剤
は誘電体層の厚みの全体にわたつて完全に物質を
除去し、かつその間に同時に貫通孔の形成に当り
誘電体を横方向にもエツチングする。 孔が誘電体を完全に貫いて完成した後で、アン
ダーカツトされた伝導体層15(すなわち張り出
し部分)は変形されて層13と接触するようにさ
れるか又は密接に接触するようにされる。適当な
方法はアンダーカツトされた伝導体部分に直接圧
力をかけることである。これの態様は第1C図に
示されるが、この図において伝導体部分15はエ
ツチングされた誘電体表面16を被覆する。この
後で、もしも必要ならばこの変形された電気伝導
体材料は銅のような金属で電解的にメツキされる
か、はんだづけされるか、又は溶接されて誘電体
層を貫通した導電性通路が完成されるか又は確実
なものとされる。本発明による技法に基づく貫通
孔の形成によつて薄い伝導体層、例えば3.0ミル
又はそれ以下のものが使用できるようになつた
が、誘電体層を貫いて孔がドリルであけられるこ
れまでのドリルによる孔あけの技法では第2の伝
導体層の保全性を破壊する、すなわちこの第2の
伝導体層にも孔が形成されるのでこのような薄い
伝導体層には使用することができなかつたのであ
る。 本発明のその他の態様は第2A図、第2B図及
び第2C図に示される。これらの図中では第1A
図中に示された1つの伝導体に孔が設けられたも
のとは異なり、孔24a及び24bは互に対向し
た伝導体層22及び23の両方に設けられる。こ
の変更を除いては同一の操作工程が用いられる
が、但し誘電体のエツチングは両側の表面から同
時に進行させることができる。金属伝導体は25
a及び25bのところでアンダーカツトされる。
誘電体の対向する側からの同時にエツチングによ
つて誘電体壁26中に2つの明確な角度をなした
壁の部分が存在する。この誘電体のエツチングの
完了後、アンダーカツトされた伝導体部分は他の
夫々の伝導体部分の方向に変形せしめられて接触
させられるか又はほぼ接触させられる。第2C図
は圧縮された伝導体部分25c及び25dを誘電
体表面26aと対比して示すものである。その後
で、もし所望ならば電解メツキ、はんだづけ又は
溶接を行なつて電気伝導体性を確実なものにす
る。 第3A図、第3B図及び第3C図の態様は米国
特許第3969815号明細書記載の方法に従つて作ら
れた物品及び貫通孔を例示するものである。導電
体層32、誘電体層31及び導電体層33からな
る複合体はその中にドリル又はパンチであけられ
た孔34を有し、これは第3A図に示されてい
る。第3B図に示される態様では誘電体層を選択
的にエツチングして取り去るために液体の化学エ
ツチング剤が用いられて壁36が形成されるが、
この壁は導電性の張り出し部分35a及び35b
とは実質的に平坦な壁をなしている。第3C図に
示される態様ではこれらの伝導体層を誘電体中の
孔の中に押し込む変形によつて、押しつけられた
伝導体部分35c及び35dの形成が生じ、そし
て誘電体の表面部分36aはこの伝導体層の変形
の力によつて外方に屈曲される。 先行技術によるドリルでの孔あけ操作によつて
は、たつた1つの伝導体のみがその中に任意の孔
を形成せしめられる第1A図、第1B図及び第1
C図に示される態様のものとは異なり、両方の伝
導体中に孔の形成が起つてしまうのである。伝導
体としては箔、及び他の薄いシートを使用するこ
とができ、そしてこの伝導体はその完全な形状を
留めるものである。また先行技術との比較では、
第1C図、及び第2C図に示される態様の物品は
その通路のところで伝導体部分に対するひずみを
より小さくすることができる。先行技術の第3C
図に示された伝導通路の形成に当つて起きる誘電
体の変形はこの発明の態様のものよりも大きな残
留ひずみを引き起すことになる。また一般に云つ
て機械ドリルによる孔あけで実用的に形成させる
ことができる最も小さい孔は325ミクロンのオー
ダーのものである。これと対比して本発明におい
て用いられる好ましい化学的エツチング技法では
伝導体層中の孔は可なり小さい例えば25〜250ミ
クロンの範囲とすることができる。勿論のことで
あるが、もし必要であればより大きい孔を形成さ
せることもできる。 本発明の方法は殊に多層の回路構成要素の形成
に適用されるものである。例示的に述べれば誘電
体層を貫いて1つの伝導性の通路が完成した後に
新たな誘電体層を少くとも1つの伝導体層に適用
することができ、そしてこの誘電体層の上に新た
な伝導体層を適用することができるのである。こ
の新たな誘電体層と伝導体層とは導電性貫通孔を
有する物品に同時に施すこともできるのである。
すなわち、事前に処理して少くとも1つの貫通孔
を形成させておいた伝導体層上に誘電体層と伝導
体層との複合体を積層させるのである。その後で
この新たに適用した誘電体層を貫いてこれ迄に開
示された技法に従つて導電性通路が形成される。 以下の実施例では、特記しないかぎりすべての
部と百分率は重量によるものとする。 実施例 1 0.001インチ(0.0025cm)のポリエチレンテレ
フタレートのシート上に、熱硬化しうる重合体を
82%のメチレンクロライド18%のエチルセロソル
ブ(固体含有量47%)から被覆し、乾燥させ、そ
してポロプロピレンカバーシートに積層した。こ
の3.0ミル(0.0076cm)の厚さの乾燥した重合体
は次の組成よりなるものであつた。 スチレン―ブタジエン/アクリロニトリル/メ
チルメタクリレートの共重合体 23.6% メチルメタクリレート(95.5)/エチルアクリ
レート(4.5)の共重合体 8.0% ビスフエノールAのジ―(3―アクリロキシ―
2―ヒドロキシプロピルエーテル 15.1% ペンタエリスリトールトリアクリレート 25.0% ベンゾフエノン 5.3% ビスフエノールAのビスアクリロキシエチルテ
トラブロモ 10.0% 4,4′ビスジメチルアミノベンゾフエノン
0.3% モナストラール(Monastral) 緑色顔料
0.5% 3―メルカプト―1,2,4―トリアゾール
12.0% ポリプロピレンカバーシートをはずし、この粘
稠なフオトポリマーを一枚の銅張りエポキシガラ
スの積層体に積層した。そしてポリエチレンテレ
フタレートシートをはずし、一枚の厚さ1.0ミル
(0.0025cm)の銅箔をこの重合体が被覆されてい
る銅張り基体に積層した。この銅箔中にリストン
(Riston) 1210を用い、そして米国特許第
3469982号明細書に記載された方法で小さな10ミ
ル(0.025cm)の孔を形成させた。この試料をメ
チルクロロホルムを満した超音波洗浄機中に45秒
間浸漬し、それで重合体を孔から除去して約5ミ
ル(0.0127cm)の銅の張り出し部分を残した。こ
の試料は水中ですすぎ洗いして現像を停止し、
150℃で16時間熱硬化した。 現像および硬化の後この銅/重合体/銅のサン
ドイツチ状物を積層プレス中に置きゴム製のパツ
ドで覆つた。このパツドはポスト4ミル
(17000/平方インチ)の普通のパターンを有する
ものであつた。このプレスは1000psiに加圧され
て銅の張り出し部分を下の銅の層上に押しつぶさ
れた。この銅/重合体/銅のサンドイツチ状物は
酸性の硫酸銅鍍金浴中で15分間30アンペア/平方
フイートの条件下に電気メツキされた。 このメツキしたサンドイツチ状物の上部をリス
トン 1210で被覆し、70ミル(0.1778cm)のパツ
ドは米国特許第3469982号明細書に記載された回
路エツチング技法を用いて押しつぶされそしてメ
ツキされた孔にそつてエツチングされた。出来上
つた通路は導電性を有していた。 実施例 2 シリコンで処理された1ミル(0.0025cm)のポ
リエチレンテレフタレートフイルム上に、熱硬化
しうる重合体組成物をメチレンクロライド(固体
含有量35%)から被覆し、乾燥させて2.0ミル
(0.005cm)の厚さにした。この重合体組成物は次
の構成々分からなるものであつた。 ビスフエノールAのジアクリレートエステルエ
ポキシ樹脂(25℃の粘度1000000cp比重=1.2)
15.0% ペンタエリスリトールトリアクリレート 10.0% トリメチロールプロパントリアクリレート
15.0% エチルアクリレート(56)/メチルメタクリレ
ート(37)/アクリル酸(7)の共重合体(分子量
260000、酸価76〜85) 25.0% ヘキサメトキシメチルメラミン 9.0% メチルメタクリレート/ブタジエン/スチレン
共重合体(比重=1.0) 20.0% ベンゾフエノン 5.0% 4,4′ビスジメチルアミノベンゾフエノン
0.3% モナストラール緑色顔料 0.7% 〔4―〔ビス―〔p―(ジメチルアミノ)―フ
エニル〕メチレン〕―2,5―シクロヘキサジ
エン―1―イリデン―N―メタニウムクロライ
ド 0.015% この重合体組成物を7.62cm×7.62cmの大きさの
1枚の銅張りエポキシガラスの積層体に積層し
た。ポリエチレンテレフタレートフイルムをはず
し、1.0ミル(0.0025cm)の厚さの銅箔をこの重
合体組成物に積層した。この銅箔中に実施例1に
記載した方法を用いて10ミル(0.025cm)の孔を
形成させ、この集積されたサンドイツチ状物をメ
チルクロロホルムの噴霧の中に浸漬してて上記孔
から重合体組成物を除き、そして銅箔中の孔にす
べての方向に約3ミル(0.0076cm)の大きさのア
ンダーカツトを形成させた。現像後、全体
(package)を150℃で1時間加熱することにより
熱硬化させた。 銅箔の張り出し部分は次いで個々に小さな金属
のさぐり針(probe)を用いて押しつぶした。 この部品は次いで標準的な酸性の銅メツキ浴中
で電気メツキされ、銅張り積層体上に銅箔の張り
出し部分を押しつぶすことによつて生じた相互の
結合を更に強固にすることもできる。 この上部の銅箔は次いでリストン 1210で被覆
されても良く、そして所望の回路パターンを確定
するために実施例1に記載のように処理される。 この処理工程は隠れた相互連絡路を有する多層
の回路板を組み立てるために繰り返し行うことも
できる。 実施例 3 銅張りエポキシガラスの積層体上にメチレンク
ロライド(固体含有量35%)からフイルムを被覆
した。乾燥後このフイルムの厚さは2ミル
(0.005cm)であり、そして次の組成を有するもの
であつた。
【表】
【表】 1ミルの厚さの銅箔を上記の被覆の上に熱を加
えて積層した。この上部の銅箔中に、回路板製造
の技術分野でよく知られた技法を用いて、10ミル
(0.025cm)の孔をエツチングによつて作つた。こ
の試料板をメチルクロロホルムを満した超音波ク
リーナー中に1分間浸漬して重合体―エポキキシ
被覆を除去し、銅の5ミル(0.0127cm)の張り出
し部分を残すようにした。10ミル(0.025cm)の
厚さの厚紙のシートと、40ミル(0.10cm)のシリ
コンゴムのパツドをこの現像処理した試料の上に
載置した。積層プレスを用いて20000psiの圧力を
加えて銅の張り出し部分を下部の銅張りエポキシ
ガラス積層体上におしつぶした。この試料は150
℃で1時間硬化処理された。この試料に慣用のメ
ツキ技術を用いて1/2ミル(0.00127cm)の銅を電
気メツキして良好な電気結合を確実にするように
した。最後に上部の銅箔に標準的な回路エツチン
グ技法を用いて所望の回路パターンを形成させ、
回路板を完成した。 実施例 4 ポリエチレンテレフタレートフイルム上へ熱硬
化性重合体をメチレンクロライド(35%固体含有
量)から被覆した。この重合体は次の成分組成を
有するものであつた。 成 分 ビスフエノールAのジアクリレートエステル
20% ペンタエリスリトールトリアクリレート 20% メチルメタクリレート(95.5)/エチルアクリ
レート(4.5)の共重合体 6% スチレン―ブタジエン/アクリロニトリル/メ
チルメタクリレートの共重合体 27% ベンゾフエノン 4.0% 4,4′ビスジメチルアミノベンゾフエノン
0.5% 白土(0.5ミクロン) 22.0% モナストラール緑色顔料 0.5% この乾燥した被覆は0.002インチ(0.0051cm)
の厚さであつた。この層の2つ(0.004インチす
なわち0.0102cm)を銅張りエポキシガラスの一枚
の板に積層した。各々の積層の後で被覆シートを
取り除いた。そして粘稠な重合体に0.001インチ
(0.00254cm)の厚さの銅箔の一枚を積層し、銅/
重合体/銅張り積層体の構造物を得た。 この積層した銅箔にリストン 1210を用いて実
施例1に記載した方法で0.01インチ(0.0254cm)
の孔のパターンを形成させた。この部品を次いで
超音波クリーナー中のメチルクロロホルムに1分
間浸漬し、孔から重合体を取り除いて少くとも
0.005インチ(0.0127cm)の銅の張り出し部分を
残した。次いでこの部品は150℃で8時間熱硬化
させた。硬化の後、部品を積層プレス中に、孔の
側を上にし、実施例1に記載したようにくぼみの
あるゴムのパツドシートと共に載置した。
1000psiの圧力を10秒間かけて銅箔の張り出しを
押しつぶし、そうして銅の積層体にそれが接触す
るようにした。この部品をプレスから取り出し、
標準的な酸性の銅の電気メツキ浴中で電気メツキ
して結合を増大させた。この部品の押しつぶされ
た張り出し部分のある側をリストン 1210で被覆
し、実施例1に記載した方法によつて処理し、所
望の回路パターンを確定した。 実施例 5 実施例4を銅箔の張り出しを個々に小さい金属
のさぐり針(probe)で押しつぶすことを除いて
繰り返した。
【図面の簡単な説明】
第1A図は本発明の実施の態様を示す複合物品
の断面図であり、第1B図は第1A図に示された
物品であつて、誘電体層を貫いて付加的にエツチ
ングにより孔が形成された断面図であり、第1C
図は第1B図に示された物品であつて、誘電体層
中の孔へ導電体層が変形されて入りこんでいるこ
とを示す断面図であり、第2A図は本発明の別の
実施の態様を示す複合物品の断面図であり、第2
B図は第2A図の物品であつて、誘電体層中にエ
ツチングによつて付加的に孔が形成された断面図
であり、第2C図は第2B図に示された物品であ
つて、誘電体層中の孔へ導電体層が変形されて入
りこんでいることを示す断面図であり、第3A図
は従来技術による複合物品の断面図であり、第3
B図は第3A図の物品であつて、誘電体層中に拡
大された孔が付加された断面図であり、第3C図
は第3B図に示された物品であつて、孔の中へ導
電体層が変形されて入りこんでいることを示す断
面図である。

Claims (1)

  1. 【特許請求の範囲】 1 2つの伝導体層の間にはさまれた誘電体層中
    に導電性通路を形成するための方法であつて、 (a) 誘電体層からは実質的に何らの物質を取り去
    ることなくこの伝導体層のうちの少くとも1つ
    を完全に貫いて環状の孔を形成させ、 (b) この孔を通してこの誘電体層をこの誘電体層
    をエツチングすることができる液体を用いてエ
    ツチングし、それによつて伝導体層の間の誘電
    体層を完全に貫いて通路を形成させ、またそれ
    によつて伝導体層はその伝導体層中の孔に近接
    した誘電体物質のところをアンダーカツトし、 (c) このアンダーカツトした伝導体層を他の伝導
    体層に向つて変形させて互いに接触させ、そし
    て、 (d) この2つの伝導体層の間に上記の通路を通つ
    て導電性通路を形成させる ことからなる方法。 2 工程(a)において1つの伝導体層にのみ孔を形
    成させる特許請求の範囲第1項に記載の方法。 3 工程(a)において形成される孔をその中に有し
    ない伝導体層が3.0ミルよりも大きくない厚さを
    有する特許請求の範囲第2項に記載の方法。 4 伝導体層が銅である特許請求の範囲第2項に
    記載の方法。 5 工程(a)において重合体誘電体層の両側の伝導
    体層に孔を形成させ、そして工程(b)において伝導
    体層中のこの両側の孔を通して誘電体層が液体を
    用いてエツチングされる特許請求の範囲第1項に
    記載の方法。 6 工程(d)における電気的接続が2つの伝導体層
    の接触によつて形成される特許請求の範囲第1項
    に記載の方法。 7 工程(d)における電気的接続の形成が導電性材
    料の電気メツキ、はんだづけまたは溶接によつて
    確実にされる特許請求の範囲第1項に記載の方
    法。 8 工程(a)において複数個の孔が同時に形成さ
    れ、そして工程(b)において複数個の通路が同時に
    形成される特許請求の範囲第1項に記載の方法。 9 絶縁体層が少くとも1ミルの厚さを有する特
    許請求の範囲第1項に記載の方法。 10 工程(a)のエツチングが化学的エツチングで
    ある特許請求の範囲第1項に記載の方法。 11 工程(c)及び工程(d)が実質的に同時に行なわ
    れる特許請求の範囲第1項に記載の方法。 12 2つの銅の伝導体層の間にはさまれた誘電
    体層を貫いた導電性通路を形成するための方法で
    あつて、 (a) 化学的エツチングによつて誘電体層から実質
    的に何らの物質を取り去ることなく1つの銅の
    伝導体層を完全に貫いて孔を形成させ、 (b) この孔を通してこの重合体の誘電体層をこの
    誘電体層をエツチングすることができる液体の
    エツチング剤を用いてエツチングし、それによ
    つて1つの銅の伝導体層はその銅の伝導体層中
    の孔に近接した誘電体物質のところをアンダー
    カツトし、 (c) このアンダーカツトした銅の伝導体層を第2
    の銅の伝導体層に向つて変形させて互いに接触
    させ、 (d) この2つの銅の伝導体層の間に通路を通つて
    導電通路を形成させる ことからなる特許請求の範囲第1項に記載の方
    法。 13 複数の伝導体層の間に交互にはさまれた複
    数の誘電体層中に導電性通路を形成するための方
    法であつて、 (イ) 2つの伝導体層の間にはさまれた誘電体層か
    らなるものに対して、 (a) 誘電体層からは実質的に何らの物質を取り
    去ることなくこの伝導体層のうちの少くとも
    1つを完全に貫いて環状の孔を形成させ、 (b) この孔を通してこの誘電体層をこの誘電体
    層をエツチングすることができる液体を用い
    てエツチングし、それによつて伝導体層の間
    の誘電体層を完全に貫いて通路を形成させ、
    またそれによつて伝導体層はその伝導体層中
    の孔に近接した誘電体物質のところをアンダ
    ーカツトし、 (c) このアンダーカツトした伝導体層を他の伝
    導体層に向つて変形させて互いに接触させ、
    そして (d) この2つの伝導体層の間に上記の通路伝導
    体層のうちの1つにこの新たな誘電体層が2
    つの伝導体層によつてはさまれるように適用
    し、次いで下記の工程 (a′) 新たな誘電体層からは実質的に何らの
    物質を取り去ることなくこの新たな伝導体層
    を完全に貫いて環状の孔を形成させ、 (b′) この孔を通してこの新たな誘電体層に
    プラズマエツチングを行ない、それによつて
    伝導体層の間の新たな誘電体層を完全に貫通
    して通路を形成させ、そしてそれによつてこ
    の新たな伝導体層はその新たな伝導体層中の
    孔に近接した誘電体物質のところをアンダー
    カツトし、 (c′) このアンダーカツトした新たな伝導体
    層をもう一方の伝導体層の方向に向つて変形
    させて互いに接触させ、そして (d′) この2つの伝導体層の間に上記の通路
    を通つて導電性通路を形成させ、次に (ロ) 新たな誘電体層と新たな伝導体層とを、伝導
    体層のうちの1つに、この新たな誘電体層が2
    つの伝導体層によつてはさまれるように適用
    し、次いで下記の工程 (a′) 新たな誘電体層からは実質的に何らの
    物質を取り去ることなくこの新たな伝導体層
    を完全に貫いて環状の孔を形成させ、 (b′) この孔を通してこの新たな誘電体層に
    この新たな誘電体層をエツチングすることが
    できる液体を用いてエツチングを行ない、そ
    れによつて伝導体層の間の新たな誘電体層を
    完全に貫通して通路が形成され、またそれに
    よつて新たな伝導体層はその新たな伝導体層
    中の孔に近接した誘電体物質のところをアン
    ダーカツトし、 (c′) このアンダーカツトした新たな伝導体
    層を他の伝導体層に向つて変形させて互いに
    接触させ、そして (d′) この2つの伝導体層の間に上記の通路
    を通つて導電通路を形成させる ことを行なうことからなる方法。
JP59255164A 1983-12-05 1984-12-04 伝導性貫通孔の形成方法 Granted JPS60138993A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US06/558,308 US4501638A (en) 1983-12-05 1983-12-05 Liquid chemical process for forming conductive through-holes through a dielectric layer
US558308 1983-12-05

Publications (2)

Publication Number Publication Date
JPS60138993A JPS60138993A (ja) 1985-07-23
JPH0141273B2 true JPH0141273B2 (ja) 1989-09-04

Family

ID=24229040

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59255164A Granted JPS60138993A (ja) 1983-12-05 1984-12-04 伝導性貫通孔の形成方法

Country Status (7)

Country Link
US (1) US4501638A (ja)
EP (1) EP0146061B1 (ja)
JP (1) JPS60138993A (ja)
AU (1) AU564672B2 (ja)
BR (1) BR8406125A (ja)
CA (1) CA1214571A (ja)
DE (1) DE3485833T2 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4517050A (en) * 1983-12-05 1985-05-14 E. I. Du Pont De Nemours And Company Process for forming conductive through-holes through a dielectric layer
US4635358A (en) * 1985-01-03 1987-01-13 E. I. Du Pont De Nemours And Company Method for forming electrically conductive paths through a dielectric layer
EP0228694A3 (en) * 1985-12-30 1989-10-04 E.I. Du Pont De Nemours And Company Process using combination of laser etching and another etchant in formation of conductive through-holes in a dielectric layer
JPH0666549B2 (ja) * 1988-08-31 1994-08-24 信越ポリマー株式会社 スルーホール付きフレキシブル基板の製造方法
US4991285A (en) * 1989-11-17 1991-02-12 Rockwell International Corporation Method of fabricating multi-layer board
US5584120A (en) * 1992-02-14 1996-12-17 Research Organization For Circuit Knowledge Method of manufacturing printed circuits
US5343616B1 (en) * 1992-02-14 1998-12-29 Rock Ltd Method of making high density self-aligning conductive networks and contact clusters
JPH06314869A (ja) * 1993-04-30 1994-11-08 Eastern:Kk プリント配線板のスルーホール形成方法
JP2000332369A (ja) * 1999-05-25 2000-11-30 Mitsui Mining & Smelting Co Ltd プリント回路板及びその製造方法
DE102011010186B4 (de) * 2011-02-02 2018-10-18 Heraeus Deutschland GmbH & Co. KG Verfahren zur Herstellung eines Laminats mit leitender Kontaktierung
DE102020107904B4 (de) 2020-03-23 2022-04-28 Lpkf Laser & Electronics Aktiengesellschaft Verfahren zur Herstellung von Leiterbahnstrukturen auf einem nichtleitenden Trägersubstrat
CN116347768B (zh) * 2023-03-29 2023-08-11 浙江振有电子股份有限公司 一种pcb多层板件钻孔连通方法及设备

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR1378154A (fr) * 1962-09-24 1964-11-13 North American Aviation Inc Interconnexions électriques pour panneaux de circuits imprimés
US3364300A (en) * 1965-03-19 1968-01-16 Texas Instruments Inc Modular circuit boards
US3557446A (en) * 1968-12-16 1971-01-26 Western Electric Co Method of forming printed circuit board through-connections
DE1927930A1 (de) * 1969-05-31 1970-12-03 Standard Elek K Lorenz Ag Elektrische Querverbindung zwischen zwei oder mehreren Leiterebenen von gedruckten Schaltungen
US3971661A (en) * 1972-06-14 1976-07-27 Westinghouse Electric Corporation Formation of openings in dielectric sheet
GB1439179A (en) * 1972-06-14 1976-06-09 Westinghouse Electric Corp Dielectric sheets
DE2347217A1 (de) * 1973-09-19 1975-03-27 Siemens Ag Verfahren zum durchkontaktieren eines beidseitig metallkaschierten basismaterials fuer gedruckte schaltungen
GB1497312A (en) * 1975-10-22 1978-01-05 Int Computers Ltd Production of printed circuit arrangements
US4319708A (en) * 1977-02-15 1982-03-16 Lomerson Robert B Mechanical bonding of surface conductive layers
US4184909A (en) * 1978-08-21 1980-01-22 International Business Machines Corporation Method of forming thin film interconnection systems
US4289573A (en) * 1979-03-30 1981-09-15 International Business Machines Corporation Process for forming microcircuits

Also Published As

Publication number Publication date
US4501638A (en) 1985-02-26
BR8406125A (pt) 1985-09-24
DE3485833D1 (de) 1992-08-27
AU3627784A (en) 1985-06-13
JPS60138993A (ja) 1985-07-23
EP0146061B1 (en) 1992-07-22
CA1214571A (en) 1986-11-25
AU564672B2 (en) 1987-08-20
EP0146061A3 (en) 1986-10-22
DE3485833T2 (de) 1993-02-18
EP0146061A2 (en) 1985-06-26

Similar Documents

Publication Publication Date Title
US4517050A (en) Process for forming conductive through-holes through a dielectric layer
US4915983A (en) Multilayer circuit board fabrication process
US4354895A (en) Method for making laminated multilayer circuit boards
US7408261B2 (en) BGA package board and method for manufacturing the same
KR100598274B1 (ko) 저항 내장형 인쇄회로기판 및 그 제조 방법
TW200524502A (en) Method of providing printed circuit board with conductive holes and board resulting therefrom
JP3779745B2 (ja) プリント回路基板とフィルム回路基板の製造方法
JPH0141273B2 (ja)
US10292279B2 (en) Disconnect cavity by plating resist process and structure
JP5133406B2 (ja) 高密度相互接続(hdi)基材材料上の誘電コーティングを貫く固体ブラインドビアを形成する方法
JPH0141272B2 (ja)
US4635358A (en) Method for forming electrically conductive paths through a dielectric layer
KR101194552B1 (ko) 인쇄회로기판 및 그 제조방법
AU7486787A (en) Multilayer circuit board fabrication process
US4769269A (en) Article containing conductive through-holes
CN1021878C (zh) 多层印刷电路板制造方法
JP2005108941A (ja) 多層配線板及びその製造方法
JPH0715139A (ja) 多層配線基板の製造方法
JPH02119298A (ja) 半導体素子搭載用多層印刷配線板の製造方法
KR20000055033A (ko) 다층 금속인쇄회로기판의 제조방법
JPS5843920B2 (ja) 印刷配線板の製造方法
JPH10200238A (ja) 配線転写用基板および配線板の製造方法
JPH10326969A (ja) プリント配線板の製造方法
HK1141195B (en) Method for forming solid blind vias through the dielectric coating on high density interconnect (hdi) substrate materials
JPH10224033A (ja) 多層プリント配線板の製造法