JPH0142491B2 - - Google Patents

Info

Publication number
JPH0142491B2
JPH0142491B2 JP56150321A JP15032181A JPH0142491B2 JP H0142491 B2 JPH0142491 B2 JP H0142491B2 JP 56150321 A JP56150321 A JP 56150321A JP 15032181 A JP15032181 A JP 15032181A JP H0142491 B2 JPH0142491 B2 JP H0142491B2
Authority
JP
Japan
Prior art keywords
film
zinc
aluminum
electrode
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP56150321A
Other languages
English (en)
Other versions
JPS5851512A (ja
Inventor
Mitsuharu Morishita
Shiro Iwatani
Mitsuaki Nanba
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP56150321A priority Critical patent/JPS5851512A/ja
Publication of JPS5851512A publication Critical patent/JPS5851512A/ja
Publication of JPH0142491B2 publication Critical patent/JPH0142491B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/40Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
    • H10P14/46Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials using a liquid

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Chemically Coating (AREA)

Description

【発明の詳細な説明】 この発明は複数個の外部接続用電極を有する半
導体装置、特に集積半導体装置に於て、該半導体
基体と良好な接触を有し、かつ、半田被着を可能
ならしめる半導体装置の電極形成方法に関するも
のである。
一般に、半導体装置の電極としては、半導体基
体と良好な接触を有するアルミニウム蒸着膜によ
るアルミニウム電極が用いられ、アルミニウム線
又は金線のワイヤボンデイングにより外部に引き
出される方法が用いられている。しかし、用途に
よつては、半田付により外部に引き出す手段が要
求され、アルミニウム電極に直接半田付する事が
困難な事から、種々の電極形成方法が考案されて
いる。
そこで、まずこの種の従来の電極形成方法につ
いて説明する。第1図は従来の電極構造を示す断
面図である。図に於て、1は半導体基体、2は絶
縁酸化膜、3はアルミニウム膜、4はクロム膜、
5は銅膜、6は半田である。この電極形成方法と
しては、まず半導体基体1上の絶縁酸化膜2の所
望部を開孔した後、アルミニウム膜3を真空蒸着
法により生成する。それから該アルミニウム膜3
の所望部を周知の写真蝕刻法により除去する。次
に、熱処理によりアルミニウム膜3と半導体基体
1との界面を共晶化する。その後、全面にクロム
膜4と銅膜5を真空蒸着法により順次生成する。
この場合、クロム膜4表面の酸化を避ける為、ク
ロム膜4と銅膜5とは同一真空中にて連続的に生
成される。それから再び写真蝕刻法により所望部
のクロム膜4と銅膜5を除去する。そして最後に
半田浸漬法等により銅膜5上に半田6を被着する
ものである。
以上の様な従来の電極形成方法に於ては、アル
ミニウム膜3の生成及び、クロム膜4と銅膜5の
生成の為2回の真空蒸着工程を経て行なわれ、そ
れに伴ない2回の写真蝕刻工程を要する為、工程
が繁雑になる。又、クロム膜4と銅膜5とは同一
真空中に於て、連続的に生成する必要があるの
で、真空蒸着装置の機構が雑雑になり、又高価な
真空蒸着装置が必要となる。さらに、アルミニウ
ム膜3の表面は一度大気にさらされるので、アル
ミニウム膜3表面に酸化アルミニウム膜が必然的
に生じてしまい、アルミニウム膜3とクロム膜4
との界面の接着強度が不安定になり、アルミニウ
ム膜3−クロム膜4間が剥離するというトラブル
がしばしば発生していた等の欠点があつた。
他に略同様にして上記半導体基体上のアルミニ
ウム蒸着膜上に亜鉛及びニツケル層を形成し、該
ニツケル層上に半田付を行う電極形成方法(例え
ば特開昭52−46764号等)もあるが、かかる方法
においても必ずしも上記の剥離の問題に関し充分
な改善がなされているとは言いがたいのが実情で
ある。
この発明は上記従来の電極形成方法のもつ種々
の欠点を除去するためになされたものですぐれた
半導体装置の電極形成方法を提供するものであ
る。以下第2〜第7図に示すこの発明の実施例に
ついて説明する。第2図は上記一実施例の電極構
造を示す断面図である。第3図は本発明の他の実
施例を示す断面図、第4図、第6図は本発明によ
る電極形成作業工程フローの後半部分を示す断面
模式図で、後述するアルミニウム膜3の上に亜鉛
置換膜11を生成する工程以降を示す。
第4図は後述する亜鉛置換が1回のもの、第6
図は亜鉛置換が2回のもので、第5図、第7図は
上記ニツケル鍍金12の表面の顕微鏡写真図、
で、第5図は第4図作業工程フローの4dを第7
図は第6図作業工程フローの6fの上面写真図で
ある。
なお、第2図に示す一実施例の電極構造は半導
体基体1上の絶縁酸化膜2、アルミニウム膜3、
亜鉛置換膜11、ニツケル鍍金膜12、半田6に
より構成されている。
また第4図、第6図の4a,6aはアルミニウ
ム膜3の上に亜鉛置換膜11を形成した図、4
b,6bは亜鉛置換層をエツチング除去した図、
4cはエツチング後に亜鉛置換層11を形成し、
4dはこの亜鉛置換層11の上にニツケル鍍金膜
12を生成した図、4eは上記ニツケル鍍金膜1
2上に半田6を被着した図である。第6図の6c
はエツチング後に再び亜鉛置換層を形成し、6d
は亜鉛置換層をエツチング除去した図、6e〜6
gは上記第4図の4c〜4eの工程と同様なもの
を示す図である。
次にこの電極構造の形成方法を説明する。まず
半導体基体1上の絶縁酸化膜2の所望部を開孔し
た後、アルミニウム膜3を真空蒸着法により生成
する。それから該アルミニウム膜3の所望部を周
知の写真蝕刻法により除去する。次に熱処理によ
りアルミニウム膜3と半導体基体1との界面を共
晶化する。この段階までは従来の場合とまつたく
同様である。
次に、この発明による亜鉛置換が1回のもの
を、第4図を参照して説明する。まずアルミニウ
ム膜3表面を弗酸と硝酸との混合液により処理
し、アルミニウム膜3表面を活性化する。(図示
省略)その後第4図4aに示すように活性化され
たアルミニウム膜3表面に置換メツキ法により亜
鉛置換膜11を生成する。ここで亜鉛置換膜11
の生成に於ける薬品組成は 例えば 硫酸ニツケル 30g/ 硫酸亜鉛 40 〃 硫酸銅 5 〃 水酸化ナトリウム 106 〃 ロツシエル塩 40 〃 青化カリウム 10 〃 塩化第二鉄 2g/ 又は 酸化亜鉛 100g/ 苛性ソーダ 525 〃 ロツセル塩 10 〃 塩化第2鉄 10 〃 である。
この亜鉛置換層11の形成時には、アルミニウ
ム3との界面において、両者の合金層31がくい
込むように生成され散在している。
次に生成された亜鉛置換膜を、例えば希硝酸、
又は硝酸:弗酸:水=50:1:50の硝酸−弗酸混
液等のエツチング液により4bに示すように完全
に除去する。上記合金層31はエツチングにては
除去されず、その結果、アルミニウム3との界面
には合金層31により凹凸部が残る。
次に4cに示すように、亜鉛置換を行い亜鉛置
換層11を形成する。このとき、上記再亜鉛置換
層11の表面にも凹凸が発生する。
この亜鉛表面凹凸の存在が後述するニツケル鍍
金膜12との接着面積を増し上述の剥離の問題の
改善をもたらすものである。
次に、4dに示すように亜鉛置換層11の上に
ホウ素化タイプ又はリン酸タイプよりなる鍍金液
にて無電解法によりニツケル鍍金膜12を生成す
る。そして最後に半田浸漬法等によりニツケル鍍
金膜12上に半田6を被着するものである。次
に、この発明による亜鉛置換が2回のものを第6
図を参照して説明する。尚、最初のエツチング工
程6bまでは亜鉛置換が1回のものと同様なので
説明を省略する。6cに示すようにエツチング後
に、再び亜鉛置換層11を形成する。この時亜鉛
置換層11とアルミニウム3との界面には、合金
層31が増加して生成されている。この合金層3
1は6dによるエツチングでも除去されない。6
eに示すように再び亜鉛置換を行うと、合金層3
1は再び増加すると共に亜鉛置換膜11の表面に
も凹凸が多く発生する。この後6fすなわち上記
第4図4dと同様のニツケル鍍金膜12を生成
し、最後6gにて、上記4eと同様の半田6を被
着する。
以上第4図、第6図に示したように、アルミニ
ウム膜3上に生成される合金層31の数は亜鉛置
換を1回のものに比較して2回のものの方が多い
事が判る。
つまり、上記亜鉛置換の反覆作業は、上記ニツ
ケル鍍金膜12の表面の凹凸の発生を一層助長し
て接着面積を増し亜鉛置換膜11とニツケル鍍金
膜12の剥離の問題をなくする。また、第4図4
dおよび第6図6fに示した亜鉛置換を1回のも
の、および2回のもののニツケル鍍金膜12の顕
微鏡写真図である第5図、第7図を比較しても判
るように、亜鉛置換回数が多い程、凹凸が緻密で
均一性が良い。従つて、半導体装置に要求される
品質の必要に応じてこの亜鉛置換層エツチング除
去−再亜鉛置換層形成を反覆することにより、安
定した品質のものが供給できる。
以上の様なこの発明による電極形成方法の場合
真空蒸着工程はアルミニウム膜3の生成のみの1
回で良く、また写真蝕刻工程もアルミニウム膜3
の所望部除去の1回で良くなる。なぜなら亜鉛置
換膜11及びニツケル鍍金膜12はアルミニウム
膜3上にのみ生成され、絶縁酸化膜2上には生成
されず、不要部をを除去する必要がないからであ
る。
従がつて従来に比較して工程が簡略化される。
又、設備としても大がかりな設備は不要で、しか
も大量生産が可能となる。さらに、アルミニウム
膜3とニツケル鍍金膜12との間には亜鉛置換膜
11を生成しているので、アルミニウム膜3とニ
ツケル鍍金膜12との接着強度に於ては何ら問題
はない。
第3図はこの発明による他の実施例の断面図を
示し、図に於て、10は常法による樹脂系の絶縁
膜であり、酸化シリコン膜の様に1000℃前後で生
成される絶縁酸化膜とは異なり、300℃程度で生
成できる。したがつて、アルミニウム電極形成後
の生成が可能となり、これをマスクとして、アル
ミニウム電極上への選択メツキが出来る外、メツ
キ液による半導体素子接合部の汚染をも防止し得
ることになる。
以上のようにこの発明によれば、亜鉛層の全部
をエツチング除去することにより生ずる凹凸によ
つて半導体基体との接触性が良好に保たれ、上記
剥離の問題が著しく改善され、かつ半田被着性の
良好な電極形成が何等大がかりな設備を要せずし
て大量生産し得る効果を有する。
【図面の簡単な説明】
第1図は従来電極の断面図、第2図は、この発
明の一実施例の断面図、第3図はこの発明の他の
実施例の断面図、第4図および第6図はこの発明
の実施例を示す断面模式図、第5図、第7図はニ
ツケル鍍金表面の顕微鏡写真図である。 図中、1は半導体基体、2は絶縁酸化膜、3は
アルミニウム膜、4はクロム膜、5は銅膜、6は
半田、11は亜鉛置換膜、12はニツケル鍍金
膜、10は絶縁膜31は合金層を示す。尚、各図
中、同一符号は同一又は相当部分を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 複数個の外部接続用電極を有する半導体装置
    の電極形成方法に於て、半導体基体表面にアルミ
    ニウム蒸着膜を生成する工程、該アルミニウム蒸
    着膜の所望部を除去する工程、該アルミニウム蒸
    着膜と半導体基体との界面を共晶化すべく熱処理
    をする工程、上記アルミニウム蒸着膜表面を活性
    化する工程、該活性化されたアルミニウム蒸着膜
    表面を亜鉛置換する工程、該亜鉛置換層を全部エ
    ツチング除去し再度亜鉛置換を行う工程、及び上
    記亜鉛置換層上に無電解鍍金ニツケル皮膜を生成
    する工程を備えた半導体装置の電極形成方法。
JP56150321A 1981-09-22 1981-09-22 半導体装置の電極形成方法 Granted JPS5851512A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56150321A JPS5851512A (ja) 1981-09-22 1981-09-22 半導体装置の電極形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56150321A JPS5851512A (ja) 1981-09-22 1981-09-22 半導体装置の電極形成方法

Publications (2)

Publication Number Publication Date
JPS5851512A JPS5851512A (ja) 1983-03-26
JPH0142491B2 true JPH0142491B2 (ja) 1989-09-13

Family

ID=15494461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56150321A Granted JPS5851512A (ja) 1981-09-22 1981-09-22 半導体装置の電極形成方法

Country Status (1)

Country Link
JP (1) JPS5851512A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0537715Y2 (ja) * 1988-02-26 1993-09-24
JP3700563B2 (ja) 2000-09-04 2005-09-28 セイコーエプソン株式会社 バンプの形成方法及び半導体装置の製造方法

Also Published As

Publication number Publication date
JPS5851512A (ja) 1983-03-26

Similar Documents

Publication Publication Date Title
JP4394477B2 (ja) 金属−セラミックス接合基板の製造方法
JP2006332358A (ja) 炭化珪素半導体装置およびその製造方法
JP2009256207A (ja) 金属−セラミックス接合基板の製造方法
JPH0142491B2 (ja)
JPS5898934A (ja) 半導体装置の製造方法
US3579375A (en) Method of making ohmic contact to semiconductor devices
JP2000114302A (ja) 半導体装置
JPS5851511A (ja) 半導体装置の電極形成方法
JPS6197826A (ja) 半導体装置の製造方法
JPS583250A (ja) 半導体装置の製造方法
JPH11135915A (ja) セラミックス回路基板の製造方法
JPS5918632A (ja) 半導体装置の電極形成方法
JPS61225839A (ja) バンプ電極の形成方法
JP6358469B2 (ja) 無電解Niめっき方法
JPH0669203A (ja) 半導体素子の製造方法
JPH02181952A (ja) 平坦化方法
JPS6019661B2 (ja) 電極形成法
JPS6353693B2 (ja)
JPS5864049A (ja) 半導体素子の製造方法
JPH04280634A (ja) 金属バンプの形成方法
JP2006148009A (ja) 半導体素子の電極形成方法
JPH0693466B2 (ja) シリコン半導体装置の製造方法
JPH04247881A (ja) 半田粒子の製造方法
JPH11195654A (ja) 半導体素子の製造方法
JPS6360535A (ja) 半導体装置の製造方法