JPH0693466B2 - シリコン半導体装置の製造方法 - Google Patents
シリコン半導体装置の製造方法Info
- Publication number
- JPH0693466B2 JPH0693466B2 JP61130809A JP13080986A JPH0693466B2 JP H0693466 B2 JPH0693466 B2 JP H0693466B2 JP 61130809 A JP61130809 A JP 61130809A JP 13080986 A JP13080986 A JP 13080986A JP H0693466 B2 JPH0693466 B2 JP H0693466B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- chip
- semiconductor device
- back surface
- ohmic contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
- H10W72/01961—Chemical or physical modification, e.g. by sintering or anodisation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/0198—Manufacture or treatment batch processes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/30—Die-attach connectors
- H10W72/351—Materials of die-attach connectors
- H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/59—Bond pads specially adapted therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Electrodes Of Semiconductors (AREA)
- Die Bonding (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置のチップの製造に関するもので、チ
ップを固着する時のチップ裏面のオーミック接触金属の
製法に関するものである。
ップを固着する時のチップ裏面のオーミック接触金属の
製法に関するものである。
従来、半導体装置に於て、ソフトソルダーを用いて、シ
リコンチップを固着する場合、チップ裏面のオーミック
接触金属材料として一般にNiが用いられている。Niで良
好なオーミック接触を得るためには450℃以上の高温で
不活性ガス雰囲気中でシンター処理を行ないしかる後
に、Niのシンター層を残し余分なNiを除去し、再度Niを
付着し、更に半田のなじみを良くするためAuを付着して
いた。
リコンチップを固着する場合、チップ裏面のオーミック
接触金属材料として一般にNiが用いられている。Niで良
好なオーミック接触を得るためには450℃以上の高温で
不活性ガス雰囲気中でシンター処理を行ないしかる後
に、Niのシンター層を残し余分なNiを除去し、再度Niを
付着し、更に半田のなじみを良くするためAuを付着して
いた。
この様な複雑な工程を採用する理由としては高温でシン
ター処理を行なう場合不活性ガス中の微量な酸素と反応
し、Niの表面が酸化され、次工程でのチップ固着に於け
る半田付け作業に不具合が生じるためである。
ター処理を行なう場合不活性ガス中の微量な酸素と反応
し、Niの表面が酸化され、次工程でのチップ固着に於け
る半田付け作業に不具合が生じるためである。
上述した従来のNiのオーミック接触を得る方法では、シ
ンター後余分なNiを除去し、再度Niを付着する場合付着
する前の前処理のバラツキ及び蒸着する時の真空度のバ
ラツキ及び有機性の汚れ等の極小量の影響で、チップを
ソフトソルダーで固着した後に、機械的接触強度にバラ
ツキが大きく、信頼性又は、電気的特性に悪影響を及ぼ
していた。
ンター後余分なNiを除去し、再度Niを付着する場合付着
する前の前処理のバラツキ及び蒸着する時の真空度のバ
ラツキ及び有機性の汚れ等の極小量の影響で、チップを
ソフトソルダーで固着した後に、機械的接触強度にバラ
ツキが大きく、信頼性又は、電気的特性に悪影響を及ぼ
していた。
本発明の半導体装置に於けるシリコンチップ裏面のオー
ミック接触の製法は、上述した従来方法の不具合な点を
改良するためにある。シリコンチップ裏面オーミック接
触の電極構造としてNi−Ag−Auの３層構造を有すること
を特徴とする。先ずNi−Agを同一真空系で蒸着を行い、
しかる後に良好なオーミック接触を得るために比較的高
温（450℃以上）で、不活性ガス雰囲気中でシンター処
理を行い、Ni−Siのシンター層を得る。シンターを行う
際、不活性ガス中の微量なO2と従来はNiの表面と反応し
Niの酸化物が生成されると言う不具合が避けられなかっ
た。本発明によれば、Ni−Agの二層構造により、シンタ
ー中の不活性ガス中の微量なO2は貴金属であるAgにより
Niの表面はほぼ完全に保護される。又シンターの熱処理
により、NiとAgの界面で互いに拡散し合い、密着強度が
高まり、良好なオーミックが得られる。しかる後に更に
チップ固着時に半田ぬれ性を良くするためにNi−AgのAg
の表面にAuを蒸着しNi−Ag−Auの三層構造を得る。Auを
Agの表面に蒸着する際の熱でAuの粒子がAgと反応し良好
な密着が得られる。この様にして得られたシリコンチッ
プの裏面電極は次工程でチップを固着する時、ソフトソ
ルダーとのなじみが良好となる。
ミック接触の製法は、上述した従来方法の不具合な点を
改良するためにある。シリコンチップ裏面オーミック接
触の電極構造としてNi−Ag−Auの３層構造を有すること
を特徴とする。先ずNi−Agを同一真空系で蒸着を行い、
しかる後に良好なオーミック接触を得るために比較的高
温（450℃以上）で、不活性ガス雰囲気中でシンター処
理を行い、Ni−Siのシンター層を得る。シンターを行う
際、不活性ガス中の微量なO2と従来はNiの表面と反応し
Niの酸化物が生成されると言う不具合が避けられなかっ
た。本発明によれば、Ni−Agの二層構造により、シンタ
ー中の不活性ガス中の微量なO2は貴金属であるAgにより
Niの表面はほぼ完全に保護される。又シンターの熱処理
により、NiとAgの界面で互いに拡散し合い、密着強度が
高まり、良好なオーミックが得られる。しかる後に更に
チップ固着時に半田ぬれ性を良くするためにNi−AgのAg
の表面にAuを蒸着しNi−Ag−Auの三層構造を得る。Auを
Agの表面に蒸着する際の熱でAuの粒子がAgと反応し良好
な密着が得られる。この様にして得られたシリコンチッ
プの裏面電極は次工程でチップを固着する時、ソフトソ
ルダーとのなじみが良好となる。
次に本発明について、第１図から第２図を参照して説明
する。第２図は、従来のシリコンチップ裏面の電極構造
断面図である。シリコンウェハ１の裏面に蒸着又はメッ
キによりNiを付着し、比較的高温で、シンターを行い、
Niシリサイド層２を形成し、コレクター層のオーミック
接触を得る。次に余分なNiの酸化物を硝酸等でエッチン
グし、Niシリサイド層の表面を露出させる。しかる後に
再度Ni.3を蒸着又はメッキにより約5000Å付着する。更
に半田とのなじみを良好ならしめるためにAu.5を蒸着又
はメッキにより付着し、しかる後に、ダイシングを行な
い、シリコン素子のチップ６を得ていた。
する。第２図は、従来のシリコンチップ裏面の電極構造
断面図である。シリコンウェハ１の裏面に蒸着又はメッ
キによりNiを付着し、比較的高温で、シンターを行い、
Niシリサイド層２を形成し、コレクター層のオーミック
接触を得る。次に余分なNiの酸化物を硝酸等でエッチン
グし、Niシリサイド層の表面を露出させる。しかる後に
再度Ni.3を蒸着又はメッキにより約5000Å付着する。更
に半田とのなじみを良好ならしめるためにAu.5を蒸着又
はメッキにより付着し、しかる後に、ダイシングを行な
い、シリコン素子のチップ６を得ていた。
第１図は、本発明の製造方法によるシリコン素子チップ
裏面の電極構造断面図である。シリコンウェハ１の裏面
に蒸着法により、Ni及びAgの２層を同一真空系にて付着
する。この場合、Ni.3は約5000Å,Ag4は約10,000Åの厚
さにすればシンター工程中でNi表面の酸化は防止可能で
ある。次にNi−Agが蒸着されたウェハは一旦蒸着装置に
より取出し、不活性ガス雰囲気例えばN2,Ar中で比較的
高温450℃〜500℃の温度でシンター処理を行ないニッケ
ルシリサイド層２を生成することにより良好なオーミッ
ク接触を得る。しかる後にソフトソルダーとのぬれ性を
良くするため更にAu.5を約3000Åの厚さを蒸着する。こ
の場合Auの粒子が蒸着される際、Agと反応し、良好な密
着が得られるため新らためて熱処理を行う必要はない。
後にダイシングを行ない、シリコン素子のチップ６を得
る。
裏面の電極構造断面図である。シリコンウェハ１の裏面
に蒸着法により、Ni及びAgの２層を同一真空系にて付着
する。この場合、Ni.3は約5000Å,Ag4は約10,000Åの厚
さにすればシンター工程中でNi表面の酸化は防止可能で
ある。次にNi−Agが蒸着されたウェハは一旦蒸着装置に
より取出し、不活性ガス雰囲気例えばN2,Ar中で比較的
高温450℃〜500℃の温度でシンター処理を行ないニッケ
ルシリサイド層２を生成することにより良好なオーミッ
ク接触を得る。しかる後にソフトソルダーとのぬれ性を
良くするため更にAu.5を約3000Åの厚さを蒸着する。こ
の場合Auの粒子が蒸着される際、Agと反応し、良好な密
着が得られるため新らためて熱処理を行う必要はない。
後にダイシングを行ない、シリコン素子のチップ６を得
る。
以上説明した様に、本発明の製造方法を用いてシリコン
素子チップの裏面の電極構造をNi−Ag−Auの３層構造に
することにより、次工程であるチップ固着工程に於ける
ソフトソルダーとのなじみ及びぬれ性の良好な安定した
プロセスが確立出来、これを応用した半導体装置に於て
は電気的特性，信頼度，及び歩留等が飛躍的に改善され
てその効果は非常に大きい。
素子チップの裏面の電極構造をNi−Ag−Auの３層構造に
することにより、次工程であるチップ固着工程に於ける
ソフトソルダーとのなじみ及びぬれ性の良好な安定した
プロセスが確立出来、これを応用した半導体装置に於て
は電気的特性，信頼度，及び歩留等が飛躍的に改善され
てその効果は非常に大きい。
第１図は、本発明の製造方法を用いたシリコンチップの
裏面電極構造の断面図、第２図は従来のシリコンチップ
の裏面電極構造の断面図である。 １……シリコンチップ、２……ニッケルシリサイド層、
３……Ni層、４……Ag層、５……Au層、６……シリコン
素子チップ。
裏面電極構造の断面図、第２図は従来のシリコンチップ
の裏面電極構造の断面図である。 １……シリコンチップ、２……ニッケルシリサイド層、
３……Ni層、４……Ag層、５……Au層、６……シリコン
素子チップ。
Claims (1)
- 【請求項１】シリコンウェハの裏面にNi層,Ag層を順次
同一真空系にて形成する工程と、シンター処理により前
記Ni層とシリコンウェハとの界面にニッケルシリサイド
層を形成する工程と、前記Ag層上にAu層を形成する工程
とを含むことを特徴とするシリコン半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61130809A JPH0693466B2 (ja) | 1986-06-04 | 1986-06-04 | シリコン半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61130809A JPH0693466B2 (ja) | 1986-06-04 | 1986-06-04 | シリコン半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62286236A JPS62286236A (ja) | 1987-12-12 |
| JPH0693466B2 true JPH0693466B2 (ja) | 1994-11-16 |
Family
ID=15043212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61130809A Expired - Lifetime JPH0693466B2 (ja) | 1986-06-04 | 1986-06-04 | シリコン半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0693466B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5027189A (en) * | 1990-01-10 | 1991-06-25 | Hughes Aircraft Company | Integrated circuit solder die-attach design and method |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5287360A (en) * | 1976-01-16 | 1977-07-21 | Nec Home Electronics Ltd | Semiconductor device |
| JPS5614233A (en) * | 1979-07-17 | 1981-02-12 | Ricoh Co Ltd | Photosensitive heat-sensitive type recording member |
| JPS58164232A (ja) * | 1982-03-24 | 1983-09-29 | Toshiba Corp | 半導体装置 |
-
1986
- 1986-06-04 JP JP61130809A patent/JPH0693466B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS62286236A (ja) | 1987-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3952404A (en) | Beam lead formation method | |
| JPS62145758A (ja) | パラジウムを用いる銅製ボンデイングパツドの酸化防止法 | |
| US4065588A (en) | Method of making gold-cobalt contact for silicon devices | |
| US4132813A (en) | Method for producing solderable metallized layer on a semiconducting or insulating substrate | |
| JPS62286236A (ja) | シリコン半導体装置の製造方法 | |
| JPS61220344A (ja) | 半導体装置の製造方法 | |
| JPS63161631A (ja) | シリコン半導体素子 | |
| JPS592175B2 (ja) | 半導体装置 | |
| JPH0472764A (ja) | 半導体装置の裏面電極 | |
| JP3308882B2 (ja) | 半導体装置の電極構造の製造方法 | |
| JPS5826175B2 (ja) | 半導体装置の製造方法 | |
| JPS6059742B2 (ja) | 半導体装置およびその製造方法 | |
| JPS6220338A (ja) | 半導体装置の製造方法 | |
| JPS6353693B2 (ja) | ||
| JPS5966166A (ja) | Ｎ形３−５族化合物半導体のオ−ム性電極 | |
| JPS6057219B2 (ja) | 半導体装置 | |
| JPS5965476A (ja) | 半導体装置 | |
| JPS59147431A (ja) | 電極形成方法 | |
| JPS58102556A (ja) | 半導体装置 | |
| JPH0224021B2 (ja) | ||
| JPS592177B2 (ja) | 大電力半導体装置の製造方法 | |
| JPS5839057A (ja) | 半導体装置 | |
| JPH0732170B2 (ja) | 半導体装置 | |
| JPS61121435A (ja) | 半導体装置の製造方法 | |
| JPS6057221B2 (ja) | 半導体装置 |