JPH0142625B2 - - Google Patents
Info
- Publication number
- JPH0142625B2 JPH0142625B2 JP58132305A JP13230583A JPH0142625B2 JP H0142625 B2 JPH0142625 B2 JP H0142625B2 JP 58132305 A JP58132305 A JP 58132305A JP 13230583 A JP13230583 A JP 13230583A JP H0142625 B2 JPH0142625 B2 JP H0142625B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- rectangular
- patterns
- rows
- predetermined amount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Length Measuring Devices By Optical Means (AREA)
- Weting (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は半導体基板上等に形成されたパターン
精度をチエツクするための寸法チエツクパターン
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of the Invention] The present invention relates to a dimension check pattern for checking the accuracy of a pattern formed on a semiconductor substrate or the like.
一般に、半導体基板上に形成された絶縁被膜上
を被つたレジスト膜上を選択的に露光する事によ
り形成したパターンを、エツチングにより該絶縁
被膜を除去して形成されたパターン形状は、エツ
チング時間、絶縁膜の種類、厚さ、雰囲気中の温
度、さらにはエツチング液等に影響されやすく、
従つて半導体素子の特性に大きく影響するため、
所望のパターンを形成するには、製造工程におい
て常にパターン寸法のチエツクが必要である。
Generally, a pattern is formed by selectively exposing a resist film covering an insulating film formed on a semiconductor substrate, and the pattern shape is formed by removing the insulating film by etching. It is easily affected by the type and thickness of the insulating film, the temperature in the atmosphere, and even the etching solution.
Therefore, since it greatly affects the characteristics of semiconductor devices,
In order to form a desired pattern, it is necessary to constantly check the pattern dimensions during the manufacturing process.
従来、上記パターン寸法のチエツクとして用い
られた形状は、第1図に示すように、幅、間隔が
同じ複数個の矩形パターン11,12,13を同
一形状に並べた、寸法チエツクパターンをチエツ
クする事により、パターンの寸法精度を測定して
いたが、かかる方法は顕微鏡に測微計をセツトし
てこの寸法チエツクパターンの幅と間隔の相対比
を読む事により、実寸に換算したり、あるいは、
この寸法チエツクパターンを撮影した写真によ
り、幅と間隔の相対比を計る事により実寸に換算
しなければならず、直接パターン形状の寸法をチ
エツクする事ができないため、誤差を生じやす
く、さらには、測定に時間がかかるという欠点が
あつた。 Conventionally, the shape used to check the pattern dimensions is a dimension check pattern in which a plurality of rectangular patterns 11, 12, 13 having the same width and spacing are arranged in the same shape, as shown in FIG. The dimensional accuracy of the pattern was measured by setting a micrometer in a microscope and reading the relative ratio of the width and spacing of the dimensional check pattern, and converting it to the actual size, or
This size check pattern must be converted to actual size by measuring the relative ratio of width and spacing using a photograph taken, and it is not possible to directly check the dimensions of the pattern shape, so errors are likely to occur. The drawback was that measurement took time.
さらに、従来用いられた他の寸法チエツクパタ
ーンの形状は第2図に示すように、間隔が一定で
対向辺が平行になるように配列された2列の矩形
パターン群201,…206,211,…216
において、4個の矩形パターンの角に囲まれた間
隙21,…25中に、この矩形パターン群と同一
方向にこの間隙の中心に中心が重なるように配置
された正方形パターン221,…225を、一方
側に順次一定の割合で小さくなつていくように配
列された形状になつていた。例えば、矩形パター
ン201,…206,211,…216間の間隙
21,…25の幅をlとし、この間隙23に一辺
の長さがlである正方形パターン223を配置
し、この間隙23より左側方向の間隙22,21
には正方形パターン223より一辺が2aの長さ
づつ大きくなる正方形パターン222,221
を、右側方向の間隙24,25には正方形パター
ン223より一辺が2aの長さづつ小さくなる正
方形パターン224,225を配していた。 Furthermore, as shown in FIG. 2, other conventionally used dimension check patterns have two rows of rectangular pattern groups 201, . …216
In the gaps 21, . . . 25 surrounded by the corners of four rectangular patterns, square patterns 221, . They were arranged in such a way that they gradually got smaller on one side at a constant rate. For example, if the width of the gaps 21, . . . 25 between the rectangular patterns 201, . gap 22, 21 in the direction
are square patterns 222 and 221, each side of which is larger than the square pattern 223 by the length of 2a.
In the gaps 24 and 25 in the right direction, square patterns 224 and 225, each side of which is smaller than the square pattern 223 by a length of 2a, are arranged.
かかる寸法チエツクパターンにおいて、エツチ
ング時の寸法をチエツクしたとき、過剰なエツチ
ングのためパターンが各辺aだけ大きくエツチン
グされたとすると、顕微鏡でのチエツクにおいて
は、間隙24において4個の矩形パターン20
4,205,214,215と正方形パターン2
24との角部が接触するのが観測されるはずであ
り、従つて形成されたパターンは1辺がaづつ広
がつている事がわかり、前記従来例の寸法チエツ
クパターンに比べて大幅な改善となるはずである
が、実際形成されたこの寸法チエツクパターンを
観察してみると、パターニングされる領域に比べ
て小さな間隙を有する部分においては、ホトレジ
スト工程において、レジスト膜の粘性のためコー
ナー部間がつながり、さらにエツチング液による
絶縁被膜のパターニングにおいても、コーナー部
間がパターニングされるため、第3図に示すよう
に、第2図に示した間隔21,…25に対応する
間隙31,…35の形状が観察されるため、本来
間隙34にてチエツクされるべきオーバーエツチ
ング値aが間隙35に見誤る事により、オーバー
エツチング値を2aとしてチエツクしてしまい、
従つて誤差を生じやすく、さらにはマスクパター
ン上において本来のデバイス設計基準より寸法チ
エツクパターンのパターン基準が厳しくなるた
め、寸法チエツクパターンに合わせたマスク材質
を用いねばならなくなるためコストが高くなるな
どの欠点があつた。 In such a dimension check pattern, when checking the dimensions at the time of etching, if the pattern is etched larger by each side a due to excessive etching, then when checking with a microscope, four rectangular patterns 20 are found in the gap 24.
4,205,214,215 and square pattern 2
It should be observed that the corner with 24 is in contact with the pattern, and therefore, it can be seen that each side of the formed pattern is widened by a, which is a significant improvement compared to the dimension check pattern of the conventional example. However, when we observe this dimension check pattern that has actually been formed, we find that in areas with small gaps compared to the area to be patterned, due to the viscosity of the resist film during the photoresist process, there is a gap between the corners. Furthermore, when patterning the insulating film using an etching solution, the corners are patterned, so that gaps 31, . . . 35 corresponding to the gaps 21, . Since the shape of is observed, the overetching value a, which should originally be checked at the gap 34, is mistaken for the gap 35, and the overetching value is checked as 2a.
Therefore, errors are likely to occur, and furthermore, the pattern standards for the dimension check pattern on the mask pattern are stricter than the original device design standards, so it is necessary to use a mask material that matches the dimension check pattern, which increases costs. There were flaws.
本発明の目的は、上記の欠点を除去することに
より単純な形状のパターンを直接観察するだけ
で、高精度の寸法チエツクができるところの寸法
チエツクパターンを提供する事にある。
An object of the present invention is to provide a dimension check pattern that eliminates the above-mentioned drawbacks and allows highly accurate dimension checks just by directly observing a pattern with a simple shape.
本発明のチエツクパターンは、対向辺が平行に
なるよう配置されかつパターン間隔が一方向側に
順次所定量だけ大きくなるよう配置された同一矩
形状のパターン列が、複数列所定の間隔で対向し
かつ該相対向する2列のパターン列を該2列のパ
ターン列の中のいずれか一つのパターンを基準パ
ターンとして1列に並べたとき該基準パターンに
対して一方向側にはパターン間隔が順次所定量だ
け大きくなり、前記一方向側とは反対方向側には
パターンの重なり幅が順次所定量だけ大きくなる
ように配置されていることから構成される。
The check pattern of the present invention has a plurality of identical rectangular pattern rows facing each other at a predetermined interval, the opposite sides of which are parallel to each other, and the pattern spacing gradually increasing by a predetermined amount in one direction. and when the two opposing pattern rows are arranged in one row with one pattern among the two pattern rows as a reference pattern, the pattern intervals are sequential in one direction with respect to the reference pattern. The overlapping width of the patterns is arranged so as to increase by a predetermined amount, and the overlapping width of the patterns is sequentially increased by a predetermined amount on the side opposite to the one direction.
以下、本発明の実施例について図面を参照して
説明する。
Embodiments of the present invention will be described below with reference to the drawings.
第4図は本発明の一実施例を示すパターン図で
ある。 FIG. 4 is a pattern diagram showing an embodiment of the present invention.
本実施例は、対向する辺が平行になるように配
置してある縦長で同一形状の矩形パターン40
1,…404の各々の間隔を左から順にl−4a、
l、l+4aとして、パターン幅が所定量4aだけ
順次大きくなるように配置した第1のパターン列
40と、対向する辺が平行になるように配置して
ある縦長で同一形状のパターン列40に配した矩
形と同一の矩形パターン411,…414の各々
の間隔を左から順にl−2a、l+2a、l+6aと、
パターン幅が所定量4aだけ順次大きくなるよう
に配置した第2のパターン列41とが、矩形パタ
ーン402を基準パターンとして、パターン列4
0,41のパターンを1列に並べたときに生じる
パターン間隔423〜426がa、2a、3a、4a
と順次所定量aだけ大きくなり、一方パターンの
重なり幅422,421がa、2aと順次所定量
aだけ大きくなるように、矩形パターン402の
右辺と矩形パターン412の左辺が一致するよう
に間隔bで対向して配置される事から構成され
る。 In this embodiment, vertically long rectangular patterns 40 of the same shape are arranged so that opposite sides are parallel to each other.
1,...404, the intervals are l-4a from the left,
1, l+4a, the first pattern row 40 is arranged so that the pattern width increases by a predetermined amount 4a, and the vertically long pattern row 40 of the same shape is arranged so that the opposing sides are parallel. The intervals between the rectangular patterns 411, .
With the rectangular pattern 402 as a reference pattern, the second pattern row 41 is arranged such that the pattern width increases by a predetermined amount 4a.
The pattern intervals 423 to 426 that occur when 0, 41 patterns are arranged in a row are a, 2a, 3a, 4a
The interval b is set so that the right side of the rectangular pattern 402 and the left side of the rectangular pattern 412 match so that the overlapping widths 422 and 421 of the patterns are sequentially increased by a predetermined amount a from a to 2a. It consists of being placed facing each other.
第5図は本実施例の寸法チエツクパターンを用
いたレジスト膜あるいは絶縁被膜エツチング時の
パターン形成図であり、矩形パターン501,…
504,511,…514は各々第4図に示した
矩形パターン401,…404,411,…41
4に対応しており、観察の結果矩形パターン50
3の右辺と矩形パターン513の左辺が一致して
いる事がわかると、第4図に対応する矩形403
の右辺と矩形413の左辺の間隔424は2aで
対向している事があらかじめ分つているため、形
成されたパターンは各辺aだけ広がつている事が
直接読みとることができる。 FIG. 5 is a pattern formation diagram when etching a resist film or an insulating film using the dimension check pattern of this embodiment, and shows rectangular patterns 501, . . .
504, 511, . . . 514 are rectangular patterns 401, . . . 404, 411, . . . 41 shown in FIG. 4, respectively.
4, and the result of observation is a rectangular pattern 50
When it is found that the right side of 3 and the left side of the rectangular pattern 513 match, the rectangle 403 corresponding to FIG.
Since it is known in advance that the distance 424 between the right side of the rectangle 413 and the left side of the rectangle 413 is 2a, it is known in advance that the distance 424 is opposite to each other by 2a, so it can be directly read that the formed pattern extends by each side a.
さらに、第4図にて配置したパターン列40,
41間の間隔bは各工程マスクにおける最小パタ
ーン間隔以上にとる事により、パターンの形状く
ずれが発生せず、矩形パターン401,…40
4,411,…414の形状も縦方向が横方向に
比べ3倍以上あるときは、上述した観察による矩
形パターン辺の一致を見つける事は観測すべき矩
形パターン辺間(矩形パターン401の右辺と矩
形パターン411の左辺、…、矩形パターン40
4の右辺と矩形パターン414の左辺間)、マー
ジンが各々負の間隔(重なり幅)から正の間隔へ
順次増大していくことから、各辺間の対比が見分
けやすくなつており、容易に矩形パターン辺間の
一致した個所を識別できる。 Furthermore, the pattern row 40 arranged in FIG.
By setting the interval b between 41 at least the minimum pattern interval in each process mask, the shape of the pattern does not deform, and the rectangular patterns 401,...40
4, 411, ... 414, when the length in the vertical direction is more than three times as large as in the horizontal direction, finding the coincidence of the rectangular pattern sides by the above-mentioned observation is the difference between the rectangular pattern sides to be observed (the right side of the rectangular pattern 401 and the right side of the rectangular pattern 401). The left side of the rectangular pattern 411,..., the rectangular pattern 40
4 and the left side of the rectangular pattern 414), the margins increase sequentially from a negative interval (overlap width) to a positive interval, so the contrast between each side is easy to distinguish, and the rectangle can be easily Matching points between pattern edges can be identified.
さらに、本実施例のパターンは非常に簡単であ
り半導体素子のパターン設計基準と同等もしくは
それ以下の基準でも形成できる。 Furthermore, the pattern of this embodiment is very simple and can be formed using standards equal to or lower than pattern design standards for semiconductor devices.
第6図は本発明の他の実施例を示すパターン図
である。本実施例は、対向する辺が平行になるよ
うに配置してある縦長で同一形状の矩形パターン
601,…604の各々の間隔を左から順にl−
4a、l、l+4aとして、パターン間隔が所定量
4aだけ順次大きくなるように配置した第1のパ
ターン列60と、対向する辺が平行になるように
配置してある縦長で同一形状の、パターン列60
に配した矩形と同型の矩形パターン611,…6
14の各々の間隔を左から順にl−2a、l+2a、
l+6aとして、パターン間隔が所定量4aだけ順
次大きくなるように配置した第2のパターン列6
1と、第1のパターン列60と同形で、各々の矩
形パターン601,…604が各々矩形パターン
621,…624に対応する第3のパターン列6
2が、上からパターン列60,61,62の順に
矩形パターン602を基準パターンとして、パタ
ーン列60,61を1例に並べたときに生じるパ
ターン間隔633〜636がa、2a、3a、4aと
順次所定量aだけ大きくなり、一方パターンの重
なり幅632,631がa、2aと順次所定量a
だけ大きくなるように、さらに、パターン列61
とパターン列62の間にもこの関係が保たれ、パ
ターン幅633′〜636′は順次所定量aだけ大
きくなり、重なり幅632′,631′も順次所定
量aだけ大きくなるように、矩形パターン602
の右辺と矩形パターン612の左辺と矩形パター
ン622の右辺が一致するように、各工程マスク
における最小パターン間隔以上の間隔bで対向し
て配置される事から構成される。 FIG. 6 is a pattern diagram showing another embodiment of the present invention. In this embodiment, the distance between each of vertically elongated rectangular patterns 601, .
As 4a, l, l+4a, the pattern spacing is a predetermined amount.
A first pattern row 60 arranged so as to increase in size by 4a, and a vertically long pattern row 60 of the same shape arranged so that opposing sides are parallel.
Rectangular patterns 611,...6 of the same type as the rectangles arranged in
14 intervals from left to right: l-2a, l+2a,
The second pattern row 6 is arranged such that the pattern interval is sequentially increased by a predetermined amount 4a as l+6a.
1, and a third pattern row 6 which is the same shape as the first pattern row 60 and whose rectangular patterns 601, . . . 604 correspond to rectangular patterns 621, .
2, the pattern intervals 633 to 636 that occur when the pattern rows 60, 61 are arranged as an example in the order of pattern rows 60, 61, 62 from the top with the rectangular pattern 602 as a reference pattern are a, 2a, 3a, 4a. The overlap widths 632 and 631 of the patterns increase by a predetermined amount a sequentially from a to 2a.
Furthermore, the pattern row 61 is
This relationship is also maintained between the pattern row 62 and the rectangular pattern widths 633' to 636' are sequentially increased by a predetermined amount a, and the overlap widths 632' and 631' are also sequentially increased by a predetermined amount a. 602
The right side of the rectangular pattern 612 and the right side of the rectangular pattern 622 match, and are arranged facing each other at an interval b that is equal to or larger than the minimum pattern interval in each process mask.
本実施例によると、エツチング時に各辺aだけ
広がつたパターニングがされたとき、矩形パター
ン603の右辺と、矩形パターン613の左辺及
び矩形パターン623の右辺が一致するのが観察
され、上述の第4図に示した実施例の場合より
も、より容易に精度良くエツチング寸法を識別す
ることができる。 According to this embodiment, when patterning is performed in which each side is widened by a distance a during etching, it is observed that the right side of the rectangular pattern 603, the left side of the rectangular pattern 613, and the right side of the rectangular pattern 623 coincide with each other. The etching dimensions can be identified more easily and accurately than in the case of the embodiment shown in FIG.
なお、以上の説明は、寸法チエツクパターンの
チエツクをエツチング時に限定したが、本発明の
寸法チエツクパターンの用いられる範囲はエツチ
ング時のパターン精度のチエツクに限らず、当然
マスクパターン自身のパターン精度のチエツク等
にも応用する事ができる。また、本発明の寸法チ
エツクパターンは、半導体装置用ばかりでなく、
磁気バブルメモリ装置用など微細化パターンを必
要とするものにも適用できる。 Note that in the above explanation, checking of the dimension check pattern was limited to the time of etching, but the scope of use of the dimension check pattern of the present invention is not limited to checking the pattern accuracy during etching, but of course checking the pattern accuracy of the mask pattern itself. It can also be applied to Further, the dimension check pattern of the present invention is not only applicable to semiconductor devices, but also
It can also be applied to devices that require finer patterns, such as magnetic bubble memory devices.
以上詳細に説明したとおり、本発明によれば、
本発明の寸法チエツクパターンは上述の構成をな
しているので、例えば半導体素子のパターン設計
基準と同等もしくはそれ以下の基準でも寸法チエ
ツクパターンを形成する事ができるため、容易に
マスク基板に搭載する事ができ、さらには半導体
基板の外観観察を行う事によりパターニングされ
たパターン寸法を容易に精度よく読みとる事がで
きると言う効果が得られる。従つて、本発明の寸
法チエツクパターンを、例えば半導体装置の製造
に用いると、無駄のない工程管理を行う事がで
き、高品質の半導体装置を製造する事ができるた
め大いに歩留りを向上させる事ができる。特に本
発明は、著しいパターンの微細化が行われている
大規模集積回路装置の製造に応用することにより
その効果が大きく発揮される。
As explained in detail above, according to the present invention,
Since the dimension check pattern of the present invention has the above-mentioned configuration, it can be formed with standards equal to or lower than the pattern design standards of semiconductor devices, and therefore can be easily mounted on a mask substrate. Furthermore, by observing the external appearance of the semiconductor substrate, the dimensions of the patterned pattern can be easily and accurately read. Therefore, when the dimension check pattern of the present invention is used, for example, in the manufacture of semiconductor devices, it is possible to carry out process control without waste, and it is possible to manufacture high-quality semiconductor devices, thereby greatly improving the yield. can. In particular, the present invention will be most effective when applied to the manufacture of large-scale integrated circuit devices in which patterns are significantly miniaturized.
第1図及び第2図は従来の寸法チエツクパター
ンを示すパターン図、第3図は第2図の寸法チエ
ツクパターンのエツチング時に実際に観測される
パターン図、第4図は本発明の一実施例を示すパ
ターン図、第5図は第4図の寸法チエツクパター
ンのエツチング時に実際に観測されるパターン
図、第6図は本発明の他の実施例を示すパターン
図である。
第1図において、11〜13……矩形パター
ン、第2図において、21〜25……間隙、20
1〜206,211〜216……矩形パターン、
221〜225……正方形パターン、第3図にお
いて、31〜35……間隙、第4図において、4
0,41……パターン列、401〜404,41
1〜414……矩形パターン、423〜426及
び421〜422……パターン列40,41を1
列に並べたときのパターン幅及びパターン重なり
幅、第5図において、501〜506,511〜
516……エツチングのパターン、第6図におい
て、60〜63……パターン列、601〜60
4,611〜614,621〜624……矩形パ
ターン、633〜636,633′〜636′及び
631〜632,631′〜632′……パターン
列60と61及び61と62をそれぞれ1列に並
べたときのパターン幅及びパターン重なり幅であ
る。
1 and 2 are pattern diagrams showing conventional dimension check patterns, FIG. 3 is a pattern diagram actually observed during etching of the dimension check pattern of FIG. 2, and FIG. 4 is an embodiment of the present invention. FIG. 5 is a pattern diagram actually observed during etching of the dimension check pattern of FIG. 4, and FIG. 6 is a pattern diagram showing another embodiment of the present invention. In Fig. 1, 11-13... rectangular pattern, in Fig. 2, 21-25... gap, 20
1-206, 211-216... rectangular pattern,
221-225...Square pattern, in Figure 3, 31-35...Gap, in Figure 4, 4
0,41...Pattern row, 401 to 404,41
1 to 414... rectangular pattern, 423 to 426 and 421 to 422... pattern rows 40 and 41 to 1
Pattern width and pattern overlap width when arranged in rows, 501 to 506, 511 to
516...Etching pattern, in FIG. 6, 60-63...Pattern row, 601-60
4,611-614, 621-624... Rectangular patterns, 633-636, 633'-636' and 631-632, 631'-632'... Pattern rows 60 and 61 and 61 and 62 are arranged in one row, respectively. These are the pattern width and pattern overlap width when
Claims (1)
ン間隔が一方向側に順次所定量だけ大きくなるよ
う配置された同一矩形状のパターン列が、複数列
所定の間隔で対向しかつ該相対向する2列のパタ
ーン列を該2列のパターン列の中のいずれか一つ
のパターンを基準パターンとして1列に並べたと
き該基準パターンに対して一方向側にはパターン
間隔が順次所定量だけ大きくなり、前記一方向側
とは反対方向側にはパターンの重なり幅が順次所
定量だけ大きくなるように配置されていることを
特徴とする寸法チエツクパターン。1. A plurality of rows of identical rectangular patterns arranged so that opposing sides are parallel and pattern spacing increases by a predetermined amount in one direction, facing each other at a predetermined interval. When the pattern rows of the two pattern rows are arranged in one row with one pattern among the two pattern rows as a reference pattern, the pattern intervals are sequentially increased by a predetermined amount in one direction with respect to the reference pattern, A dimension check pattern characterized in that patterns are arranged such that the overlapping width of the patterns increases by a predetermined amount sequentially on a side opposite to the one direction side.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58132305A JPS6024021A (en) | 1983-07-20 | 1983-07-20 | Dimension checking pattern |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58132305A JPS6024021A (en) | 1983-07-20 | 1983-07-20 | Dimension checking pattern |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6024021A JPS6024021A (en) | 1985-02-06 |
| JPH0142625B2 true JPH0142625B2 (en) | 1989-09-13 |
Family
ID=15078189
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58132305A Granted JPS6024021A (en) | 1983-07-20 | 1983-07-20 | Dimension checking pattern |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6024021A (en) |
-
1983
- 1983-07-20 JP JP58132305A patent/JPS6024021A/en active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6024021A (en) | 1985-02-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0594933A (en) | Alignment check pattern | |
| JPH0321901B2 (en) | ||
| JPS63253201A (en) | Test pattern for monitoring change of limit dimension of pattern in semiconductor manufacturing process | |
| JPS6233739B2 (en) | ||
| JP2633228B2 (en) | Semiconductor device etching accuracy inspection method | |
| JPS6024021A (en) | Dimension checking pattern | |
| JPH01186617A (en) | semiconductor equipment | |
| KR0172287B1 (en) | Method of measuring overlapping accuracy and focusing equipment using measuring mark for measuring overlapping accuracy and focus of exposure equipment at the same time | |
| JP2587614B2 (en) | Semiconductor device | |
| JPS59134826A (en) | Vernier pattern | |
| CN112563149B (en) | Method for accurately measuring the size of drill engraving and peeling process | |
| JPS6348420B2 (en) | ||
| JP2853471B2 (en) | Method for manufacturing semiconductor integrated circuit device | |
| KR100262667B1 (en) | A method for fabricating semiconductor device | |
| JP3128947B2 (en) | Etching mask pattern for dimension measurement cell | |
| JPH0545948B2 (en) | ||
| JPS6148708B2 (en) | ||
| JPS61190939A (en) | Formation of pattern | |
| JPS61190940A (en) | Formation of pattern | |
| KR950012598A (en) | Overlap accuracy measurement method using measurement mark | |
| KR960026139A (en) | How to form an alignment mark | |
| KR940015706A (en) | Method of manufacturing measurement mark in mask pattern of semiconductor device | |
| JPH0499309A (en) | Vernier pattern | |
| JPH05152183A (en) | Size measuring method for semiconductor device | |
| JPH11211432A (en) | Semiconductor device and glass mask |