JPH0142625B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は半導体基板上等に形成されたパターン
精度をチエツクするための寸法チエツクパターン
に関する。

〔従来技術〕

一般に、半導体基板上に形成された絶縁被膜上
を被つたレジスト膜上を選択的に露光する事によ
り形成したパターンを、エツチングにより該絶縁
被膜を除去して形成されたパターン形状は、エツ
チング時間、絶縁膜の種類、厚さ、雰囲気中の温
度、さらにはエツチング液等に影響されやすく、
従つて半導体素子の特性に大きく影響するため、
所望のパターンを形成するには、製造工程におい
て常にパターン寸法のチエツクが必要である。

従来、上記パターン寸法のチエツクとして用い
られた形状は、第１図に示すように、幅、間隔が
同じ複数個の矩形パターン１１，１２，１３を同
一形状に並べた、寸法チエツクパターンをチエツ
クする事により、パターンの寸法精度を測定して
いたが、かかる方法は顕微鏡に測微計をセツトし
てこの寸法チエツクパターンの幅と間隔の相対比
を読む事により、実寸に換算したり、あるいは、
この寸法チエツクパターンを撮影した写真によ
り、幅と間隔の相対比を計る事により実寸に換算
しなければならず、直接パターン形状の寸法をチ
エツクする事ができないため、誤差を生じやす
く、さらには、測定に時間がかかるという欠点が
あつた。

さらに、従来用いられた他の寸法チエツクパタ
ーンの形状は第２図に示すように、間隔が一定で
対向辺が平行になるように配列された２列の矩形
パターン群２０１，…２０６，２１１，…２１６
において、４個の矩形パターンの角に囲まれた間
隙２１，…２５中に、この矩形パターン群と同一
方向にこの間隙の中心に中心が重なるように配置
された正方形パターン２２１，…２２５を、一方
側に順次一定の割合で小さくなつていくように配
列された形状になつていた。例えば、矩形パター
ン２０１，…２０６，２１１，…２１６間の間隙
２１，…２５の幅をｌとし、この間隙２３に一辺
の長さがｌである正方形パターン２２３を配置
し、この間隙２３より左側方向の間隙２２，２１
には正方形パターン２２３より一辺が２ａの長さ
づつ大きくなる正方形パターン２２２，２２１
を、右側方向の間隙２４，２５には正方形パター
ン２２３より一辺が２ａの長さづつ小さくなる正
方形パターン２２４，２２５を配していた。

かかる寸法チエツクパターンにおいて、エツチ
ング時の寸法をチエツクしたとき、過剰なエツチ
ングのためパターンが各辺ａだけ大きくエツチン
グされたとすると、顕微鏡でのチエツクにおいて
は、間隙２４において４個の矩形パターン２０
４，２０５，２１４，２１５と正方形パターン２
２４との角部が接触するのが観測されるはずであ
り、従つて形成されたパターンは１辺がａづつ広
がつている事がわかり、前記従来例の寸法チエツ
クパターンに比べて大幅な改善となるはずである
が、実際形成されたこの寸法チエツクパターンを
観察してみると、パターニングされる領域に比べ
て小さな間隙を有する部分においては、ホトレジ
スト工程において、レジスト膜の粘性のためコー
ナー部間がつながり、さらにエツチング液による
絶縁被膜のパターニングにおいても、コーナー部
間がパターニングされるため、第３図に示すよう
に、第２図に示した間隔２１，…２５に対応する
間隙３１，…３５の形状が観察されるため、本来
間隙３４にてチエツクされるべきオーバーエツチ
ング値ａが間隙３５に見誤る事により、オーバー
エツチング値を２ａとしてチエツクしてしまい、
従つて誤差を生じやすく、さらにはマスクパター
ン上において本来のデバイス設計基準より寸法チ
エツクパターンのパターン基準が厳しくなるた
め、寸法チエツクパターンに合わせたマスク材質
を用いねばならなくなるためコストが高くなるな
どの欠点があつた。

〔発明の目的〕

本発明の目的は、上記の欠点を除去することに
より単純な形状のパターンを直接観察するだけ
で、高精度の寸法チエツクができるところの寸法
チエツクパターンを提供する事にある。

〔発明の構成〕

本発明のチエツクパターンは、対向辺が平行に
なるよう配置されかつパターン間隔が一方向側に
順次所定量だけ大きくなるよう配置された同一矩
形状のパターン列が、複数列所定の間隔で対向し
かつ該相対向する２列のパターン列を該２列のパ
ターン列の中のいずれか一つのパターンを基準パ
ターンとして１列に並べたとき該基準パターンに
対して一方向側にはパターン間隔が順次所定量だ
け大きくなり、前記一方向側とは反対方向側には
パターンの重なり幅が順次所定量だけ大きくなる
ように配置されていることから構成される。

〔実施例の説明〕

以下、本発明の実施例について図面を参照して
説明する。

第４図は本発明の一実施例を示すパターン図で
ある。

本実施例は、対向する辺が平行になるように配
置してある縦長で同一形状の矩形パターン４０
１，…４０４の各々の間隔を左から順にｌ−4a、
ｌ、ｌ＋4aとして、パターン幅が所定量4aだけ
順次大きくなるように配置した第１のパターン列
４０と、対向する辺が平行になるように配置して
ある縦長で同一形状のパターン列４０に配した矩
形と同一の矩形パターン４１１，…４１４の各々
の間隔を左から順にｌ−2a、ｌ＋2a、ｌ＋6aと、
パターン幅が所定量4aだけ順次大きくなるよう
に配置した第２のパターン列４１とが、矩形パタ
ーン４０２を基準パターンとして、パターン列４
０，４１のパターンを１列に並べたときに生じる
パターン間隔４２３〜４２６がａ、2a、3a、4a
と順次所定量ａだけ大きくなり、一方パターンの
重なり幅４２２，４２１がａ、2aと順次所定量
ａだけ大きくなるように、矩形パターン４０２の
右辺と矩形パターン４１２の左辺が一致するよう
に間隔ｂで対向して配置される事から構成され
る。

第５図は本実施例の寸法チエツクパターンを用
いたレジスト膜あるいは絶縁被膜エツチング時の
パターン形成図であり、矩形パターン５０１，…
５０４，５１１，…５１４は各々第４図に示した
矩形パターン４０１，…４０４，４１１，…４１
４に対応しており、観察の結果矩形パターン５０
３の右辺と矩形パターン５１３の左辺が一致して
いる事がわかると、第４図に対応する矩形４０３
の右辺と矩形４１３の左辺の間隔４２４は2aで
対向している事があらかじめ分つているため、形
成されたパターンは各辺ａだけ広がつている事が
直接読みとることができる。

さらに、第４図にて配置したパターン列４０，
４１間の間隔ｂは各工程マスクにおける最小パタ
ーン間隔以上にとる事により、パターンの形状く
ずれが発生せず、矩形パターン４０１，…４０
４，４１１，…４１４の形状も縦方向が横方向に
比べ３倍以上あるときは、上述した観察による矩
形パターン辺の一致を見つける事は観測すべき矩
形パターン辺間（矩形パターン４０１の右辺と矩
形パターン４１１の左辺、…、矩形パターン４０
４の右辺と矩形パターン４１４の左辺間）、マー
ジンが各々負の間隔（重なり幅）から正の間隔へ
順次増大していくことから、各辺間の対比が見分
けやすくなつており、容易に矩形パターン辺間の
一致した個所を識別できる。

さらに、本実施例のパターンは非常に簡単であ
り半導体素子のパターン設計基準と同等もしくは
それ以下の基準でも形成できる。

第６図は本発明の他の実施例を示すパターン図
である。本実施例は、対向する辺が平行になるよ
うに配置してある縦長で同一形状の矩形パターン
６０１，…６０４の各々の間隔を左から順にｌ−
4a、ｌ、ｌ＋4aとして、パターン間隔が所定量
4aだけ順次大きくなるように配置した第１のパ
ターン列６０と、対向する辺が平行になるように
配置してある縦長で同一形状の、パターン列６０
に配した矩形と同型の矩形パターン６１１，…６
１４の各々の間隔を左から順にｌ−2a、ｌ＋2a、
ｌ＋6aとして、パターン間隔が所定量4aだけ順
次大きくなるように配置した第２のパターン列６
１と、第１のパターン列６０と同形で、各々の矩
形パターン６０１，…６０４が各々矩形パターン
６２１，…６２４に対応する第３のパターン列６
２が、上からパターン列６０，６１，６２の順に
矩形パターン６０２を基準パターンとして、パタ
ーン列６０，６１を１例に並べたときに生じるパ
ターン間隔６３３〜６３６がａ、2a、3a、4aと
順次所定量ａだけ大きくなり、一方パターンの重
なり幅６３２，６３１がａ、2aと順次所定量ａ
だけ大きくなるように、さらに、パターン列６１
とパターン列６２の間にもこの関係が保たれ、パ
ターン幅６３３′〜６３６′は順次所定量ａだけ大
きくなり、重なり幅６３２′，６３１′も順次所定
量ａだけ大きくなるように、矩形パターン６０２
の右辺と矩形パターン６１２の左辺と矩形パター
ン６２２の右辺が一致するように、各工程マスク
における最小パターン間隔以上の間隔ｂで対向し
て配置される事から構成される。

本実施例によると、エツチング時に各辺ａだけ
広がつたパターニングがされたとき、矩形パター
ン６０３の右辺と、矩形パターン６１３の左辺及
び矩形パターン６２３の右辺が一致するのが観察
され、上述の第４図に示した実施例の場合より
も、より容易に精度良くエツチング寸法を識別す
ることができる。

なお、以上の説明は、寸法チエツクパターンの
チエツクをエツチング時に限定したが、本発明の
寸法チエツクパターンの用いられる範囲はエツチ
ング時のパターン精度のチエツクに限らず、当然
マスクパターン自身のパターン精度のチエツク等
にも応用する事ができる。また、本発明の寸法チ
エツクパターンは、半導体装置用ばかりでなく、
磁気バブルメモリ装置用など微細化パターンを必
要とするものにも適用できる。

〔発明の効果〕

以上詳細に説明したとおり、本発明によれば、
本発明の寸法チエツクパターンは上述の構成をな
しているので、例えば半導体素子のパターン設計
基準と同等もしくはそれ以下の基準でも寸法チエ
ツクパターンを形成する事ができるため、容易に
マスク基板に搭載する事ができ、さらには半導体
基板の外観観察を行う事によりパターニングされ
たパターン寸法を容易に精度よく読みとる事がで
きると言う効果が得られる。従つて、本発明の寸
法チエツクパターンを、例えば半導体装置の製造
に用いると、無駄のない工程管理を行う事がで
き、高品質の半導体装置を製造する事ができるた
め大いに歩留りを向上させる事ができる。特に本
発明は、著しいパターンの微細化が行われている
大規模集積回路装置の製造に応用することにより
その効果が大きく発揮される。

【図面の簡単な説明】

第１図及び第２図は従来の寸法チエツクパター
ンを示すパターン図、第３図は第２図の寸法チエ
ツクパターンのエツチング時に実際に観測される
パターン図、第４図は本発明の一実施例を示すパ
ターン図、第５図は第４図の寸法チエツクパター
ンのエツチング時に実際に観測されるパターン
図、第６図は本発明の他の実施例を示すパターン
図である。 第１図において、１１〜１３……矩形パター
ン、第２図において、２１〜２５……間隙、２０
１〜２０６，２１１〜２１６……矩形パターン、
２２１〜２２５……正方形パターン、第３図にお
いて、３１〜３５……間隙、第４図において、４
０，４１……パターン列、４０１〜４０４，４１
１〜４１４……矩形パターン、４２３〜４２６及
び４２１〜４２２……パターン列４０，４１を１
列に並べたときのパターン幅及びパターン重なり
幅、第５図において、５０１〜５０６，５１１〜
５１６……エツチングのパターン、第６図におい
て、６０〜６３……パターン列、６０１〜６０
４，６１１〜６１４，６２１〜６２４……矩形パ
ターン、６３３〜６３６，６３３′〜６３６′及び
６３１〜６３２，６３１′〜６３２′……パターン
列６０と６１及び６１と６２をそれぞれ１列に並
べたときのパターン幅及びパターン重なり幅であ
る。

Claims (1)

【特許請求の範囲】
1. １ 対向辺が平行になるよう配置されかつパター
   ン間隔が一方向側に順次所定量だけ大きくなるよ
   う配置された同一矩形状のパターン列が、複数列
   所定の間隔で対向しかつ該相対向する２列のパタ
   ーン列を該２列のパターン列の中のいずれか一つ
   のパターンを基準パターンとして１列に並べたと
   き該基準パターンに対して一方向側にはパターン
   間隔が順次所定量だけ大きくなり、前記一方向側
   とは反対方向側にはパターンの重なり幅が順次所
   定量だけ大きくなるように配置されていることを
   特徴とする寸法チエツクパターン。