JPH0142636B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は制御電流により主電流の導通・しや断
の制御可能なゲートターンオフサイリスタ或はト
ランジスタの如き半導体装置に係り、特に、その
制御電極の構造に関するものである。

〔従来技術〕

ゲートターンオフサイリスタ（以下GTOと略
記）やトランジスタ（以下TRSと略記）では、
エミツタ層を複数の短冊状領域からなるものと
し、これに隣接するベース層と共に半導体基体の
一主表面に露出せしめ、各短冊状領域には一方の
主電極膜、ベース層には各短冊状領域を取囲むよ
うに制御電極膜が低抵抗接触され、半導体基体の
他主表面には他方の主電極膜が低抵抗接触された
構成を採つている。

GTOを例に採つて具体的に説明するに、第１
図に示すように、半導体基体１はｐ型エミツタ層
２、ｎ型ベース層３、ｐ型ベース層４及びｎ型エ
ミツタ層からなり、ｎ型エミツタ層は複数の短冊
状領域５に分れ、上側主表面にｐ型ベース層４と
共に露出している。下側主表面側に於て、ｐ型エ
ミツタ層２にアノード電極膜６が、上側主表面側
に於て、各短冊状領域５にカソード電極膜７が、
そして、ｐ型ベース層に各短冊状領域をコ字状に
取囲むようにゲート電極膜８が低抵抗接触してい
る。上側主表面上には各電極７，８が低抵抗接触
している部分以外の部分に表面安定化膜としてシ
リコン酸化膜９が設けられている。

尚第１図ａでは理解を容易にするため同図ｂ，
ｃに示されているこのシリコン酸化膜９が省略さ
れており、平面図であるが各電極７，８に斜線が
付けられている。

このような構成を採用する理由は、導通状態か
らしや断状態へ移行させる際、ターンオフ信号を
各短冊状領域５に均一に作用させて、速やかなる
移行動作を期待することにある。

しかしながら、ターンオフ信号は各短冊状領域
５に均等に作用せず、しばしば、しや断状態へ移
行し得ず、しや断耐量が制限されていた。

その理由は次の通りである。

本発明者等のターンオフ破壊の検討結果によれ
ば、ターンオフ時のアノード・カソード間電圧と
アノード電流夫々の瞬時値ローカス（locus〔英
語〕：軌跡）がある限界線を越えなければターン
オフ失敗しないことが分つた。第２図はこの限界
線Ｌの一例を示す。斜線を付けた限界線の範囲内
で、GTOは安全に動作する。この領域を安全動
作領域（以下ASOと略記）と呼ぶことにする。

第１図に示す従来のGTOはこのASOが狭くし
や断耐量が小さかつた。

ターンオフ信号はゲート電極膜８に対しカソー
ド電極膜７が正電位となる関係で印加され、ｐ型
ベース層４におけるキヤリアをゲート電極膜８か
ら引き抜く。この時、第１図ｃで示されるよう
に、キヤリアは各短冊状領域５の幅方向の両側か
ら引き抜かれて行き、それにつれて導通領域は各
短冊状領域５の中央に収縮して来る。このため、
ターンオフ信号経路の抵抗は高くなり、引き出せ
るターンオフ信号は制限される。この状態はしば
らく持続し、急激な温度上昇を発生、ついには破
壊する。

従つて、アノード・カソード間電圧あるいはア
ノード電流は制限されざるを得ず、しや断耐量は
小さかつた。

しや断耐量を向上させる手段として、特公昭43
−28750号公報に示されている様に、ｎ型エミツ
タ層の中央を欠除させることが提案されている
が、ｎ型エミツタ層の実質的面積が減少するた
め、導通状態でのオン電圧が高くなる問題があつ
た。

以上の問題点は、TRSにおいても同様に生じ
ていた。

〔発明の目的〕

本発明の目的は、ASOが広く導通状態でのオ
ン電圧が低い半導体装置を提供することにある。

〔発明の概要〕

本発明の特徴とするところは、半導体基体が隣
接相互で導電型の異なる少くとも３個の半導体層
を有し、第一半導体層は複数の短冊状領域からな
り、第二半導体層は上記各短冊状領域と共に上記
半導体基体の第一主面に露出し、この第一主面の
上記各短冊状領域に第一主電極が接続され、上記
第二半導体層に制御電極が接続され、上記半導体
基体の第二主面側の半導体層に第二主電極が接続
されている半導体装置において、各短冊状領域の
幅方向の一方側の第二半導体層の領域は他方側の
第二半導体層の領域よりも高インピーダンスをも
つて制御電極と接続されていることにある。

〔発明の実施例〕

第３図は本発明の一実施例になるGTOを示し
ている。第３図においては、第１図に示したもの
と同一物・相当物には同一符号を付けてある。

第３図に示すGTOが第１図に示すGTOと異な
る点はゲート電極膜が８ａと８ｂの２種に分れて
いることである。ゲート電極膜（第１の制御電極
手段）８ａは図示していない制御電極と接続さ
れ、ゲート電極膜（第２の制御電極手段）８ｂは
ゲート電極膜８ａ，８ｂ間のｐ型ベース層４の抵
抗およびゲート電極膜８ａを介して図示していな
い制御電極と接続されている。

エミツタ層が複数個に分割されたGTOやTRS
では、通常、各エミツタ領域を夫々含んで他方の
エミツタ層あるいはコレクタ層の間で形成される
GTO単位やTRS単位の複合体であるとの考え方
がある。

この考え方に従えば、第３図に示すGTOは４
個の短冊状領域５を有するので、４個のGTO単
位が複合化されたものと見ることができる。各
GTO単位が均一に動作するものとして、動作を
第４図により説明する。

第４図はGTO単位を第１図ｃに対比して模式
化して示している。

第４図において、第１図、第３図に示したもの
と同一物・相当物には同一符号を付けている。

ゲート電極膜８ａ，８ｂ間のｐ型ベース層４に
おける抵抗Ｒを半導体基体１外に取り出し、アノ
ード、カソード、ゲートの各電極膜６，７，８
ａ，８ｂにおける抵抗は無視できるものとして、
アノード（第一主電極）Ａ、カソード（第二主電
極）Ｋ、ゲート（制御電極）Ｇに接続してある。

即ち、短冊状領域５の幅方向の一方側（図にお
いて左側）のｐ型ベース層領域は他方側（図にお
いて右側）のｐ型ベース層領域よりも高インピー
ダンス（図において抵抗Ｒ）をもつてゲートＧと
接続された構成となつている。

ゲートＧが開放され、カソードＫに対しアノー
ドＡが正電位となる電圧が印加された状態ではし
や断状態にある。ここで、カソードＫに対しゲー
トＧが正電位となる電圧を印加してターンオフ信
号を加えると、通常のサイリスタにおけるターン
オフ動作が起る。この時、抵抗Ｒがあるため、ゲ
ート電極膜８ｂ側から加わるターンオフ信号はゲ
ート電極膜８ａ側から加わるターンオフ信号に較
べて少ないが、導通領域は広がるから、短冊状領
域５において全面的にアノード電流が流れる様に
なる。

ターンオフ信号は、ゲートＧに対しカソードＫ
が正電位となる電圧を印加することによつて加え
られる。

ターンオフ信号、即ち、ターンオフ電流の流れ
をｐ型ベース層４中にi₁，i₂で示す。

ｐ型ベース層４にはシート抵抗がある。これを
ターンオフ電流i₁，i₂の経路に沿つて、r₁，r₂で
示している。シート抵抗r₁，r₂はアノード電流が
流れている状態では導電度変調を受けて充分小さ
い値となつている。ターンオフ電流i₂は抵抗Ｒが
あるため、ターンオフ電流i₁に較べて充分小さ
い。従つて、ターンオフ開始当初には半導体基体
１内におけるキヤリアは、ターンオフ電流i₁によ
つて主として引き抜かれ、キヤリア濃度は時間経
過と共に図において、中央部及び右側のキヤリア
濃度は低下し続け、アノード電流は全体として低
下する。内部的には、アノード電流は図において
より左側の部分を偏倚して流れるようになる。シ
ート抵抗r₁はキヤリア濃度が低くなることによつ
て導電度変調は弱まるから次第に高くなる。一
方、アノード電流の偏倚によりシート抵抗r₂は低
下する。従つてシート抵抗r₁に対するシート抵抗
r₂と抵抗Ｒの和の差は次第に弱まり、ターンオフ
電流i₁は減少しターンオフ電流i₂は増加する。

即ち、 i₂／i₁＝r₁／r₂＋Ｒ の値が時間と共にほぼ零から徐々に増加する。ア
ノード電流が集中して流れている部分はよりゲー
ト電極膜８ｂに近づき、増加してきたターンオフ
電流i₂によつてもキヤリアは引き抜かれ、ターン
オフすることになる。

以上のターンオフ動作を要約すれば、ターンオ
フ動作初期にターンオフ電流の差により、短冊状
領域の幅方向の一方側と他方側からキヤリアをア
ンバランスに引き抜き、末期にキヤリアを一方側
に偏倚させておいて、両方側から引き抜くものと
云える。

以上の動作に基づく効果について、以下説明す
る。

第一に、ASOが拡大したGTOが得られる。

本発明になるGTOでは、ターンオフ動作末期
にキヤリアが短冊状領域５の一方側に偏倚される
ので、キヤリアを引き抜く能力が低下せず、よつ
てターンオフ動作が良好に行われ、ASOが拡大
するものと考えられる。

ASOは前述の如くターンオフ時のアノード・
カソード間電圧とアノード電流夫々の瞬時値ロー
カスの限界線で与えられ、本発明によれば、第２
図の限界線Ｌは矢印にて示す方向に移動し、しや
断耐量は向上する。そして、本発明者等は実験に
より、そのような事実を確認した。

抵抗Ｒは、インダクタンスＬが含まれている
程、ターンオフ動作開始初期におけるターンオフ
電流i₂は制限を受けてアンバランスの度合を増
し、又、リアクタンス分だけ抵抗分を小さくすれ
ば、ターンオフ動作末期にターンオフ電流i₂は増
大し、一層ASOは拡大する。

第二に、オン電圧が低いGTOが得られる。

短冊状領域５に対しては、特公昭43−28750号
公報等に見られるような実質的面積を低下させる
手段を施していないから、導通状態でのオン電圧
は低い。オン電圧が高い程、半導体基体における
熱損失は増大して熱破壊の危険性は増し、ターン
オフ動作は困難になるので、本発明では、一層し
や断耐量の大きなGTOが得られる。

従来の第１図に示すGTOにおける考え方は、
短冊状領域の幅を出来るだけ小さくして、幅方向
中央部まで当初からターンオフ電流が作用するよ
うにしているものであるため、短冊状領域の面積
は小さくなり、従つて、短冊状領域の数を多くし
て、複雑なパターンを持つていた。

本発明によれば、キヤリアを一方側に偏倚させ
ているから、短冊状領域の幅を大きくでき、もつ
て、カソード側のパターンは単純化する効果もあ
る。

第３図に示す実施例において、第４図のカソー
ドＫやゲートＧとなるワイヤやリード等のボンデ
イングの都合により負荷電流がカソード電極膜７
の橋絡部７ａ側から引き出され、ゲート信号がゲ
ート電極膜７の橋絡部８ｃ側から印加されるとす
る。両電極膜７，８ａ，８ｂは微小ながら抵抗を
有する。橋絡部７ａ，８ｃから離れる程橋絡部７
ａ，８ｃとの間の抵抗は増加する。電流は抵抗の
小さいところを多く流れるから、各短冊状領域５
の長手方向における半導体基体中での分布状態を
みると負荷電流は橋絡部７ａ側に多く流れ、ゲー
ト信号は橋絡部８ｃ側に多く流れることになる。
特に、ターンオフ電流についてみると、負荷電
流／ターンオフ電流の比は橋絡部８ｃ側で小さ
く、橋絡部７ｃ側で大きくなる。負荷電流／ター
ンオフ電流の比は小さい程ターンオフは容易であ
るから、各短冊状領域５の長手方向でターンオフ
機能に差を生じていると云える。

次に、第４図で説明した時間経過を考慮に入れ
て、ターンオフ動作を説明する。

ターンオフ動作当初においては、ゲート電極膜
８ｂを介してほとんどターンオフ電流は流れず、
専ら、キヤリアはゲート電極膜８ａを介して引き
抜かれ、キヤリアの移動する領域はゲート電極膜
８ｂ側に偏倚していく。ターンオフ動作が進む
と、ゲート電極膜８ａを流れるターンオフ電流i₁
は減少し、ゲート電極膜８ｂを流れるターンオフ
電流i₂は増大してくる。ゲート電極膜８ｂにおけ
る抵抗分とゲート電極膜８ｂの下端部と橋絡部８
ｃ間の抵抗分を比較するとゲート電極膜８ｂにお
ける抵抗分は充分小さく、ここでのターンオフ電
流i₂による電位降下はゲート電極膜８ｂの下端部
と橋絡部８ｃ間の電位降下に較べてほとんど無視
できる。このため、ゲート電極膜８ｂはほぼ等電
位にあり、短冊状領域５の長手方向に沿つたター
ンオフ電流i₂の分布はほとんど生じない。従つ
て、ターンオフ電流i₁が当初短冊状領域５の長手
方向で差をもつてキヤリアを引き抜いたとして
も、末期にはターンオフ電流i₂はほぼ均等にキヤ
リアを引き抜くから、短冊状領域５の長手方向で
ターンオフ機能は均一化して来て、良好なターン
オフ動作が得られる。

ゲート電極膜８ｂはその下のｐ型ベース層４と
同電位になるから、ゲート電極膜８ｂはｐ型ベー
ス層４の均圧材とみることができる。

従来は、短冊状領域５の長手方向でターンオフ
機能に差を持たせないようにするために、短冊状
領域５の長さは制限を受けていたが、本発明によ
れば均圧材としてのゲート電極膜８ｂの存在によ
りこのような制限を排除でき、自由に短冊状領域
５の長さを設定できる。

次に、半導体基体利用による抵抗分の付加法に
ついて説明する。

第５図は第３図の一点鎖線で囲まれた区域に相
当するものを第３図の左上方から斜視した形で示
している。

この実施例では、第１図に示す従来例と同様、
ゲート電極膜８は一体となつている。しかしなが
ら、短冊状領域５の幅方向の一方側のゲート電極
膜８との間に短冊状領域５と同導電型のｎ型埋込
領域９が短冊状領域５の長手方向に沿つて設けら
れている。埋込領域９があるため、ターンオフ電
流i₂はターンオフ電流i₁よりもｐ型ベース層４内
の深い部署を流れる。ここでのシート抵抗はｐ型
ベース層４が公知の拡散技術で形成されている場
合に表面部のシート抵抗より大きいから、ターン
オフ電流i₁，i₂はターンオフ動作初期にアンバラ
ンスを生ずる。

埋込領域９は点線にて示すようにゲート電極膜
８の一部の下まで延びていてもよい。

埋込領域９は第６図に示す如く、溝１０で代替
できる。

第７図は更に他の実施例を示している。この実
施例では、短冊状領域５の一方側にｐ型ベース層
４と同導電型で高不純物濃度の埋込領域１１が設
けられている。埋込領域１１は短冊状領域は５の
長手方向の端部でゲート電極膜８と低抵抗接触し
ている。ターンオフ電流i₁はゲート電極膜８中を
流れるがターンオフ電流i₂は埋込領域１１中を流
れる。埋込領域１１中の抵抗はゲート電極膜８中
の抵抗より高くなるので、ターンオフ電流i₁，i₂
の間でターンオフ動作の初期にアンバランスを生
ずる。

第８図に示す他の実施例では、第５図の実施例
と同様に、ゲート電極膜８は一体となつている
が、短冊状領域５とその幅方向の一方側のゲート
電極膜８との間の距離l₁が短冊状領域５とその幅
方向の他方側のゲート電極膜８との間の距離l₂よ
り大きく設定され、この距離の差が与えるｐ型ベ
ース層４のシート抵抗の差が、ターンオフ動作初
期にターンオフ電流i₁，i₂にアンバランスを生ず
る。

以上の第５図〜第８図に示した各実施例は各図
の形態に限定されるものではなく、任意に組合せ
ることが可能である。

次に、本発明の応用例について説明する。

従来より採用されている高速化のためのライフ
タイムキラーの半導体基体への添加や放射線の照
射は本発明においても適用できる。

また、これらの高速化手段に代るものとして、
GTOでは特開昭54−111790号公報等に開示され
たアノード側エミツタ短絡構造があるが、この構
造を本発明のGTOに適用することもできる。

半導体基体としては第３図に示す方形のものだ
けでなく、第９図に示すように円形のものも適用
できる。第９図において、第１図、第３図に示す
ものと同一物、相当物には同一符号を付けてい
る。

第９図の円形半導体基体１には短冊状領域が放
射状に設けられ、その上に、カソード電極膜７が
同様な形に放射状に独立して低抵抗接触してい
る。２個ずつの短冊状領域が対を為し、その間に
一方側のゲート電極膜８ｂがｐ型ベース層に低抵
抗接触している。他方側のゲート電極膜８ａは対
になつた短冊状領域を取囲んでいる。

第９図の例では短冊状領域の配列が一重放射状
であるが、定格電流の大きなものでは多重放射状
配列にするとよい。

第１０図は第９図の例でｐ型ベース層をエツチ
ダウン構造としたものである。この例では、図示
する様に、カソード１２を各カソード電極膜７に
圧接する場合に、各ゲート電極膜８ａ，８ｂとカ
ソード１２の絶縁が確保できる。

第１１図は従来構造のGTO単位と本発明にな
るGTO単位が並設された場合の例である。

第１１図において、第１図、第３図に示すもの
と同一物、相当物には同一符号を付けてある。

同図において、５個の短冊状領域５が並置され
ているが、図において右端の短冊状領域５は第１
図と同様、幅方向の両側に橋絡部８ｃに連らなる
ゲート電極膜８ａが配置されているが、他の短冊
状領域５は、第３図と同様、幅方向の一方側と他
方側でアンバランスを与えるためのゲート電極膜
８ａ，８ｂが配置されている。

右端の短冊状領域５では、ターンオフ動作初期
に幅方向に両側からバランスよくキヤリアが引き
抜かれる。この場合、残りの短冊状領域５に較べ
て、作用するターンオフ電流の量が多いため、右
端の短冊状領域５を含むGTO単位では早くター
ンオフを完了しようとする。この時、他の各短冊
状領域５を含む各GTO単位ではまた導通状態に
あるため、右端の短冊状領域を含むGTO単位を
流れている電流は他のGTO単位に移り易く、速
かにターンオフを完了する。その後、残りの本発
明になる各GTO単位がターンオフを完了する。

右端以外のGTO単位は右端のGTO単位の電流
を負担する形になるので、ASOに余裕がある場
合に採れる構成である。

〔発明の効果〕

以上説明したように、本発明によれば、ターン
オフ動作初期に短冊状領域の幅方向両側からキヤ
リアをアンバランスに引き抜き、もつて、ASO
が拡大され、オン電圧が低い半導体装置を得るこ
とができる。

【図面の簡単な説明】

第１図は従来のGTOを示しており、ａはカソ
ード側平面図、ｂはａの−切断線に沿つた縦
断面図、ｃはａの−切断線に沿つた横断面
図、第２図はGTOにおけるアノード・カソード
間電圧とアノード電流の関係を示す図、第３図は
本発明の一実施例になるGTOのカソード側平面
図、第４図は本発明になるGTOのターンオフ動
作機構を説明するGTO単位の模式図、第５図〜
第８図は各々本発明の他の実施例を示す要部断面
斜視図、第９図は本発明の一応用例になるGTO
の部分的カソード側平面図、第１０図は第９図の
−切断線に沿つた部分的断面図、第１１図は
本発明の他の応用例を示すカソード側平面図であ
る。 １……半導体基体、２……ｐ型エミツタ層、３
……ｎ型ベース層、４……ｐ型ベース層、５……
ｎ型エミツタ層短冊状領域、６……アノード電極
膜、７……カソード電極膜、８ａ，８ｂ……ゲー
ト電極膜。

Claims (1)

1. 【特許請求の範囲】 １ 半導体基体が隣接相互で導電型の異なる少な
   くとも３個の半導体層を有し、第１半導体層は少
   なくとも１個以上の短冊状領域からなり、第２半
   導体層は上記短冊状領域と共に上記半導体基体の
   第１主表面に露出し、この第１主表面の上記各短
   冊状領域に第１主電極が、上記第２半導体層に制
   御電極が、上記半導体基体の第２主表面側の半導
   体層に第２主電極が接続されている半導体装置に
   おいて、第１及び第２主電極間を流れる主電流を
   制御電極と第１主電極間に流す制御電流によつて
   遮断するとき、上記半導体基体中を流れる電流の
   導通領域を上記第１半導体層の短冊状領域の一部
   分に集中させるための第１の制御電極手段、及び
   上記一部分に集中した導通領域に近接し該領域か
   ら電流を有効に引き抜くための第２の制御電極手
   段を有する半導体装置。 ２ 半導体基体が一対の主表面に隣接相互で導電
   型が異なる少なくとも３個の半導体層を有し、第
   １半導体層は第１主表面において並置された複数
   個の短冊状領域からなり、第２半導体層から各短
   冊状領域を包囲するように第１主表面に露出し、
   第１主表面において各短冊状領域に第１主電極が
   低抵抗接触し、各短冊状領域の長手方向と直角を
   なす方向の一方側の第２半導体層に短冊状領域の
   長手方向に沿つて複数個の第１制御電極が低抵抗
   接触し、これら第１制御電極相互は電気的に接続
   され、各短冊状領域の長手方向と直角をなす方向
   の他方側の第２半導体層に短冊状領域の長手方向
   に沿つて複数個の第２制御電極が低抵抗接触し、
   これら第２制御電極は第１制御電極から独立して
   設けられており、半導体基体の第２主表面に第２
   主電極が低抵抗接触していることを特徴とする半
   導体装置。 ３ 上記第１制御電極と上記第２制御電極相互が
   外部抵抗を介して接続されていることを特徴とす
   る特許請求の範囲第２項記載の半導体装置。 ４ 一対の主表面間に隣接相互で導電型が異なる
   少なくとも３個の半導体層を有し、第１半導体層
   は第１主表面において並置された複数個の短冊状
   領域からなり、第２半導体層は各短冊状領域を包
   囲するように第１主表面に露出してなる半導体基
   体と、 半導体基体の第１主表面において、各短冊状領
   域に低抵抗接触した複数個の第１主電極と、 各第１の主電極に電気的に接続された第１主端
   子と、 半導体基体の第２主表面に低抵抗接触した第２
   主電極と、 第２主電極に電気的に接続された第２主端子
   と、 半導体基体の第１主表面において、各短冊状領
   域の長手方向と直角をなす方向の両側で短冊状領
   域の長手方向に沿つて第２半導体層に低抵抗接触
   した制御電極と、 を具備し、各短冊状領域の長手方向と直角をなす
   方向の一方側における短冊状領域と制御電極との
   間の第２半導体層の電気抵抗が、他方側における
   それより大きくなつていることを特徴とする半導
   体装置。 ５ 上記各短冊状領域の長手方向と直角をなす方
   向の一方側における上記短冊状領域と上記制御電
   極との間の距離が、他方側におけるそれより大き
   くなつていることを特徴とする特許請求の範囲第
   ４項記載の半導体装置。 ６ 上記各短冊状領域の長手方向と直角をなす方
   向の一方側における上記第２半導体層に上記短冊
   状領域の長手方向に沿う溝を形成したことを特徴
   とする特許請求の範囲第４項記載の半導体装置。 ７ 上記各短冊状領域の長手方向と直角をなす方
   向の一方側における上記第２半導体層に表面から
   内部に伸びる上記第２半導体層とは反対導電型を
   有する領域を上記短冊状領域の長手方向に沿つて
   形成したことを特徴とする特許請求の範囲第４項
   記載の半導体装置。