JPS6399568A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はゲートターンオフ（ＧＴＯ）サイリスタおよび
絶縁ペースバイポーラトランジスタなどの半導体装置、
特にターンオフ電流密度およびターンオフ時間を減少さ
せ得る改良ゲートおよびベース構造に関する。

ゲートターンオフシリコン整流器は、ゲート電極にゲー
ト電流パルスを流すことにより導通状態にトリガされる
点で、普通のサイリスクと同類の４層半導体装置である
。しかし普通のサイリスクと違って、ゲートターンオフ
サイリスクは、ゲート電極に逆極性の電流パルスを流す
ことによってターンオフされ、従って普通のサイリスタ
回路の必要スペース、コストおよび複雑さを増す特別な
転流回路素子を設ける必要がない。ゲートターンオフサ
イリスクはＧＴＯスイッチまたはＧＴＯ−８ＣＲとも呼
ばれ、ゲート導線から電流を引き出す逆ゲートパルスに
よりアノード電流をターンオフ（遮断）する。ＧＴＯ装
置は再生帰還特性をもっているので比較的大きな逆ゲー
トパルスが必要であり、特に現在開発されている大電力
用装置ではそうである。代表的には、信頼できるターン
オフを得るためには、アノード電流の少くとも１０〜５
０％の大きさを有する逆ゲート電流が必要である。実際
、予想される最大ＧＴＯアノード電流を遮断するために
、十分に大きなゲートパルスを予め選択し供給するのが
普通になっている。

典型的には、ＧＴＯ装置をターンオフするために逆ゲー
ト電流を流すと、アノードとカソードとの間に流れる電
流は装置の中心部分に向かって局限される。具体的に説
明すると、ターンオフ信号をゲート領域に加えると、半
導体装置のゲート領域のすぐ近くの領域が最初に非導通
状態となり、電流は装置の中心に向かって押しやられる
、即ち局限される。ターンオフが広がるにつれて、電流
密度がエミッタ（またはカソード）の中心またはその付
近で増加する。導通領域が十分に小さな寸法まで局限さ
れたところで、装置は再生過程がすべて断たれるので一
次元的にターンオフする。ゲート電極に加えられるター
ンオフ電流の大きさがターンオフを生起するには不十分
なものである場合には、装置の導通区域が極度に局部化
され、過剰な発熱もしくは電子なだれ注入作用いずれか
によって破壊を生じる原因となる。

ターンオフ時のカソードでの電流集中を解決する従来法
の一つは、カソード・ゲート短絡を設けることであった
。か＼るカソード・ゲート短絡はカソード電流密度を減
少し、装置のｄｉ／ｄｔ能力を高め、装置のターンオフ
時間を短くする。残念なことに、カソード・ゲート短絡
では逆バイアス期間、即ちＧＴＯ装置がターンオフされ
ている時にカソードからゲートに流れる定常電流が必要
である。この電流は、カソード・ゲート短絡の数次筒で
はオン電流に対してかなりの割合となり、したがって装
置自体の電力損失および望ましくない発熱を呈する。

大電流、低電圧用途に合わせて複雑な相互に入り込んだ
櫛形状に構成されるか、または大電流、高電圧用途に合
わせて大きな幾何学的エミッタ区域を得るよう櫛形の程
度の小さい形状に構成された通常のバイポーラトランジ
スタは、サイリスクに関して前述した電流局限現象を同
じく受けやすい。この破壊機構は二次降伏とも称され、
Ｓ、Ｋｒ１ｓｈｎａおよびＰ、Ｌ、Ｈｏｗｅｒの論文“
５ｅｃｏｎｄ　Ｂｒｅａｋｄｏｗｎｏｆ’　Ｔｒａｎｓ
ｉｓｔｏｒｓ　Ｄｕｒｉｎｇ　Ｉｎｄｕｃｔｉｖｅ　Ｔ
ｕｒｎｏｆｆ”（Ｐｒｏｃｅｅｄｉｎｇｓ　ｏｒｔｈｅ
　１．Ｅ、Ｅ、Ｅ、、Ｖｏｌ、６１．Ｍａ、ｒｃｈ１９
６３　）に詳述されている。

＝　　４　− 従って本発明の目的は、ターンオフ時の電流集中を減少
させ、ターンオフ時間を短くし、電子なだれ注入または
発熱による二次降伏に基づく破壊に対するしきい値を増
す改良カソードまたはエミッタ構造を有する、大電力制
御ターンオン／ターンオフ固体スイッチ、例えばＧＴＯ
サイリスタおよびバイポーラトランジスタを提供するこ
とにある。

本発明の他の目的は、逆バイアスターンオフ期間にカソ
ードからゲートまたはベースからエミッタに有意の流出
電流が流れない、改良ＧＴＯサイリスタおよびバイポー
ラトランジスタを提供することにある。

本願では特に、上記のように改良されたバイポーラトラ
ンジスタを提供することにある。

本発明によれば、ターンオフ期間に電流が流れる面積を
増すことによりターンオフ時の電流集中を著しく軽減し
た改良カソードまたはエミッタ構造を設けることによっ
て前記および他の目的を達成する。本発明の１例によれ
ば、半導体装置の工ミッタ（またはカソード）の中心領
域にかなりの電流が流れるのを防止するために、この中
心領域に抵抗率の増大した領域を介在させ、その上に二
酸化珪素の絶縁層を重ねる。高インピーダンスの中心領
域により電流集中を著しく減少させ、二次降伏に基づく
破壊に対するしきい値を増す。本願では特に、バイポー
ラトランジスタのターンオフ時のエミッタ・ベース漏洩
電流を実質的になくすことによって、バイポーラトラン
ジスタのターンオフ特性を改善する。その上、バイポー
ラトランジスタの電流利得特性はこの改善されたエミッ
タ構造に影響されない。

以下、本発明の好適な実施例を図面を参照しながら説明
する。

第１図および第２図に従来の構成のＧＴＯサイリスクの
概略断面図を示す。第１図には電力用ＧＴＯサイリスタ
１１を、例えば米国特許第３，６０９．４７６号に記載
されたタイプの相互に入り込んだ櫛形構造の４層シリコ
ンｐｎｐｎスイッチとして図示しである。図示の装置に
おいて、カソード接点条片即ち電極１２およびアノード
接点又は電極１３をそれぞれ付着させた外側半導体層は
それぞれｎ２工ミツタ層およびｐ１エミッタ層として知
られており、内側半導体層はｐ２ベース層および０１ベ
一ス層として知られている。ゲート接点条片即ち電極１
４はｐ２２ベース上にエミッタ条片の両側に付着され、
カソード接点条片又は電極１２と相互に入り込む様に配
置されている。

簡潔に説明すると、ＧＴＯ装置のターンオフ機構の特徴
は、ゲート端子Ｇに逆ゲートパルスを加えることにより
アノード端子Ａからカソード端子Ｃに流れるアノード電
流を遮断できることである。

前述したように、ここでの主要な作用は、ゲート端子か
ら逆ゲート電流−ｉｃを流すことによりｐ２ベースに横
方向電圧降下が生じ、これによりｎ２エミツタの中心付
近で電流の局限または集中が生じることである。

ゲート電極１４のすぐ近くの領域は最初に非導通状態と
なる領域であり、そして電流がエミッタの中心に向かっ
て局限されていくのにつれてターンオフがエミッタの端
部で始まり、内向きに進み、それにつれて電流密度がエ
ミッタの中心またはその付近で増加する。導通領域が十
分に小さな寸法まで局限されたところで、装置は再生過
程が遮断されるので一次元的にターンオフする。前述し
たように、ターンオフ時の電流密度が急激に増加すると
、装置は二次降伏を起し、過剰な発熱もしくは電子なだ
れ注入作用により装置を破壊することがある。

エミッタの中心における電流密度の大きさを減少させる
ために、第２図に示す従来の構成の別のＧＴＯ構造２０
では、カソード・ゲート短絡を用いる。具体的には第２
図では、領域１６を０２エミツタ領域の中心に配置し、
この領域でカソード電極１２を装置のｐ２ベース層に直
接接触させる。

カソード電極１２とエミッタ領域の中心部に位置するｐ
２ベース領域１６とを直接電気接続（短絡または分路）
することによって、ターンオフ時間中のカソードの中心
における電流集中が著しく軽減される。か＼る電流集中
の軽減によりターンオフ時間のみならずｄ　ｉ　／　ｄ
　を能力も改善される。

そのほかに装置のｄｖ／ｄｔ能力が増大するとともに、
エミッタの中心での電流集中に基づく装置の破壊に対す
るしきい値が増大する。残念なことに、短絡エミッタ領
域の抵抗ｒｂがカソード電極の下側の横方向抵抗ｒ１よ
り小さく、従って逆バイアス「オフ」期間にカソードか
らゲートに定常電流が流れる。この電流はオン電流に対
しかなりの割合となり、装置の電力損失および望ましく
ない発熱を呈する。

第３図に本発明に従った実施例の断面図を示す。

本発明においては、第２図に示された装置のカソードお
よびゲート間の電気的短絡の代りに、例えば二酸化珪素
の電気絶縁層を設けて電流の流れに対する高いインピー
ダンスを構成する。具体的には第３図に示す絶縁ゲート
ターンオフサイリスタ２２においては、半導体装置の表
面まで延在するｐ２ベース領域の中心部分１６に絶縁層
１７を重ねる。これにより上側のカソード電極１２がｐ
２ベース領域と電気的に接触するのを防止し、カソ−ド
・ゲート短絡をなくす。絶縁層１７の厚さは臨界的では
なく、約５００〜１０，０００人とすることができる。

動作の面から説明すると、第３図の絶縁ＧＴＯサイリス
ク装置においては、エミッタの中心部分１６に電流の流
れに対する高いインピーダンスを形成することにより、
ターンオフの際にエミッタ領域の中心部分１６に電流が
集中するのを軽減する。その結果、ターンオフ時間もこ
れに対応して短くなり、二次降伏作用から生じる装置破
壊が減るので信頼性が著しく改善される。本発明に従っ
て構成されたＧＴＯ構造の特に重要な特徴は、装置の逆
バイアス「オフ」期間にカソードからゲートに流れる電
流がなくなることである。と云うのは、当業者であれば
容易に理解できるように、絶縁層１７は抵抗率の増大し
た中心領域１６と相まって、漏洩電流として流れる電流
を除いて、何らかの実質的な電流がカソードとゲート領
域との間に流れるのを防止するからである。従って第３
図に示す本発明の実施例によれば、第２図に示す従来装
置の望ましい特性すべてが得られ、その−に逆バイアス
「オフ」期間にカソードからゲートへの流出電流がなく
なる。

第３図では単一エミッタ領域が隣接ゲート領域に対して
入り込んだものとして示されているが、大電流（即ち、
数十乃至数百アンペア）を流すために複数個のゲートお
よびエミッタ領域を相互に入り込んだ櫛形構造とするの
が望ましいことは当業者に自明である。しかしそのよう
にする場合、アノードおよびカソード間の電流の流れを
装置の　□カッ−１表面にわたってはＶ均一に分布させ
ることが必要である。第４図に示す本発明の他の実施例
においては、第３図に例示したものを１つのセル（素子
領域）として、これを複数個互に隣接配置して均一なタ
ーンオンおよびターンオフ特性を有するマルチセル構造
としている。特に第４図では、複数個のはゾ正方形のｎ
２エミツタ領域をｐ２ベース領域内に、例えば周知の拡
散法によって形成する。第４図に示す相互接続用格子状
電極１２は、装置の全表面積のかなりの部分を覆う網目
構造をなす。その結果、カソード変位電流は極めて小さ
く、ゲート電極により搬送することが出来、これにより
装置のｄ　ｖ　／　ｄ　を能力が高められる。

また第４図に明瞭に示されているように、ｎ２エミツタ
領域の内部領域１６では、絶縁領域１７が存在しまた領
域１６自体の抵抗率が増大しているので、電流が流れ得
ない。従って前述したように、電流集中が著しく軽減さ
れ、これによりターンオフ時間が短くなり、二次降伏作
用に基因する破壊も減少する。

当業者であれば理解できるように、第３図および第４図
に示した本発明の実施例ではｎ２エミツタ領域をはゾ正
方形とし、ｐ２ベース領域をその中心に半導体ウェファ
の表面まで延在させているが、これら両領域とも本発明
の要旨を逸脱せぬ範囲内で他の構成形状をとることがで
きる。例えば、所望に応じてエミッタおよびゲート領域
を円形および渦巻形に相互に入り込ませ、エミッタ領域
に抵抗率の増加したまたはベース領域と同じ導電型の領
域を設けることができる。

第４図ではほかに、半導体表面における複数個の０２工
ミツタ領域間の金属相互接続部として共通のカソード金
属化層１９が形成されている。格子状電極１２と共通カ
ソード金属化層１９との間に絶縁層１８に介在させて電
気的短絡を防止することは勿論である。当業者であれば
容易に理解できるように、複数の導体を互に絶縁状態で
重ねて配置することにより、高電力用半導体スイッチの
必須の必要条件である半導体ウェファの頂部表面および
底部表面からの均一な熱除去を実現できる。

本発明に従った実施例を絶縁ゲートターンオフサイリス
タに関して説明したが、本願では本発明の前述の新規な
特徴を適用したバイポーラトランジスタを提供する。こ
のため、例えば第３図および第４図に示すサイリスタの
アノードとして機能するｐ１エミッタ層をｎ＋層に置き
換えることにより、バイポーラｎｐｎ）ランジスタが得
られる。

この構造ではｎ１ベ一ス層がバイポーラトランジスタの
コレクタ領域に、ｐ２ベース層がベース領域に、ｎ２工
ミツタ層がエミッタ領域になる。

第４図に示すサイリスタと同様の方法で構成されたバイ
ポーラトランジスタは、絶縁ゲートターンオフサイリス
タとはゾ同じ望ましい特性を呈する。ターンオフ時のエ
ミッタ電流集中が減少し、電子なだれ注入または発熱に
よる二次降伏に基因する破壊に対するしきい値が高くな
り、電流利得か犠牲にされず、しかもベース駆動回路の
電流消費が増加しない。

第５ａ図および第５ｂ図はＧＴＯサイリスクおよびバイ
ポーラトランジスタの適用例を示す回路図である。第５
ａ図では、負荷２５を流れる電流を制御する回路２４に
ｐｎｐｎ絶縁ゲートターンオフサイリスクを接続しであ
る。一方策５ｂ図では、負荷２７を流れる電流を制御す
る回路２６にｎｐｎ　トランジスタを接続しである。第
５ａおよび５ｂ図の図示例が絶縁ゲートターンオフサイ
リスクおよび絶縁ペースバイポーラトランジスタの使用
例にすぎず、他の種々の用法が可能であることが当業者
には明らかである。さらに、図示の実施例はｐｎｐｎ半
導体構造に関するものであるが、ｎｐｎｐ構造も可能で
ある。またシリコンのほかに所望に応じて他の半導体材
料、例えばゲルマニウムまたは■−■族半導体化合物も
使用できる。

ｎｐｎ絶縁ペースバイポーラトランジスタに対する相補
的な構造も考えることができる。

要するに、本発明の絶縁ゲートターンオフサイリスタお
よび絶縁ペースバイポーラトランジスタは、周知の従来
のサイリスタおよびバイポーラトランジスタより優れた
性能特性を呈する。特に電流集中およびターンオフ時間
が著しく減少し、これにより望ましくない逆バイアス７
１ｉ流がなくなり、ｄｉ／ｄｔおよびｄｖ／ｄｔ能力が
大きく増大し、二次降伏に基因する破壊に対するしきい
値が増大する。

本発明を幾つかの実施例について説明したが、本発明の
要旨を逸脱せぬ範囲内で多数の変形、変更を加えること
ができる。

【図面の簡単な説明】

第１図および第２図はそれぞれ従来構造のＧＴＯサイリ
スタの概略断面図、第３図は本発明に従って構成された
ＧＴＯザイリスタの概略断面図、第４図は本発明による
別の実施例の破断斜視図、第５ａ図および第５ｂ図はそ
れぞれＧＴＯサイリスタおよびバイポーラトランジスタ
の使用例を示す電気回路図である。 １２・・・カソード電極、　　１３・・・アノード電極
、１４・・・ゲート電極、　　　１６・・・中心部分、
１７・・・絶縁層、　　　　　１８・・・絶縁層、１９
・・・カソード金属化層、 ２２・・・絶縁ＧＴＯサイリスタ、 ｐｌ・・・エミツタ層、　　　ｐ２・・・ベース層、ｎ
ｌ・・・ベース層、　　　　ｎ２・・・エミツタ層。

Claims (1)

1. 【特許請求の範囲】 １、順次重なる導電型が互い違いの３つの領域を持ち、
   その内の内側の領域がベース領域、外側の領域がエミッ
   タ及びコレクタ領域を構成している半導体ウエフアを含
   み、更にエミッタ端子、コレクタ端子、並びにコレクタ
   端子とエミッタ端子との間に流れる電流を制御するため
   のベース端子を持つバイポーラトランジスタ半導体装置
   に於て、前記ベース領域から実質的に中心に前記エミッ
   タ領域の中に延在する所定の抵抗率の領域を有し、前記
   エミッタ領域は前記ベース領域により完全に囲まれるよ
   うにその共通の表面から前記ベース領域の中まで延在し
   、前記所定の抵抗率の領域は前記エミッタ領域よりも高
   い抵抗率を持っており、更に、前記エミッタ領域を囲む
   ように前記ベース領域上に配置されたベース電極と、半
   導体装置の非導通状態の間前記ベース領域から前記エミ
   ッタ領域への電流が実質的に流れないようにするために
   前記所定の抵抗率の領域の上に重なる絶縁層とを有する
   バイポーラトランジスタ半導体装置。 ２、前記エミッタ、コレクタ及びベース領域を前記エミ
   ッタ、コレクタ及びベース端子にそれぞれ相互接続する
   電極手段を設けた特許請求の範囲第１項記載のバイポー
   ラトランジスタ半導体装置。 ３、前記所定の抵抗率の領域が複数個相隔てて隣り合う
   ように設けられて、これらの各領域の上にはそれぞれ絶
   縁層が重なっており、更に複数個の相隔たって隣り合う
   該領域が相互接続手段により電気的に相互接続されてい
   る特許請求の範囲第１項記載のバイポーラトランジスタ
   半導体装置。