JPH0142880Y2 - - Google Patents
Info
- Publication number
- JPH0142880Y2 JPH0142880Y2 JP1985015218U JP1521885U JPH0142880Y2 JP H0142880 Y2 JPH0142880 Y2 JP H0142880Y2 JP 1985015218 U JP1985015218 U JP 1985015218U JP 1521885 U JP1521885 U JP 1521885U JP H0142880 Y2 JPH0142880 Y2 JP H0142880Y2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- magnetic
- ceramic substrate
- magnetic bubble
- thickness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【考案の詳細な説明】
〔産業上の利用分野〕
本考案は、磁気バルブメモリ装置を高性能化さ
せる構成上の改良に関する。
せる構成上の改良に関する。
一軸磁気異方性を有するガーネツト等の磁性薄
膜（LPE）面に、適当な大きさの垂直バイアス
磁界を印加すると円筒状磁区（磁気バブル）が発
生する。かかる磁気バルブを利用し、不揮発性で
あること、全固体素子であること、大容量化が可
能であること、比較的高速であること等の利点を
有する磁気バブルメモリ装置は、磁気バブルメモ
リ素子をセラミツク等にてなる基板に搭載し、該
基板が磁気バブルに水平な回転磁界を印加する駆
動コイルと、素子の垂直方向にバイアス磁界を印
加し水平方向にホールド磁界を印加する永久磁石
と共に、パツケージ内に収納し構成され、前記素
子は前記駆動コイルの中心部に位置するようにな
つている。
膜（LPE）面に、適当な大きさの垂直バイアス
磁界を印加すると円筒状磁区（磁気バブル）が発
生する。かかる磁気バルブを利用し、不揮発性で
あること、全固体素子であること、大容量化が可
能であること、比較的高速であること等の利点を
有する磁気バブルメモリ装置は、磁気バブルメモ
リ素子をセラミツク等にてなる基板に搭載し、該
基板が磁気バブルに水平な回転磁界を印加する駆
動コイルと、素子の垂直方向にバイアス磁界を印
加し水平方向にホールド磁界を印加する永久磁石
と共に、パツケージ内に収納し構成され、前記素
子は前記駆動コイルの中心部に位置するようにな
つている。
第２図は磁気バブルメモリ装置の主要構成例を
示す斜視図、第３図は磁気バブルメモリ素子を搭
載し前記装置に収納された基板の平面図イとその
Ａ−Ａ矢視断面図ロである。
示す斜視図、第３図は磁気バブルメモリ素子を搭
載し前記装置に収納された基板の平面図イとその
Ａ−Ａ矢視断面図ロである。
第２図において、磁気バブルメモリ装置１は磁
気バブルメモリ素子２と、素子２を搭載し平面視
ヨ字形をしたセラミツク基板３と、基板３に嵌挿
した角形のＸコイル４およびＹコイル５と、基板
３の一方の対向側に一端が半田付けされた複数本
のリード端子６と、素子２の上下方向に対向する
一対の永久磁石７、整磁板８およびシールドケー
ス９等で構成されている。
気バブルメモリ素子２と、素子２を搭載し平面視
ヨ字形をしたセラミツク基板３と、基板３に嵌挿
した角形のＸコイル４およびＹコイル５と、基板
３の一方の対向側に一端が半田付けされた複数本
のリード端子６と、素子２の上下方向に対向する
一対の永久磁石７、整磁板８およびシールドケー
ス９等で構成されている。
かかる磁気バブルメモリ装置１において、素子
２はガーネツト基板の上面に磁性ガーネツト層
（LEP）を形成し、その上にバブル発生器、バブ
ル検出器、複製器、消滅器、バブル駆動路、各種
トランスフアゲート等の情報処理要素および前記
要素に接続された外部接続用電極１１（第３図）
等をパターン形成し、その上に前記電極を露呈さ
せた保護層が被着されてなり、接着手段で基板３
に搭載したのち、基板３に形成され一端が各リー
ド端子６に接続された導体パターンの他端と前記
接続用電極とをワイヤボンデイングしている。
２はガーネツト基板の上面に磁性ガーネツト層
（LEP）を形成し、その上にバブル発生器、バブ
ル検出器、複製器、消滅器、バブル駆動路、各種
トランスフアゲート等の情報処理要素および前記
要素に接続された外部接続用電極１１（第３図）
等をパターン形成し、その上に前記電極を露呈さ
せた保護層が被着されてなり、接着手段で基板３
に搭載したのち、基板３に形成され一端が各リー
ド端子６に接続された導体パターンの他端と前記
接続用電極とをワイヤボンデイングしている。
そこで基板３は、素子２に対し駆動コイル４，
５をＸ−Ｙ方向に位置決めすると共に、駆動コイ
ル４，５に対し素子２のＺ（上下）方向を位置決
めする役割を有する。
５をＸ−Ｙ方向に位置決めすると共に、駆動コイ
ル４，５に対し素子２のＺ（上下）方向を位置決
めする役割を有する。
基板３は第３図に示す如く、駆動コイル４が嵌
挿される一対の溝１２と、導体パターン（図示せ
ず）の一端に形成し素子２の外部接続用電極１１
に金属ワイヤ１７で接続される電極１３と、前記
導体パターンの他端に形成しリード端子６が接続
される。電極１４と、素子２の搭載面１５を具
え、電極１３は基板３の厚さ方向の中心面と一致
する面１９に形成し、搭載面１５に接着層１６を
介し搭載された素子２は、磁気バルブ駆動パター
ン等の形成面（LPE面）１８が電極１３の形成
面１９とほぼ同一平面に揃うようになつている。
挿される一対の溝１２と、導体パターン（図示せ
ず）の一端に形成し素子２の外部接続用電極１１
に金属ワイヤ１７で接続される電極１３と、前記
導体パターンの他端に形成しリード端子６が接続
される。電極１４と、素子２の搭載面１５を具
え、電極１３は基板３の厚さ方向の中心面と一致
する面１９に形成し、搭載面１５に接着層１６を
介し搭載された素子２は、磁気バルブ駆動パター
ン等の形成面（LPE面）１８が電極１３の形成
面１９とほぼ同一平面に揃うようになつている。
従つて、駆動コイル４，５に対ち素子２のＺ方
向を位置決めする基板３の厚さＴは、素子２の厚
さをt1、素子２を搭載する部分の厚さをt2、接着
層１６の厚さをt3とすれば、Ｔ＝２（t1＋t2＋t3）
が必要である。
向を位置決めする基板３の厚さＴは、素子２の厚
さをt1、素子２を搭載する部分の厚さをt2、接着
層１６の厚さをt3とすれば、Ｔ＝２（t1＋t2＋t3）
が必要である。
他方、素子２が高密度化するとバブルの駆動に
大きい磁界が必要となり、駆動コイル４，５に流
す駆動電流が大きくなるが、該駆動電流を抑制す
るため、基板３を薄くし磁気効率を高める方法が
採用されていた。
大きい磁界が必要となり、駆動コイル４，５に流
す駆動電流が大きくなるが、該駆動電流を抑制す
るため、基板３を薄くし磁気効率を高める方法が
採用されていた。
しかし、従来構成になる磁気バブルメモリ装置
において、成形−焼成による基板３の最小厚さ
Tminは、素子２の基板（GGG）厚さt1を0.4mm、
素子搭載部分の厚さt2を加工限界である0.3mm、
素子搭載部分焼成歪の厚さ方向の影響を0.1mmと
し、接着層１６の厚さt3を無視すれば、Tmin＝
1.6mmとなりそれ以下に薄くできず、駆動コイル
４，５の磁気効率を高めそこに流す電流を低減さ
せることの改善が要望されていた。
において、成形−焼成による基板３の最小厚さ
Tminは、素子２の基板（GGG）厚さt1を0.4mm、
素子搭載部分の厚さt2を加工限界である0.3mm、
素子搭載部分焼成歪の厚さ方向の影響を0.1mmと
し、接着層１６の厚さt3を無視すれば、Tmin＝
1.6mmとなりそれ以下に薄くできず、駆動コイル
４，５の磁気効率を高めそこに流す電流を低減さ
せることの改善が要望されていた。
さらに、前記素子搭載面は焼成歪によつて不規
則な波打ち形状となり、該波打ち形状が素子搭載
部の実効厚さを増すと共に、搭載素子の傾斜角度
のばらつき要因となり、該ばらつきは磁気バブル
を駆動および保持させる磁気特性のばらつきとな
るため、その改善が要望されていた。
則な波打ち形状となり、該波打ち形状が素子搭載
部の実効厚さを増すと共に、搭載素子の傾斜角度
のばらつき要因となり、該ばらつきは磁気バブル
を駆動および保持させる磁気特性のばらつきとな
るため、その改善が要望されていた。
上記要望に鑑みてなされた本考案は、LPE面
の上に磁気バブル転送路や磁気バルブ発生器等が
形成された磁気バブルメモリ素子を搭載する第１
のセラミツク基板、前記基板の素子搭載面に対向
するカバー板、前記第１のセラミツク基板の上面
に搭載した前記素子が挿入可能な透孔および該第
１のセラミツク基板、カバー板の各周縁部を接着
する接着面を設け前記素子の外部接続用導体パタ
ーンが形成された第２のセラミツク基板を具え、
前記第２のセラミツク基板のカバー板接着面が前
記カバー板を埋め込む深さに設けられ、前記第１
のセラミツク基板の厚さをｔ、前記素子の厚さを
t1としたとき前記第２のセラミツク基板に前記第
１のセラミツク基板を接着させた厚さTnがｔ＋
t1のほぼ２倍であることを特徴とする磁気バブル
メモリ装置である。
の上に磁気バブル転送路や磁気バルブ発生器等が
形成された磁気バブルメモリ素子を搭載する第１
のセラミツク基板、前記基板の素子搭載面に対向
するカバー板、前記第１のセラミツク基板の上面
に搭載した前記素子が挿入可能な透孔および該第
１のセラミツク基板、カバー板の各周縁部を接着
する接着面を設け前記素子の外部接続用導体パタ
ーンが形成された第２のセラミツク基板を具え、
前記第２のセラミツク基板のカバー板接着面が前
記カバー板を埋め込む深さに設けられ、前記第１
のセラミツク基板の厚さをｔ、前記素子の厚さを
t1としたとき前記第２のセラミツク基板に前記第
１のセラミツク基板を接着させた厚さTnがｔ＋
t1のほぼ２倍であることを特徴とする磁気バブル
メモリ装置である。
上記手段によれば、磁気バブルメモリ素子を搭
載する基板の素子搭載分を分離させたことで、該
搭載部を薄くすると共に焼成歪を除去して搭載面
を平面化する加工が実施可能し、さらにはカバー
板を利用して磁気バブルメモリ素子が外装パツケ
ージに依らず密封可能（早い工程での密封）とな
り、磁気効率の向上と磁気特性のばらつきが減少
して駆動コイルに流す電流が低減可能となり、且
つ組立過程における湿気の悪影響を除去可能なら
しめた。
載する基板の素子搭載分を分離させたことで、該
搭載部を薄くすると共に焼成歪を除去して搭載面
を平面化する加工が実施可能し、さらにはカバー
板を利用して磁気バブルメモリ素子が外装パツケ
ージに依らず密封可能（早い工程での密封）とな
り、磁気効率の向上と磁気特性のばらつきが減少
して駆動コイルに流す電流が低減可能となり、且
つ組立過程における湿気の悪影響を除去可能なら
しめた。
以下に、図面を用いて本考案の実施例になる磁
気バブルメモリ装置を説明する。
気バブルメモリ装置を説明する。
第１図は本考案の第１の実施例に係わる磁気バ
ブルメモリ装置に使用した磁気バブルメモリ素子
搭載基板の平面図イとそのＢ−Ｂ矢視断面図ロで
ある。
ブルメモリ装置に使用した磁気バブルメモリ素子
搭載基板の平面図イとそのＢ−Ｂ矢視断面図ロで
ある。
第３図と共通部分に同一符号を使用した第１図
において、素子２を搭載した磁気バブルメモリ素
子搭載基板２１（第３図の基板３に相当）は、セ
ラミツク基板（第２の基板）２２と素子２を搭載
するセラミツク基板（第１の基板）２３をカバー
板２４とで構成される。
において、素子２を搭載した磁気バブルメモリ素
子搭載基板２１（第３図の基板３に相当）は、セ
ラミツク基板（第２の基板）２２と素子２を搭載
するセラミツク基板（第１の基板）２３をカバー
板２４とで構成される。
平面視ヨ字形の中央部に角形の透孔２５が明け
られた基板２２は、所望の信号線パターンやアー
ス線パターンおよびパターン接続用スルーホール
等の形成されたセラミツクシートを積層し、焼成
した多層板であり、透孔２５の周囲の上面に素子
電極１１とワイヤ１７で接続される電極１３が露
呈する電極面２６を設け、その周囲の上面にカバ
ー板２４を埋め込む深さに、カバー外周面を接着
する接着面２７が設けられている。
られた基板２２は、所望の信号線パターンやアー
ス線パターンおよびパターン接続用スルーホール
等の形成されたセラミツクシートを積層し、焼成
した多層板であり、透孔２５の周囲の上面に素子
電極１１とワイヤ１７で接続される電極１３が露
呈する電極面２６を設け、その周囲の上面にカバ
ー板２４を埋め込む深さに、カバー外周面を接着
する接着面２７が設けられている。
他方、素子搭載基板２３はセラミツクシートを
焼成したのち、両面を研磨加工して平面度を確保
すると共に、0.1mm〜0.2mm程度に薄くして素子２
を搭載し、素子搭載面の外周部分が基板２２の裏
面に接着されている。
焼成したのち、両面を研磨加工して平面度を確保
すると共に、0.1mm〜0.2mm程度に薄くして素子２
を搭載し、素子搭載面の外周部分が基板２２の裏
面に接着されている。
なお、第１図において２８は基板２２にカバー
板２４を気密に接着した接着層、２９は基板２３
に素子２を接着した接着層、３０は基板２２に基
板２３を気密に接着した接着層であり、素子２の
LPE面１８は電極面２６とほぼ揃うようにし、
ワイヤ１７のボンデイングを容易にしている。
板２４を気密に接着した接着層、２９は基板２３
に素子２を接着した接着層、３０は基板２２に基
板２３を気密に接着した接着層であり、素子２の
LPE面１８は電極面２６とほぼ揃うようにし、
ワイヤ１７のボンデイングを容易にしている。
このようにして、素子２を搭載した磁気バブル
メモリ素子搭載基板２１は、基板２２の厚さt4が
0.8mm程度、基板２３の厚さｔが0.2mm以下に形成
可能であるため、基板２２に基板２３接着した全
厚さTnを1.1mm以下にし、その厚さ方向の中央
（Tn／２）に素子２のLPE面１８が位置する構成
が可能である。
メモリ素子搭載基板２１は、基板２２の厚さt4が
0.8mm程度、基板２３の厚さｔが0.2mm以下に形成
可能であるため、基板２２に基板２３接着した全
厚さTnを1.1mm以下にし、その厚さ方向の中央
（Tn／２）に素子２のLPE面１８が位置する構成
が可能である。
と共に、接着層２８，３０を気密層とすること
で、素子２は基板２１に搭載された状態で外気と
遮断された防湿状態となり、素子特性が維持され
ることになる。
で、素子２は基板２１に搭載された状態で外気と
遮断された防湿状態となり、素子特性が維持され
ることになる。
以上説明した如く本考案によれば、磁気バブル
メモリ素子を搭載する基板が従来よりも薄くでき
るため、前記基板に嵌挿し前記素子の磁気バブル
を駆動させるコイルが薄形化し、バルブ駆動磁気
効率が向上することでバルブ駆動電流の低減を実
現し得たと共に、素子は基板に搭載しカバー板を
接着した状態で気密状態となり、その後の装置組
立工程中の外気（特に湿度）に影響されず特性が
維持される効果は極めて大きい。
メモリ素子を搭載する基板が従来よりも薄くでき
るため、前記基板に嵌挿し前記素子の磁気バブル
を駆動させるコイルが薄形化し、バルブ駆動磁気
効率が向上することでバルブ駆動電流の低減を実
現し得たと共に、素子は基板に搭載しカバー板を
接着した状態で気密状態となり、その後の装置組
立工程中の外気（特に湿度）に影響されず特性が
維持される効果は極めて大きい。
第１図は本考案の第１の実施例に係わる磁気バ
ブルメモリ装置に使用した磁気バブルメモリ素子
搭載基板の平面図イとそのＢ−Ｂ矢視断面図ロ、
第２図は磁気バブルメモリ装置の主要構成例を示
す斜視図、第３図は磁気バブルメモリ素子を搭載
し前記装置に収納された従来基板の平面図イとそ
のＡ−Ａ矢視断面図ロ、である。 図中において、１は磁気バブルメモリ装置、２
は磁気バブルメモリ素子、３，２１は素子搭載基
板、１１，１３は接続電極、１７はボンデイング
ワイヤ、１８はLPE面、２２は第２の基板、２
３は第１の基板、２４はカバー板、を示す。
ブルメモリ装置に使用した磁気バブルメモリ素子
搭載基板の平面図イとそのＢ−Ｂ矢視断面図ロ、
第２図は磁気バブルメモリ装置の主要構成例を示
す斜視図、第３図は磁気バブルメモリ素子を搭載
し前記装置に収納された従来基板の平面図イとそ
のＡ−Ａ矢視断面図ロ、である。 図中において、１は磁気バブルメモリ装置、２
は磁気バブルメモリ素子、３，２１は素子搭載基
板、１１，１３は接続電極、１７はボンデイング
ワイヤ、１８はLPE面、２２は第２の基板、２
３は第１の基板、２４はカバー板、を示す。
Claims (1)
- LPE面の上に磁気バブル転送路や磁気バルブ
発生器等が形成された磁気バブルメモリ素子を搭
載する第１のセラミツク基板、前記基板の素子搭
載面に対向するカバー板、前記第１のセラミツク
基板の上面に搭載した前記素子が挿入可能な透孔
および該第１のセラミツク基板、カバー板の各周
縁部を接着する接着面を設け前記素子の外部接続
用導体パターンが形成された第２のセラミツク基
板を具え、前記第２のセラミツク基板のカバー板
接着面が前記カバー板を埋め込む深さに設けら
れ、前記第１のセラミツク基板の厚さをｔ、前記
素子の厚さをt1としたとき前記第２のセラミツク
基板に前記第１のセラミツク基板を接着させた厚
さTnがｔ＋t1のほぼ２倍であることを特徴とす
る磁気バブルメモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985015218U JPH0142880Y2 (ja) | 1985-02-05 | 1985-02-05 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1985015218U JPH0142880Y2 (ja) | 1985-02-05 | 1985-02-05 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61132598U JPS61132598U (ja) | 1986-08-19 |
| JPH0142880Y2 true JPH0142880Y2 (ja) | 1989-12-13 |
Family
ID=30500863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1985015218U Expired JPH0142880Y2 (ja) | 1985-02-05 | 1985-02-05 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0142880Y2 (ja) |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57183692A (en) * | 1981-05-06 | 1982-11-12 | Nec Corp | Magnetic bubble storage device |
| JPS5883379A (ja) * | 1981-11-09 | 1983-05-19 | Hitachi Ltd | バブルメモリデバイス |
| JPS5986095U (ja) * | 1982-11-30 | 1984-06-11 | 富士通株式会社 | 磁気バブルメモリデバイス |
| JPS6040100U (ja) * | 1983-08-22 | 1985-03-20 | 富士通株式会社 | 磁気バブルメモリデバイス |
-
1985
- 1985-02-05 JP JP1985015218U patent/JPH0142880Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61132598U (ja) | 1986-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0731362Y2 (ja) | 薄膜磁気ヘッドおよび浮動式磁気ヘッド | |
| JPH0142880Y2 (ja) | ||
| JPS6177114A (ja) | 磁気抵抗効果型磁気ヘツド | |
| JPH0572545A (ja) | 液晶パネルの実装構造 | |
| CN1213492C (zh) | 板式磁阻感测片元件的制造方法 | |
| JPS624955Y2 (ja) | ||
| JPS624957Y2 (ja) | ||
| JPH1022545A (ja) | 磁電変換装置 | |
| JPS61145790A (ja) | 磁気バブルメモリ装置 | |
| JPS624956Y2 (ja) | ||
| JPS62175921A (ja) | 磁気ヘツド | |
| JPS6325777Y2 (ja) | ||
| JPS61184711A (ja) | 薄膜磁気ヘツド | |
| JPH02222598A (ja) | 半導体装置モジュール | |
| JPS60131065A (ja) | コアレス無刷子モ−タ | |
| JPS61246991A (ja) | 磁気バブルメモリ装置 | |
| JPS6128318Y2 (ja) | ||
| JPH054209Y2 (ja) | ||
| JP2979425B2 (ja) | 静電チヤツク基板 | |
| JPH0626281B2 (ja) | 集中定数型アイソレータ | |
| JPH0713353Y2 (ja) | 圧電発音体 | |
| JPS61156901A (ja) | 高周波回路実装基板 | |
| JPH0251906A (ja) | チップ型圧電共振子及びその製造方法 | |
| JPS60197925A (ja) | 磁気ヘツド | |
| JPS59187776U (ja) | 薄層磁界センサ |