JPH0145035B2 - - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は、修正用タツチスイツチを有する時計
の改良に関し、特に誤つて前に修正の為された修
正用タツチスイツチに触れてしまつた時の誤動作
を防止しようとするものである。

（従来技術） 従来から、実開昭58−52824号、実開昭57−
162590号のように、時計の修正スイツチに表示カ
バーガラス上に透明電極を配設しただけで成るタ
ツチスイツチを用いることが提案されている。こ
れは通常の機械的スイツチに比べて部品が格段に
少ない利点があるためであり、低コスト化、薄形
化をめざす時計の必要条件を満たしているからで
ある。

しかし、このような修正用タツチスイツチは、
透明電極でできているため、視覚的にとらえにく
く、かつ厚みもなく感触もないため、使用者は誤
つて修正すべき桁用の修正スイツチの他にすでに
修正の終了した桁の修正用タツチスイツチまで触
れてしまつて、せつかく修正した時刻が狂つてし
まうことがたびたびあつた。

（発明の目的） 本発明は上記従来の課題に鑑み為されたもので
あり、その目的は、修正用タツチスイツチを有す
る時計の誤修正を防止することにある。

（発明の構成） 本発明は上記目的を達成するために、時計の修
正は通常下位桁から隣接する修正用タツチスイツ
チを順々に操作してくることに着目し、修正用タ
ツチスイツチが操作された時に、その中にその直
前に操作された修正用タツチスイツチがある場合
は、そのスイツチはすでに修正が終了して操作が
必要ないものとして操作を無効とすることを特徴
とする。

（実施例） 以下図面に基づき本発明の実施例を説明する。
第１図は、本発明の一実施例に係るタツチスイツ
チ付時計の表示構成図である。

図において、表示部２の中央には左からAM・
PM表示部４、時桁表示部６、10分桁表示部８、
分桁表示部１０および秒桁表示部１２が配置され
ており、各時桁表示部６、10分桁表示部８、分桁
表示部１０および秒桁表示部１２の下部にあたる
表示カバーガラス上には、それぞれ各表示部に、
対応して時桁修正用タツチスイツチ１４、10分桁
修正用タツチスイツチ１６、分桁修正用タツチス
イツチ１８および秒桁修正用タツチスイツチ２０
用の透明電極が配設されている。そして各修正用
タツチスイツチ１４〜２０の透明電極が配設され
ている領域内の表示部２上には、各修正用タツチ
スイツチの位置を示す位置表示素子２２〜２８が
設けられている。

また、表示部２の左端のカバーガラス上には前
記修正用タツチスイツチの操作の有効・無効を制
御する誤動作防止用タツチスイツチ３０の透明電
極が配設されており、またそれと同一の領域に前
記タツチスイツチ３０の位置を示す位置表示素子
３２が印刷されている。

第２図は、本発明の実施例に係るタツチスイツ
チ付時計の回路図である。

発振器３４は時刻計時用の基準信号を発生し、
分周器３６は、基準信号を分周して１Hz信号φ₁
および修正信号φ₂を出力する回路である。

秒カウンタ３８、分桁カウンタ４０、10分桁カ
ウンタ４２、時桁カウンタ４４およびAM・PM
カウンタ４６は、前記１Hz信号φ₁によりそれぞ
れ時刻の秒、１分桁、10分桁、時桁およびAM・
PMをカウントする。そして、秒カウンタ３８と
分桁カウンタ４０、分桁カウンタ４０と10分桁カ
ウンタ４２、10分桁カウンタ４２と時桁カウンタ
４４の間には、それぞれ同構成の修正回路４８，
５０，５２が挿入されている。各修正回路はそれ
ぞれアンドゲート５４，５６およびオアゲート５
８の切替ゲートから成り、アンドゲート５４には
下位桁カウンタからのキヤリー信号が入力し、ア
ンドゲート５６には修正信号φ₂が入力している。
そしてこのアンドゲート５４，５６の切替制御入
力には修正制御信号Ｂが入力している。

一方秒カウンタ３８、分桁カウンタ４０、10分
桁カウンタ４２、時桁カウンタ４４およびAM・
PMカウンタ４６の各カウント出力はデコーダ・
ドライバ６０を介して表示部２の各時刻表示部に
供給される。また位置表示素子２２〜２８にはド
ライバ６２を介して修正制御信号Ｂが入力してい
る。

そして表示部２をおおう表示カバーガラス６４
上に配設された各修正用タツチスイツチ１４〜２
０からの信号は、容量検出回路６６に入力する。
この容量検出回路６６は、透明電極をタツチ操作
することによる容量の変化を検出して「Ｈ」の信
号を出力する回路であり、該回路６６を介した誤
動作防止用タツチスイツチ３０の操作信号A₁は
トリガ回路６８を介してFF７０のクロツク入力
φに入力する。このFF７０のＱ出力は修正制御
信号Ｂであり、従つて使用者が該スイツチ３０を
タツチ操作する毎にFF７０のＱ出力、すなわち
修正制御信号Ｂは「Ｈ」又は「Ｌ」に反転する。

一方容量検出回路６６を介した各修正用タツチ
スイツチ１４〜２０の挿作信号A₂〜A₅はアンド
ゲート群７２に入力する。このゲート群７２の制
御入力には修正制御信号Ｂが入力しており、該信
号Ｂが「Ｈ」の時のみ操作信号A₂〜A₅は有効と
なる。

アンドゲート群７２を介した操作信号A₂〜A₅
はゲート回路７４内のアンドゲート７６〜８２に
入力する。ゲート回路７４は後述する記憶回路か
らの信号により、以前操作されたタツチスイツチ
が再び操作された時に無効とする回路である。ア
ンドゲート７６〜８２にはそれぞれ記憶回路から
の出力G₁〜G₄が入力している。そしてアンドゲ
ート７６〜８２からの修正桁選択信号D₁〜D₄の
うち、信号D₁のみはトリガ回路９２を介して秒
カウンタ３８のリセツト入力Ｒに供給され、信号
D₂〜D₄は修正回路４８，５０，５２のそれぞれ
に入力する。

記憶回路１０２は、誤動作防止用タツチスイツ
チ３０が操作されて修正可能となり、その後再び
スイツチ３０が操作されて修正不可となるまでの
間、常に直前にタツチ操作された修正用タツチス
イツチがどれかを記憶する回路であり、第３図に
その詳な回路を示す。該回路はFF１０４〜１１
０とオアゲート１１２〜１１６から成る修正記憶
回路１１７及び、インバータ１１８〜１２４とト
リガ回路１２６〜１３２とから成る修正終了検出
回路１３３とから成る。このFF１０４，１０６，
１０８，１１０の各クロツク入力φにはそれぞれ
インバータ１１８〜１２４、トリガ回路１２６〜
１３２を介した修正桁選択信号D₁，D₂，D₃，D₄
が入力している。そしてFF１０４のリセツト入
力ＲにはFF７０の出力および修正桁選択信号
D₂の入力したオアゲート１１２が入力し、FF１
０６のリセツト入力ＲにはFF７０の出力およ
び修正桁選択信号D₃の入力したオアゲート１１
４が入力している。さらにFF１１８のリセツト
入力ＲにはFF７０の出力および修正桁選択信
号D₄の入力したオアゲート１１６が入力し、FF
１１０のリセツト入力ＲにはFF７０の出力が
入力している。そして、各FF１０４〜１１０の
各出力である記憶信号G₁〜G₄は、アンドゲー
ト７６〜８２に入力する。

以下この回路の動作にについて、第４図〜第６
図のタイムチヤートおよび第７図〜第１２図の動
作説明図を用いて説明する。

時刻修正が行なわれていない時は、第７図に示
すように、修正用タツチスイツチ１４〜２０内に
ある位置表示素子２２〜２８は消灯し、この時の
修正制御信号Ｂは「Ｌ」であるためアンドゲート
群７２は閉状態にあり、使用者が、修正用タツチ
スイツチ１４〜２０に触れても修正は為されな
い。

ところが、時刻t₁において第８図示すように使
用者が誤動作防止用タツチスイツチ３０をタツチ
操作すると、操作信号A₁は「Ｈ」となり、これ
によつてFF７０のＱ出力である修正制御信号Ｂ
も「Ｈ」となる。この結果位置表示素子２２〜２
８は点灯し、修正回路４８，５０，５２内の下位
桁からの桁上げ信号の入力するアンドゲート５４
を閉状態とする。そしてさらにアンドゲート群７
２を開状態として、修正用タツチスイツチ１４〜
２０を有効とする。また出力が「Ｌ」となるこ
とにより記憶回路１０２内のFF１０４〜１１０
のリセツトを解除する。

このあと時刻t₂において、第９図に示すとお
り、使用者がまず秒修正用タツチスイツチ２０を
タツチ操作すると、操作信号A₅は「Ｈ」となる。
該信号A₅は、ゲート回路７４内のアンドゲート
７６に入力するが、この時は記憶信号G₁〜G₄共
に全て「Ｈ」であるため、アンドゲート群７６〜
８２はすべて開状態にある。このため、修正桁選
択信号D₁は「Ｈ」となり、これに伴つてトリガ
回路９２からは正のシングルパルスが発生して、
秒カウンタ３８を一時リセツトする。この結果秒
表示部１２の表示は「00」となる。また修正桁選
択信号D₁が「Ｈ」となると同時に、FF１０の
出力である記憶信号G₁は「Ｌ」となる。

この秒リセツト後の時刻t₃において、今度は第
１０図に示すように分桁修正用タツチスイツチ１
８をタツチ操作すると操作信号A₄が「Ｈ」とな
り、アンドゲート７８に入力する。これによつて
修正桁選択信号D₂は「Ｈ」となり、修正回路４
８内のアンドゲート５６を開いて修正信号φ₂を
分析カウンタ４０に供給し、分桁を早送り修正す
る。この修正終了と同時に修正桁選択信号D₂は
FF１０６の出力である記憶信号G₂を「Ｌ」と
し、FF１０４の出力を「Ｈ」にする。

このあと、同様に10分桁修正用タツチスイツ
チ、時桁修正用タツチスイツチ１４をタツチ操作
すれば、10分桁、時桁の修正が為され、10分桁の
修正が為されるとFF１０６に代つてFF１０８の
Ｑ出力が「Ｌ」となり、時桁の修正が為されると
FF１０８に代わつてFF１１０のＱ出力が「Ｌ」
となる。

このように記憶回路１０２は、常にその直前に
操作された修正用タツチスイツチがどれかを記憶
し、そのスイツチに対応した記憶信号が「Ｌ」と
なるように作用する。

ところが、分桁終了後の時刻t₄において、第１
１図に示すように、使用者が10分桁修正用タツチ
スイツチ１６をタツチ操作しようとして誤つて前
に操作した分桁修正用タツチスイツチ１に触れる
と、、再びアンドゲート７８に「Ｈ」の信号が入
力する。ところがこの時は、記憶回路１０２の記
憶信号G₂が「Ｌ」となつたているため、修正桁
選択信号D₂は「Ｌ」となり、分桁の修正は為さ
れない。また１２図に示すように、10分桁修正用
タツチスイツチ１６をタツチ操作しようとして誤
つて前に操作した分桁修正用タツチスイツチ１８
まで触れた場合でも、アンドゲート７８，８０の
うち、アンドゲート８０のみが開いて修正桁選択
信号D₃が「Ｈ」となり、10分桁の修正は為され
るが、分桁の修正は為されない。

そして10分桁修正が終了して修正桁選択信号
D₃が「Ｌ」に立ち下るとFF１０６の出力に代
わつてFF１０８の出力である記憶信号G₃が
「Ｌ」となる。

このあと時桁修正用タツチスイツチ１４をタツ
チ操作すれば、時桁が修正され、ここでももし10
分桁修正用タツチスイツチ１６を誤つて触れた
時、あるいはタツチスイツチ１４，１６を同時に
触れてしまつた場合でも10分桁には影響ない。こ
の時も修正終了後記憶信号G₃に代わつて信号G₄
が「Ｌ」となる。また秒リセツト後、分桁修正を
行おうとして誤つて秒修正用タツチスイツチ２０
を触れた時、あるいは分修正用タツチスイツチ１
８とともに秒修正用タツチスイツチ２０まで触れ
てしまつた場合でも分桁のみの修正が為され、こ
の時も修正終了後信号G₁に代わつて信号G₂が
「Ｌ」となる。

このように本実施例によれば、１つの修正用タ
ツチスイツチを操作終了後、その隣にある修正用
タツチスイツチをタツチ操作しようとして誤つて
また同じタツチスイツチに触れてしまつた場合に
はその修正は為されないため、せつかく修正した
時刻を狂わせることがなくなる。また前に操作さ
れたタツチスイツチと操作しようとするタツチス
イツチとを２つ同時に操作した場合も同様に、前
に修正の終了した時刻を狂わせることなく、かつ
所望の時刻桁の修正のみが行なわれる。

（効果） 以上述べたように本発明によれば、ある時刻桁
を修正しようとして、誤つてその直前に修正の終
了した修正用タツチスイツチに触れた場合にその
操作は無効とすることにより、前に修正して正し
い時刻になつたものを、使用者の誤動作によつて
狂わすことがなくなる、という効果がある。

【図面の簡単な説明】

第１図は、本発明の実施例に係るタツチスイツ
チ付時計の表示構成図。第２図は、本発明の実施
例に係るタツチスイツチ付時計の回路図。第３図
は、第２図の記憶回路の詳細な回路図。第４図〜
第６図は、第２図の回路の動作を示すタイムチヤ
ート図。第７図〜第１２図は、本発明の実施例に
係るタツチスイツチ付時計の動作を示す動作説明
図。 ２……表示部、１４，１６，１８，２０……修
正用タツチスイツチ、４８，５０，５２……修正
回路、７４……ゲート回路、１０２……記憶回
路。

Claims (1)

【特許請求の範囲】
1. １ 発振器と、前記発振器の出力を分周する分周
   器と、前記分周器の出力により時、分および秒の
   時刻を計時する複数個の時計カウンタと、前記カ
   ウンタの出力信号を表示信号に変換するデコー
   ダ・ドライバと、前記デコーダ・ドライバの出力
   により時刻を対応する時刻表示桁に表示する時刻
   表示部と、時刻表示部をおおう表示カバーガラス
   上に各時刻表示桁に対応して配設された透明電極
   より成る修正用タツチスイツチと、前記各修正用
   タツチスイツチをタツチ操作することにより対応
   する時刻表示桁を計時する時刻カウンタに修正信
   号を供給することにより修正を行う修正回路と、
   を有するタツチスイツチ付時計において、各修正
   用タツチスイツチからのタツチ操作信号の消失を
   検出する修正終了検出回路と、この修正終了検出
   回路からの検出信号を保持するとともに他の修正
   用タツチスイツチのタツチ操作信号の消失によつ
   て保持されていた検出信号を消去する修正記憶回
   路と、前記各修正用タツチスイツチからのタツチ
   操作信号が入力し、前記修正記憶回路に保持され
   ている検出信号に対応するタツチ操作信号のみ無
   効とするゲート回路と、を有することを特徴とす
   る修正用タツチスイツチの誤動作防止装置。