JPH0145265B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は、走査器、特に複数の光感知アレイ
（以下、単にアレイと呼ぶ）によつて原稿の電子
的イメージを生ずる型の走査器に関するのであ
る。

従来、原稿の電子的イメージを生ずるための走
査器は広く知られている。走査器は２つのグルー
プに分けられる。いわゆる低解像度の走査器と高
解像度の走査器である。

低解像度の走査器の場合、原稿の１ラインは線
形のアレイに投射される。アレイは原稿の１ライ
ンを表わすビデオ信号が生ずる。ビデオ信号が生
ずるアレイの長さと原稿の１ラインの長さとは１
対１の関係がある。従つて、原稿の１ラインに関
するビデオ信号を生ずるために１つのアレイだけ
が使用される。

高解像度の走査器の場合、原稿の１ラインに関
するビデオ信号の発生のために、それぞれ直線的
に配置された複数の光感知素子（以下、感知素子
と略称する）から成る２個以上のアレイが使用さ
れる。高解像度を得るために、原稿の１ラインは
複数の微小な画素に分割される。画素の典型的な
寸法は、数ミクロンの範囲である。各画素は感知
アレイの各感知素子に投射される。従つて、原稿
の１ラインを表わすビデオ信号を生ずるために
は、かなり多くの感知素子、即ちダイオードが必
要である。

高解像度の走査器の必要な多数の感知素子を原
画のラインの長さに対応する１つのアレイとして
実装することが望まれる。しかしながら、走査器
のサイズ、アレイの機換的な形態、及び固体もし
くは半導体技術による制限のために、基体上に直
列的に配置される感知素子の数は、原稿に対応す
る高解像度のコピイを生成するのに必要な感知素
子の数よりも小ない。即ち、アレイの長さは原稿
のラインの長さよりも短い。

前述の制限に関する対策として、原稿の１本の
ラインを複数のアレイ上に投射することが考えら
れる。原稿において左右に延びるラインに対し
て、複数のアレイが重複オフセツト様式で配置さ
れる。即ち、原稿の左マージンから右マージンま
で延びるラインを表わすビデオ信号を生ずるため
に、まず第１のアレイがラインの１部分をカバー
するように配置される。第２のアレイは、その先
頭にある幾つかの感知素子が第１のアレイの後尾
の幾つかの感知素子と重複するように配置され
る。同様に第３乃至第Ｎのアレイも順次重複して
配置される。但し、複数のアレイは同一平面に配
置されずに、走向方向において互いにオフセツト
状態になるように配置されるのが普通である。
又、複数のアレイは原稿のラインと平行な方向に
おいて重複している。この様に複数のアレイを用
いるマルチ・アレイ型走査器についての詳細は、
例えば米国特許第4005285号、第4092632号等に示
されている。

従来のマルチ・アレイ型走査器に関する問題点
の１つとして接合もしくは切り替えの問題があ
る。接合の問題は、相次ぐアレイ間の接合点もし
くは切り替え点において起こる。接合の問題は通
常２つの態様で起きる。１つの態様は接合点付近
のビデオ情報が冗長になることである（重複状
態）。情報の冗長性は、或る有限の時間において、
原稿のラインに関する共通情報が重複したアレイ
に投射されることに起因している。もう１つの態
様は分離によ整列エラーが生ずることである。こ
れは相次ぐアレイから生ずるビデオ出力がギヤツ
プによつて隔てられていることを特徴とする。

原稿のラインを走査するために用いられる複数
のアレイから生ずるデータ間の接合をうまく行な
うために、複数のアレイのうちの１つにバーニア
構成を設けることが考えられている。バーニアは
アレイの重複部分に配置される。具体的に言え
ば、バーニアとして用いるアレイのセクシヨンに
おける複数の感知素子の中心間距離を、他のセク
シヨンにおける複数の感知素子の中心間距離より
も短くすることによつてバーニアが得られる。バ
ーニア・セクシヨンにおける複数の素子の中心間
距離が短くなつていることにより、複数のアレイ
が整列関係にある点が少なくとも１つ得られる。
その点は接合点もしくは切り替え点と呼ばれる。
接合点は、アレイの顕微鏡的検査及び接合を行な
うように１つのアレイを動かすことによつて定め
られる。接合点を修正するための従来の技法の例
は前記米国特許第4092632号に示されている。

マルチ・アレイ型走査器に関する接合点を修正
するための従来の技法は一応満足のいく結果を生
ずるけれど、まで幾つかの欠点がある。例えば、
従来の技法は接合の適正化のためにアレイの物理
的な位置関係を調節することを必要としている。
この様な調節を行なうためには、熟練者が必要で
あるので、接合の適正化が必要となる頻度によつ
て走査器のスループツトが影響を受ける。

更に、接合の最適化に関して、アレイのバーニ
ア・セクシヨンにおいて素子の中心間距離を短く
するために、少なくとも１つのアレイは特別にあ
つらえる必要がある。当業者には良く知られてい
る様に、特別あつらえの電子部品は、出来合のも
のよりも相当高価になる。従つて装置全体のコス
トも増加することになる。

本発明の目的は、マルチ・アレイ型走査器に関
して一層効率良く接合を行なう制御システムを提
供することである。

本発明の他の目的は複数の電子的イメージを自
動的且つダイナミツクにつないで対象の正確な連
続的イメージを生成するようにマルチ・アレイ型
走査器のアレイ接合点を電気的に調整することで
ある。

本発明の更に他の目的はマルチ・アレイ型走査
器によつて得られるイメージのセクシヨンを電子
的につないで正確な連続的イメージを生成するよ
うにアレイ接合点を電気的に調整することであ
る。

本発明に従つて走査データの接合を自動的且つ
ダイナミツクに行なう電子的手段は従来の装置の
欠点を排除することができる。

具体的に言えば、テスト・パターンとしての垂
直線分（走査方向に対して垂直な線分）が走査器
の対象面に位置づけられる。垂直線分はアレイの
整列軸に位置づけられる。垂直線分のイメージは
アレイに投影される。垂直線分の幅に対応するア
レイ内の感知素子は比較的低いビデオ出力信号を
生ずる。垂直線分によつてカバーされないアレイ
内の感知素子は比較的高いビデオ出力信号を生ず
る。垂直線分は、アレイの重複ゾーン（即ち、第
１のアレイの使用セクシヨンと第２のアレイとが
重なつている領域）の外側に投影されるための第
１のテスト・ポイントと、１部分が重複ゾーンに
投影されるための第２のテスト・ポイントとに位
置づけられる。更に厳密に言えば、第１のテス
ト・ポイントは、第２のアレイの使用セクシヨン
だけに垂直線分の投影が影響を及ぼす位置であ
り、第２ののテスト・ポイントは、第１のアレイ
の使用セクシヨン及び第２のアレイの使用セクシ
ヨンの両方に垂直線分の投影が影響を及ぼす位置
である。なお、垂直線分の位置づけは、例えば、
垂直線分が描かれている用紙を対象面（原稿支持
面）上の所定の位置に置くことによつて行われ
る。２つのテスト・ポイントにおいて比較的低い
ビデオ出力信号を生ずる感知素子の数を数えるこ
とによつて、少なくとも２つの異なつた数値が得
られる。これらの数値の減算により得られる誤差
カウントは一方のアレイにおいて使用される最初
の感知素子を決定するために使用される。

これから図面を参照しながら本発明を一層具体
的に説明する。第１図は例示的なラスタ入力走査
器を示している。但し、説明に必要な構成要素だ
けを示してある。支持フレームや駆動手段等の通
常の構成容素は等業者にとつて周知の事項である
から、省略してある。走査器１０は原稿支持面１
２を有する。原稿支持面１２は透明であり、走査
器に関する対象面を形成している。原稿は複製さ
れるべき情報を含む面を下にして原稿支持面１２
上に置かれ、可動アセンプリ１４が原稿を走査す
る。可動アセンプリ１４は支持プレート１６に取
り付けられている。支持プレート１６はロツド１
８及び２０にジヤーナルによつて取り付けられて
おり、矢印２２で示されている方向において滑動
できるようになつている。可動アセンプリ１４を
動かす駆動力は、図示されていないモータ及びプ
ーリーを含む機構によつて与えられる。

可動アセンプリ１４は光学的アセンプリ及び線
形のアレイ２４，２６，２８，３０を有する。こ
れから詳しく述べる様に、原稿の任意のライン、
例えばライン３２に関する全体のビデオ・イメー
ジが複数のアレイに投影される。第１図には４つ
のアレイを含むアセンプリが示されているが、原
稿の任意のラインを２つのアレイだけでカバーで
きる。従つて、説明をわかりやすくするために、
原稿の任意のライン全体をカバーする２つのアレ
イだけをとりあげて後で詳しく説明する。

第１図において、光学的アセンプリは光源３４
を含む。光源３４は、原稿支持面１２に載せられ
た原稿を照らす役目を有する。光源３４から発す
る光は反射器３６によつて反射されて原稿へ向け
られる。発射器３６には細長いスロツト３８が設
けられている。透明な源稿台１２を介して原稿に
よつて反射された光はスロツト３６を通つて鏡４
０に入射する。鏡４０は光を焦点レンズ４２へ導
く。焦点レンズ４２は光を光学的分割器４４へ送
る。光学的分割器４４は、アレイの任意の対、例
えばアレイ２４と３０、又はアレイ２６と２８に
関して、対象イメージの少部分を各アレイの対応
する感知素子に投影する様に光を分割する。図面
では明らかでないが、ライン３２の様な連続的対
象の隣接セクシヨンに対応する感知素子は重複様
式で異なつた平面に配置されている。なお、特定
の構成の走査器について本発明の説明を行なつて
いるが、本発明は任意のマルチ・アレイ型ラスタ
走査器において実施可能である。ラスタ走査器の
１例は米国特許第4092632号に示されている。

前にちよつと触れた様に、説明を簡単にするた
めに、文書のライン３２を初めとする任意の連続
的対象の全体が２つの重複したアレイ、即ちアレ
イ２４及び３０に投影されるものと仮定して説明
を行なうことにする。もちろん、１本のラインを
カバーするために任意の数のアレイを用いること
が可能である。

第２Ａ図及び第２Ｂ図を参照する。これらは原
稿の１本のラインの連続的イメージを生ずるため
に必要な２つのアレイの相対関係を示すものであ
る。各アレイは容易に入手可能な線形の感知アレ
イであり、複数の光感知素子から成る。例えば、
1728個、1120個等の種々の長さのアレイがある
が、標準サイズの原稿におけるラインの全長（ス
パン）をカバーするのに十分な長さを有する高解
像度のアレイは知られていない。従つて、原稿の
ラインをカバーするために少なくとも２つのアレ
イが必要である。

第２Ａ図において、アレイ２４は1120個の感知
素子から成る線形アレイである。アレイ２４は整
列軸Ｐに関して対称的に位置づけられる。１例と
して、原稿の１本のラインの１つのセクシヨンを
走査するにアレイ２４の1120個の感知素子のうち
の1024個の感知素子だけが使用されるものとす
る。原則として、真ん中の1024個の感知素子が使
用され、その両側に48個ずつある合計96個の感知
素子は使用されない。具体的に言えばアレイ２４
の第１乃至第48の感知素子及び第1073乃至第1120
の感知素子は使用されず、第49乃至第1072の感知
素子だけが使用される。即ちアレイ２４は３つの
セクシヨンから成り、中央のセクシヨンだけが原
稿の走査は使用される。左側のセクシヨンは前位
バツフアと呼ばれ、右側のセクシヨンは後位バツ
フアと呼ばれる。なお、この様な各セクシヨンの
感知素子の数は単なる例であり、場合に応じて変
わり得ることはもちろんである。

アレイ３０もアレイ２４と同じ構成であり、整
列軸Ｑに関して対称的に配置されている。図示さ
れているように、アレイ３０は、その前位バツフ
ア（第１乃至第48の感知素子）がアレイ２４の中
央セクシヨン内の右側の部分と重複するように配
置される。従つて、原稿のラインが第２Ａ図のア
レイに投影されるとき、そのラインの１部分は両
方のアレイに投影される。２つのアレイの重複部
分はそれらに投影されるラインの部分に関して冗
長なデータを生ずることになる。従つて、アレイ
２４からアレイ３０への切り替えを良好に行なう
ために、アレイ３０において使用される最初の感
知素子を選択しなければならない。この例では、
アレイ２４の第1072の感知素子のの右側の境界面
が、アレイ２４からアレイ３０への切り替え、即
ち両アレイ間の接合のための基準面になつてお
り、便宜上これを光学接合面と称することにす
る。従つて、アレイ２４の第1072の感知素子に続
いて用いるべきアレイ３０における最初の（使用
セクシヨンの１番左の）感知素子を定めることが
必要である。第２Ａ図に示した例は、アレイ２４
における中央セクシヨンの１番右にある第1072感
知素子が光学的接合面に沿つてアレイ３０におけ
る中央セクシヨンの１番左にある第49感知素子と
適正に接合している理想的なアレイ配置状態であ
る。この場合、１本のラインに関するビデオ・イ
メージはアレイ２４の第49乃至第1072感知素子及
びアレイ３０の第49乃至第1072感知素子が得られ
る。

第２Ａ図は理想的な状態においては、２つのア
レイは光学的に接合している。これは、アレイ２
４と３０との間に切り替えゾーンに分離や重複が
全くないことを意味している。この場合、切り替
えゾーンに関してアレイの配置を調節する必要は
ない、しかしながら、実際には、この様な理想的
な状態はなかなか得られないので、どうしても切
り替えゾーンに関する調節が必要となる。第２Ｂ
図はアレイ２４′と３０′とが光学的に接合してい
ない状態を示している。アレイ２４′及び３０′の
構成は前述のアレイ２４及び３０と同じであるか
ら、説明は省す。第２Ａ図の場合は、アレイ２４
の第1072感知素子に続いて使用されるアレイ３０
の感知素子は第49感知素子であつたが、第２Ｂ図
の状態におけるアレイ３０′についてはこの事は
当てはまらない。第２Ｂ図の状態において、アレ
イ３０′の第49感知素子はアレイ２４′の後位セク
シヨンではなく中央の使用セクシヨンに対応して
いる。従つて、原稿の１本のラインに関する適正
なイメージを得るためにアレイ３０′内の何番目
の感知素子から右の感知素子を用いるべきかを示
す接合点（換言すれば、光学的接合面）を見つけ
ることが必要である。本発明は、この問題を対象
にしているのである。

ここで、本発明の実施例を示す第３図を参照す
る。原稿支持面、即ち対象面１２にテスト・パタ
ーン４８が設けられる。例えば、テスト・パター
ン４８は白い用紙５０に描かれた垂直線分であ
る。第２Ａ図及び第２Ｂ図に示されている様な重
複様式で配置された２つのアレイに対して、垂直
線分が投影されるとき、垂直線分は、その幅に相
当する投影を２つのアレイに対して与える。投影
は光学的接合面を決定するために利用される。光
学的接合面は、原稿の１本のラインに関する適正
なイメージを生ずるために用いるべき一方のアレ
イの感知素子から他方のアレイの感知素子への切
り替えを行う接合点を示す。

第３図において、対象面１２において反射した
光は光学碇的通路５２を介してマルチ・アレイ型
走査器５４のアレイに到達する。光学的通路５２
は第１図を参照して説明した様な通常の光学的構
成要素を含む。走査器５４は部分的に重複して配
置される少なくとも２つのアレイを含む。走査器
５４のビデオ出力はマルチプレクサー・バス５６
を介してマルチＡ−Ｄ変換器５８へ送られる。マ
ルチＡ−Ｄ変換器５８は、走査器５４におけるア
レイを構成している複数の感知素子から生ずるア
ナログ出力をそれぞれデイジタル値に変換するた
めの複数のＡ−Ｄ変換素子から成る。デイジタル
値は多重化されてマルチプレクサー・バス６０を
介して処理回路６２へ送られる。各Ａ−Ｄ変換素
子から生ずるデイジタル値はアナログ出力レベル
を表わす１群のビツトから成る。

処理回路６２はマルチプレクサー・バス６０か
ら受取る複数のビツトを16ビツトずつのグループ
に分ける。又、処理回路６２は、各サイクルが16
ビツトに対応するクロツクを有する。各サイクル
は16ビツトのそれぞれに１対１で対応する16個の
クロツク・パルスを含む。なお、マルチＡ−Ｄ変
換器５８から生ずるデータを適当なクロツクと対
応づける態様は、これに限らず色々考えられる筈
である。

処理回路６２はデータをデータＡ及びデータＢ
としてデータ・バス６４及び６６を介して制御回
路７４へ送る。データＡは前述のアレイ２４（又
は２４′）の出力に対応しており、データＢはア
レイ３０（又は３０′）の出力に対応している。
データに関連したクロツク・パルスは制御バス６
８に生ずる。バス６４のデータＡは制御回路７４
及びバス７０を介してランダム・アクセス・メモ
リ８１に記憶される。同様に、バス６６のデータ
Ｂは制御回路７４及びバス７２を介して別のラン
ダム・アクセス・メモリ８３に記憶される。これ
らのメモリは通常のものでよく、原稿の走査によ
り得られるデータを記憶するのに十分な容量を有
するものでありさえすればよい。制御回路７４
は、データＡの記憶のためのアドレスをアドレ
ス・バス７６に生じ、データＢの記憶のためのア
ドレスをアドレス・バス７８に生ずる。制御回路
７４は、データＡ及びＢに関するアドレスを操作
することによつて、対象面において走査されたラ
インを表わす電子的イメージの接合を行なう。フ
イードバツク・ループ８０は制御回路７４に対し
て誤差情報をフイードバツクする。制御回路７４
は、走査されたラインに関する光学的な適正に接
合された電子的イメージを得るようにアドレスを
修正するための修正係数を、この誤差情報に基づ
いて生ずる。

データＡ及びＢの記憶のために２つのメモリを
使わず、十分な容量の１つのメモリを使い、その
メモリ内の１つの記憶領域にデータＡを記憶し、
別の記憶領域にデータＢを記憶するようにしても
よいことはもちろんである。その場合、アドレ
ス・バスも１つでよい。

次に第５図を参照する。これはメモリ８１及び
８３と共に制御回路７４の具体的な構成を示して
いる。前述の様に、制御回路７４は、バス６４
（この図では６４ａ及び６４ｂとして示してある）
のデータＡを記憶すべきメモリ８１内の記憶位置
を指定するアドレスをバス７６に生ずると共にデ
ータＡをバス７０へ転送する。又、制御回路７４
は、バス６６からのデータＢを記憶すべきメモリ
８３内の記憶位置に指定するアドレスをバス７８
に生ずると共にデータＢをバス７２へ転送する。

制御回路７４はメモリ８１及び８３に関連した
２つの対称的な部分７４ａ及び７４ｂに分けられ
る。部分７４ａ及び７４ｂは、フイードバツク・
ループ８０に関連した誤差カウント発生回路８４
を除いて同じ構成であるから、部分７４ｂについ
てだけ説明する。

最初、誤差カウント発生回路８４から線８６に
生ずる誤差カウントは加算器８８に何の影響も及
ぼさないと仮定して話を進めることにする。前述
の様にデータＡはアレイ２４又は２４′（第２Ａ
図及び第２Ｂ図）から得られたものであり、デー
タＢはアレイ３０又は３０′から得られたもので
ある。２つのアレイの相対位置関係が理想的なも
のでないときには、制御回路は２つのアレイから
のデータについて適正な電気的接合を達成するよ
うに動作する。クロツク計数器９０は線６８のク
ロツク・パルスに応じて計数動作を行ない、出力
を線９７を介して比較器９２へ送る。比較器９２
のもう１つの入力は加算器８８から線８７に生ず
る信号である。最初、線８６の誤差カウントは加
算回路８８の動作に何の影響も及ぼさないと仮定
しているので、この場合、線８７の信号は前縁制
御回路９１から線９４に出される信号そのもので
ある。従つて、線８７の信号は線９４′の信号と
同じである。前縁制御回路９１の働きはアレイの
前位バツフアをマスクすること、即ち前位バツフ
アの感知素子から生ずる信号の使用を禁止するこ
とである。例えば、前縁制御回路９１′はアレイ
２４′における前位バツフアの48個の感知素子か
ら生ずる信号をマスクし、前縁制回路９１はアレ
イ３０′における前位バツフアの48個の感知素子
から生ずる信号をマスクする。１つの実施例にお
いて、前縁制御回路９１は１群のスイツチであ
り、それらの状態によつて、スキツプすべきビツ
ト数を示すようになつている。なお、前縁制御回
路９１及び９１′のマスク作用のための設定値は
４８に限られるわけではない。又、前縁制御回路
９１及び９１′の設定値は同じでなくてもよい。
設定値はアレイの前位バツフアとして設定される
感知素子の数に依存している。前縁制御回路９１
の出力は加算器８８を介して比較器９２に与えら
れ、クロツク計数器９０の出力も比較器９２に与
えられる。比較器９２は、クロツク計数器９０の
出力（カウント）が前縁制御回路９１の出力（設
定値）より大きいとき、線９６にパルスを生ずる
ようになつている。クロツク計数器９８は、この
パルスに応じて計数動作を開始し、メモリ８３に
関するアドレスを生ずる。比較器９２がパルスを
生ずるまでは、クロツク計数器９８は動作しな
い。クロツク計数器９８は、この間、ゼロ又は他
の所定値を維持する。従つて、不必要なデータ
は、そのゼロ又は他の所定値に対応する記憶位置
に重なるようにロードされる。一旦、比較器９２
の出力パルスによつて付勢されると、計数器９８
はクロツク・パルスに応じて順次カウントを増
し、ひいてはアドレスを順次増す。線６６のデー
タは、このアドレスに従つてメモリ８３に記憶さ
れる。但し、線６６のデータは、アンド・ゲート
１０８が付勢されている間だけメモリ８３へ送ら
れる。比較器１００は、アレイ長制御回路９３の
出力及びクロツク計数器９８の出力を受取る。ア
レイ長制御回路９３はアレイ３０又は３０′にお
いて実際に使用される中央セクシヨンの感知素子
の数を示す。即ち、アレイ長制御回路９３の設定
値は、走査器の対象面におけるラインの１部分を
走査するために用いられるアレイ３０は３０′の
実効長を示す。例えば第２Ｂ図の構成に関して、
アレイ長制御回路示９３の設定値は1024である。
１つの例として、アレイ長制御回路９３は１群の
スイツチから成る。クロツク計数器９８のカウン
トがアレイ長制御回路９３から線１０４に現われ
る出力以上になると、比較器１００は線１０６に
出力を生じなくなる。これは、アレイ３０又は３
０′の実際に使用される中央セクシヨンの終りに
達したこと、従つて、それにより後位のセクシヨ
ンの感知素子からのデータを除外すべきことを示
す。

メモリ８１へのデータＡの記憶も同様に行なわ
れる。ところで、メモリ８１に記憶されるデータ
Ａとメモリ８３に記憶されるデータＢとは適正な
光学的接合関係にないのが普通である。従つて、
適正な光学的接合関係を得るための補正操作が必
要であり、そのためにフイードバツク・ループ８
０及び誤差カウント発生回路８４が設けられてい
る。具体的に言えば、誤差カウント発生回路８４
は、元のラインの連続的イメージを得るようにメ
モリ８３内のデータにアクセスすることを可能な
らしめる新しいアドレスの生成に利用される誤差
カウントを線８６に生ずる。誤差カウントは加算
器８８において前縁制御回路９１の出力を修正す
るように用いられる。

これについて更に詳しく述べる前に、第４Ａ図
を参照する。第４Ａ図は第３図における垂直線分
４８が対象面上の異なつたテスト・ポイントに位
置づけられるときのアレイ２４′及び３０′に対す
る垂直線分４８の投影Ｆ及びF′を示している。

第４Ａ図は走査器の対象面に位置づけられる垂
直線分４８がアレイ２４′及び３０′に投影される
様子を誇張して示している。又、これらのアレイ
を形成している感知素子も誇張されている。実際
の感知素子のサイズは数μｍである。従つて、垂
直線分４８の幅、ひいてはその投影Ｆ及びF′も実
際には非常に狭いのである。アレイ２４′及び３
０′は前述の様な部分的に重複して配置されてい
る。アレイ２４′と３０′との間の機械的な不整合
により、重複ゾーンにおいてアレイ３０′の感知
素子はアレイ２４′の感知素子と少しずれている。
説明の便宜上、アレイ２４′が基準アレイであり、
それの使用のセクシヨン末尾の第1072の感知素子
が接合のための固定基準であると仮定する。アレ
イ２４′は、走査されるラインの左マージンから
始まつて右マージンへ向かう左セクシヨンをカバ
ーしている。アレイ３０′はラインの途中から右
マージンまでの右セクシヨンをカバーしている。
問題は、ラインの連続的イメージを得るためにア
レイ２４′の使用セクシヨンの最後の感知素子及
びアレイ３０′の使用セクシヨンの最初の感知素
子を定める光学的接合面をいかに見つけるかとい
うことである。まず最初、垂直線分４８は重複ゾ
ーン１１０（第４Ａ図）の外側に投影さるための
第１のテスト・ポイントに位置づけられる。アレ
イ３０′だけに垂直線分４８の投影Ｆが生ずる。
投影Ｆは、それによつてカバーする感知素子の出
力に影響を及ぼす。感知素子の出力は、入射する
光の量に比例しているので、対象面で反射した光
を受取る感知素子は、比較的高レベルの出力を生
ずる。投影Ｆによつてカバーされる感知素子の出
力のレベルは、投影Ｆによつてカバーされない感
知素子の出力のレベルよりも低い。実際のとこ
ろ、投影Ｆによつてカバーされる感知素子の出力
のレベルはゼロである。

最初、垂直線分４８が第１のテスト・ポイント
に位置づけられて、その投影Ｆが第４Ａ図の右側
に示されている様にアレイ３０′の使用セクシヨ
ンだけに投影を及ぼす状態について考える（アレ
イ２４′の第1072の感知素子より右側の部分は非
使用セクシヨンであり投影Ｆの影響は無視され
る）。アレイ３０′の感知素子を左から右へ確察す
ると、投影Ｆの左端１１４に到達する。投影Ｆに
よつてカバーされる感知素子が受け取る光の量は
他の感知素子が受け取る光の量よりも少ない。換
言すれば、投影Ｆによつてカバーされない感知素
子は比較的高レベルの出力（例えば５ボルト）を
生ずる。投影Ｆの左端に達すると感知素子の出力
レベルは低下して、例えばV₁になる。投影Ｆに
よつて完全にカバーされる感知素子の出力は０ボ
ルトである。０ボルトもしくは低下レベルの出力
を生ずる感知素子は投影Ｆの右端１１８まで存在
する。この様に０乃至V₁ボルトの出力を生ずる
感知素子を数えることによつて、投影Ｆによつて
カバーされる感知素子の数を示すカウントが得ら
れる。そのカウントは垂直線分４８の幅に対応し
ている。第４Ａ図の例において、投影Ｆによつて
カバーされる感知素子の数は10である。

第２のテスト・ポイントは、垂直線分４８に対
応する投影F′がアレイ３０′とアレイ２４′との重
複ゾーン（即ち、アレイ２４′の使用セクシヨン
がアレイ３０′と重複している領域）に掛る様に
定められている。前と同様にして、投影F′によつ
てカバーされるアレイ３０′及びアレイ２４′の数
が求められる。第２のテスト・ポイントにおいて
投影F′によつてカバーされる感知素子の数は、第
１のテスト・ポイントにおいて投影Ｆによつてカ
バーされる感知素子の数よりも大であり、例えば
14である。なお、最初非使用セクシヨンと仮定し
たセクシヨンの感知素子は、投影Ｆによつてカバ
ーされても、カウントの対象外である。適切な接
合点の感知素子を定めるために必要な誤差係数
は、第１のテスト・ポイントにおいて得られるカ
ウントと第２のテスト・ポイントにおいて得られ
るカウントとの差である。第４Ａ図の例の場合、
誤差カウントは10−14＝−４である。負符号は、
接合点に関して重複状態にあることを示してい
る。即ち、アレイ３０′において使用すべき最初
の感知素子は、最初に仮定した第49感知素子より
も４つだけ右のものであることを示している。即
ち、アレイ２４′の第1072の感知素子がアレイ２
４′の使用セクシヨンの最後の感知素子であり、
これを基準としてアレイ３０′の使用セクシヨン
の先頭の感知素子が定められる。従つて、この例
の場合、アレイ２４′の第49乃至第1072の感知素
子とアレイ３０′の第53乃至第1072の感知素子と
が、１つの対象に関する適正な出力を生ずるもの
として使用される。具体的には、加算器８８にお
いて前縁制御回路９１の出力に誤差カウントを加
えることによつて修正がなされる。この様にして
適切な接合点が定められ、接合が行なわれる。

アレイ２４′とアレイ３０′との相対関係には、
誤差カウントが正になる場合もある。正符号は、
アレイ２４′及びアレイ３０′が、最初に仮定され
た接合点に関して分離状態にあることを示しいい
る。この状態においては、前縁制御回路９１の出
力から誤差カウントを減ずることによつて修正が
なされる。例えば、第４Ｂ図に示されている分離
状態においては、誤差カウント＋２になるので、
適正な切り替え点におけるアレイ３０′の感知素
子は、最初に仮定された第49の感知素子よりも２
つだけ左にある第47の感知素子である。なお、第
４Ａ図及び第４Ｂ図に示した例はアレイ２４′の
感知素子とアレイ３０′の感知素子とが走査方向
において互いに整合して配置されている理想的な
状態を示している。両者がずれて配置されている
場合には、そのずれに対応する重複又は分離が接
合点において生ずるが、それはわずかであり、実
用上ほとんど問題にはならないのである。

以上の様にテスト・パターンの投影を利用して
誤差カウント発生回路において得られる誤差カウ
ントが第５図の加算器８８が与えられることによ
つて、アレイ３０′の出力データを記憶すべきメ
モリ８３内の記憶位置が修正され、適切な接合も
しくは切り替えが達成される。

次に誤差カウントを生ずるための動作ステツプ
を示す第６図を参照する。実際上、２つのアレイ
の不整合は数個の感知素子の範囲内にあるのが普
通であるから、接合を達成するための第１のアレ
イにおける最後の有効な感知素子及び第２のアレ
イにおける最初の有効な感知素子に関する接合面
はアレイの重複ゾーン内に或る位置に存在する。
垂直線分４８を用いる効果は、２つのアレイを実
質的に整合させることである。第６図におけるス
テツプ１は、前述の誤差カウントを生ずるプロセ
スを開始するための準備を行なう開始ステツプで
ある。ステツプ２では、アレイ長及びバツフア・
セクシヨンを示すための制御回路の初期設定が行
なわれる。第５図に示す制御回路について言え
ば、これはアレイ長制御回路及び前縁制御回路に
所定の設定値をセツトすることに相当する。又、
データを記憶すべきメモリ内の記憶位置を指定す
るアドレスも選択される。ステツプ３では、対象
面上で走査ラインに直角な方向に垂直線分４８を
スイープさせることが行なわれる。これによつて
垂直線分がアレイに投影される。ステツプ４で
は、垂直線分が重複ゾーンの外側の第１のテス
ト・ポイントにあるときの投影によつてカバーさ
れる感知素子を示すカウントＡが求められる。

ステツプ５では、垂直線分が重複ゾーンに掛つ
た第２のテスト・ポイントにある時の投影によつ
てカバーされる感知素子を示すカウントＴが求め
られる。

次のステツプ６では、前のステツプ４及び５に
おいて求められたカウントの差即ち誤差カウント
Ｚ＝Ａ−Ｔが求られる。Ｚが負なれば、有効な感
知素子に関して重複のあることを表わしているの
で、非基準アレイのバツフア・セクシヨンを示す
ための予めセツトされた前縁制御回路の設定値を
増すことによつて接合点を定めるべきであること
を示す。一方、Ｚが正のときには、有効な感知素
子に関して分離のあることを表わしているので、
前縁制御回路の設定値を減ずることによつて接合
点を定めるべきであることを示す。

ステツプ７においては、ステツプ６で得られた
誤差カウントに従つて前縁制御回路の設定値が修
正される。ここで、データを適正に処理する用意
ができる。

次に、誤差カウント発生回路８４（第５図）の
具体的な構成の例を示す第７図を参照する。前述
の様に、テストもしくは接合走査中、垂直線分の
様なテスト・パターンは異なつたテスト・ポイン
トに位置づけられる。第１のテスト・ポイント
は、垂直線分が重複ゾーンの外側において一方の
アレイに投影される様に選択される。第２のテス
ト・ポイントは、垂直線分が重複ゾーンに掛つて
両方のアレイに投影される様に選択される。垂直
線分が２つのテスト・ポイントにあるとき、その
投影によつてカバーされる感知素子の数が数えら
れる。２つのテスト・ポイントに関連したカウン
トの差が求められ、その差は、第２のアレイに関
する前縁制御回路に最初セツトされた設定値を修
正するための誤差係数として使用される。この前
縁制御回路に最初にセツトされた設定値は、第１
のアレイと第２のアレイとの間の接合に際してマ
スクすべき第２のアレイの感知素子の数に関する
単なる予想値である。実際には接合点は、この予
想値を誤差カウントによつて修正することによつ
て定められる。

第７図において、線１７８のデータＡはアレイ
２４′の出力に基づいており、線１６２のデータ
Ｂはアレイ３０′の出力に基づいている。線１５
０の信号は前縁制御回路９１（第５図）から生ず
るものであり、アレイ３０′におけるマスクすべ
き感知素子の数を表わしている。この信号はオ
ア・ゲート１５２を介してアツプ・ダウン計数器
１５４へ送られる。このとき比較器１５８は不作
動状態であり、線１５６の信号は低レベルであ
る。線１５６の信号が低レベルであると、アツ
プ・ダウン計数器１５４は、そのカウントが前縁
制御回路９１の設定値に等しくなるまで上昇計数
を行なう。計数器１５４から線１００に現われる
信号は前述の様に比較器９２（第５図）において
用いられる。

ここで、垂直線分４８がアレイ３０′に投影さ
れる位置にあると仮定する。アレイ３０′の使用
セクシヨンにある感知素子であつて垂直線分の投
影によつてカバーされるものの出力は、所定の閾
値、例えばV₁ボルトよりも低レベルである。従
つて、デイジタル閾値検出器１６０はV₁に対応
する閾値を持つようにセツトされる。線１６２に
現われるデータ信号が閾値よりも小さいとき、閾
値検出器１６０は線１６４に信号を生ずる。この
線１６４の各信号は垂直線分４８の投影によつて
カバーさされる各感知素子に対応しており、数器
１６６に与えられる。計数器１６６が最終的に示
すカウントは、投影によつてカバーされる感知素
子の総数を示す。

なお、計数器１６６は、線１６８に生ずる制御
パルスによつて付勢されて、線１６４の信号に関
する計数動作を行なう。線１６８の制御パルスは
反転器１７０を介して保持レジスタ１７２の動作
を禁止する。換言すれば、計数器１６６が計数動
作を行なつている間、計数器１６６のカウントは
保持レジスタへ転送されない。線１６８の制御パ
ルスが無くなると、保持レジスタ１７２は、その
ときの計数器１６６のカウントを受入れるように
付勢される。計数器１６６のカウントは線１７４
を介して加算器１７６にも与えられる。

次に垂直線分が第２のテスト・ポイントに位置
づけられ、その投影が２つのアレイの重複ゾーン
に生ずる。このとき両アレイが出力を生ずるの
で、線１６２及び１７８の両方に信号が現われ
る。閾値検出器１６０と同様に、閾値検出器１８
０も閾値より小さな入力信号に応じて線１８２信
号を生ずる。線１８２の信号は投影によつてカバ
ーされるアレイ２４′の感知素子に対応している。
この信号は計数器１８４に与えられる。計数器１
８４は、線１６８の制御パルスの制御の下に、線
１８２の信号に関する計数動作を行なう。同時
に、計数器１６６はアレイ３０′の出力に関連し
た線１６４の信号に関する前述の様な計数動作を
行なう。計数器１６６，１８４のカウントはそれ
ぞれ線１７４，１８６を介して加算器１７６へ送
られて加算される。加転器１７６は前に第１テス
ト・ポイントに関するカウントを受入れているの
で、第２のテスト・ポイントだけに関する正しい
合計カウントを得るために、前に受入れたカウン
トの分だけ加算器１７６の出力を修正する必要が
ある。修正動作は減算器１９０によつて行なわれ
る。即ち、減算器１９０は線１８８のカウントか
ら保持レジスタ１７２の出力線１９２に現われる
カウントを減ずる。減算器１９０の出力は線１９
４を介して減算器１９６及び比較器１５８へ転送
される。減算器１９０から線１９４に生ずるカウ
ントは、垂直線分４８が第２のテスト・ポイント
に位置づけられたときのカウントである。一方、
保持レジスタ１７２から線１９２に生ずるカウン
トは、垂直線分４８が第１のテスト・ポイントに
位置づけられたときのカウントである。減算器１
９６は線１９２のカウントと線１９４のカウント
との差を表わすカウントを線２００に生ずる。こ
のカウントが誤差カウントであり、アツプ・ダウ
ン計数器１５４の内容を調節するために用いられ
る。誤差カウントの符号（正又は負）を定めるた
めに、線１９２及び１９４のカウントは比較器１
５８にも与えられる。比較器１５８は、線１９４
のカウントが線１９２のカウントよりも大きいと
きには第１のレベルの出力を線１５６に生じ、そ
れ以外のときには第２のレベルの出力を線１５６
に生ずる。第１のレベルの出力は、アツプ・ダウ
ン計数器１５４の内容を誤差カウントの分だけ増
すべきことを示し、第２のレベルの出力は、アツ
プダウン計数器１５４の内容を誤差カウントの分
だけ増ずべきことを示す。

更に別の実施例として、誤差カウント発生回路
８４をマイクロプロセツサによつて置き換えるこ
とも考えられる。マイクロプロセツサは一連のレ
ジスタを介してメモリ８１及び８３に関連づけら
れる。これらのレジスタは走査器の接合動作サイ
クル中にメモリにおけるデータの記憶位置を調べ
るためのものである。マイクロプロセツサは前述
の技法を用いて接合を行なうように記憶アドレス
の変更を行なう。当業者にとつては前述の技法に
従つてマイクロプロセツサを働せるためのプログ
ラムを作成することは比較的容易なことであると
思われる。

前述の実施例について、その動作態様を簡単に
まとめてみると、まず、基準パターンとしての垂
直線分が走査器の対象面における走査ラインに対
して直交するように位置づけられる。アレイに対
して垂直成分の投影が生ずる。最初、垂直線分は
アレイの重複ゾーンの外側の第１のテスト・ポイ
ントに位置づけられる。垂直線分の投影による影
響を受ける感知素子の数を表わすカウントが求め
られる。次に、垂直線分はアレイの重複ゾーンに
掛かる第２のテスト・ポイントに位置づけられ
る。前と同様に、投影による影響を受ける感知素
子の数を表わすカウントが求められる。そして、
第１のテスト・ポイントにおいて求められたカウ
ントと第２のテスト・ポイントにおいて求められ
たカウントとの差が求められる。この差（正又は
負）は、１本のラインに関する過不足のないデー
タを生ずるように２つのアレイの出力を切り替え
るき接合点を定めるために利用される。

本発明によれば、標準的アレイを使用すること
が可能であり、自動的且つダイナミツクに接合を
達成することができる。例えば、走査器に対する
衝撃や温度変化により２つのアレイの相対関係が
ずれても、熟練した技術者による調節を必要とせ
ずに、接合を行なうことができるのである。

【図面の簡単な説明】

第１図はマルチ・アレイ型走査器の概略図、第
２Ａ図及び第２Ｂ図は光学的イメージ面における
２つのアレイの重複関係を示す図、第３図は本発
明による装置の構成要素の接続関係を示す図、第
４Ａ図及び第４Ｂ図は２つの異なつたアレイ配置
状態におけるアレイとテスト・パターンの投影と
の関係を示す図、第５図はアレイの接合（もしく
は切り替え）を行なうために用いられる制御回路
及びメモリを示す図、第６図は誤差カウントを求
めるための動作の流れ図、第７図は誤差カウント
発生回路の具体的な構成を示す図である。 １２……原稿支持面、２４及び３０（２４′及
び３０′）……アレイ、４８……垂直線分（テス
ト・パターン）、５４……マルチ・アレイ型走査
器、５８……マルチＡ−Ｄ変換器、６２……処理
回路、７４……制御回路、８１及び８３……ラン
ダム・アクセス・メモリ。

Claims (1)

【特許請求の範囲】
1. １ 直線的に配置された複数の光感知素子をそれ
   ぞれ有する第１及び第２のアレイを少くても有
   し、該第１のアレイの後部と第２のアレイの前部
   とが走査範囲に関して重なる様に配置されている
   マルチ・アレイ型走査器に関連して、第１及び第
   ２のアレイのうちの一方において走査のために使
   用すべき一連の光感知素子から成る使用セクシヨ
   ンを固定的に定めると共に他方のアレイにおいて
   走査のために使用すべき一連の光感知素子から成
   る使用セクシヨンを仮に定め、且つ走査方向にお
   いて所定の幅を有するテスト・パターンについ
   て、上記第２のアレイの使用セクシヨンだけに上
   記テスト・パターンの投影による影響を及ぼすた
   めの第１のテスト位置と上記第１のアレイの使用
   セクシヨン及び上記第２のアレイの使用セクシヨ
   ンの両方に同時に上記テスト・パターンの投影に
   よる影響を及ぼすための第２のテスト位置とを定
   め、上記第１及び第２のテスト位置の一方に上記
   テスト・パターンを位置づけて、それを走査し、
   そのとき上記テスト・パターンの投影に対応する
   出力を生じる上記第２のアレイの使用セクシヨン
   内の光感知素子の数を計数器によつて計数して第
   １のカウントを生じ、次に他方のテスト位置に上
   記テスト・パターンを位置づけて、それを走査
   し、そのとき上記テスト・パターンの投影に対応
   する出力を生じる上記第１及び第２のアレイの使
   用セクシヨン内の光感知素子の数を計数器によつ
   て計数して第２のカウントを生じ、上記他方のア
   レイにおいて仮に定めておいた使用セクシヨンを
   上記第１のカウントと第２のカウントとの差に応
   じて変更することを特徴とするマルチ・アレイ型
   走査器におけるアレイ接合点調整方法。