JPH0145746B2 - - Google Patents
Info
- Publication number
- JPH0145746B2 JPH0145746B2 JP56108403A JP10840381A JPH0145746B2 JP H0145746 B2 JPH0145746 B2 JP H0145746B2 JP 56108403 A JP56108403 A JP 56108403A JP 10840381 A JP10840381 A JP 10840381A JP H0145746 B2 JPH0145746 B2 JP H0145746B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- capacitor
- tantalum
- present
- tasi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は半導体装置に係り、特に半導体装置を
構成するキヤパシタの構造に関する。
構成するキヤパシタの構造に関する。
ダイナミツクRAM（Random Access
Memory）等構成要素としてキヤパシタを有する
半導体装置においては、チツプ中に占めるキヤパ
シタの面積が大きく、このことが上記半導体装置
の微細化、高密度化を阻害する。
Memory）等構成要素としてキヤパシタを有する
半導体装置においては、チツプ中に占めるキヤパ
シタの面積が大きく、このことが上記半導体装置
の微細化、高密度化を阻害する。
そこで上記キヤパシタを小形化するため、誘電
体材料として誘電率のきわめて大きいタンタル
（Ta）の酸化物を用いた構造が試みられている。
即ち第１図ａ，ｂはその例を示す要部断面図で、
同図ａは単結晶シリコン（Si）または多結晶シリ
コン（Si）層１上にTa2O5のようなタンタル
（Ta）の酸化物層２を介して多結晶シリコン層３
を形成した構造、同図ｂは単結晶シリコンまたは
多結晶シリコン層１上にタンタル（Ta）層４、
Ta2O5層２、多結晶シリコン層３を積層したキヤ
パシタである。
体材料として誘電率のきわめて大きいタンタル
（Ta）の酸化物を用いた構造が試みられている。
即ち第１図ａ，ｂはその例を示す要部断面図で、
同図ａは単結晶シリコン（Si）または多結晶シリ
コン（Si）層１上にTa2O5のようなタンタル
（Ta）の酸化物層２を介して多結晶シリコン層３
を形成した構造、同図ｂは単結晶シリコンまたは
多結晶シリコン層１上にタンタル（Ta）層４、
Ta2O5層２、多結晶シリコン層３を積層したキヤ
パシタである。
上記２つの例に用いたTa2O5は従来のキヤパシ
タの誘電体材料としてて用いられている二酸化シ
リコン（SiO2）に較べて誘電率が約７倍である
ので、上記構造によれば同一容量のキヤパシタを
著しく小形化し得る。しかし上記構造では引き続
く高温処理工程において、Ta2O5層とシリコン層
との間及びTa層とシリコン層との間で相互拡散
が生じてTa2O5層の絶縁性が損なわれ、洩れ電流
が流れる。そのため誘電体材料としてタンタルの
酸化物を用いたキヤパシタは素子を微細化する目
的から有望視されながら実用にならなかつた。
タの誘電体材料としてて用いられている二酸化シ
リコン（SiO2）に較べて誘電率が約７倍である
ので、上記構造によれば同一容量のキヤパシタを
著しく小形化し得る。しかし上記構造では引き続
く高温処理工程において、Ta2O5層とシリコン層
との間及びTa層とシリコン層との間で相互拡散
が生じてTa2O5層の絶縁性が損なわれ、洩れ電流
が流れる。そのため誘電体材料としてタンタルの
酸化物を用いたキヤパシタは素子を微細化する目
的から有望視されながら実用にならなかつた。
本発明は上記難点を解消するためになされたも
ので、誘電体材料としてタンタルの酸化物を用い
たキヤパシタの洩れ電流を生じることのない改良
された構造を提供することを目的とし、この目的
は本発明において、２層のタンタル硅化物層の間
にタンタル酸化物層がはさまれた構造により達成
される。
ので、誘電体材料としてタンタルの酸化物を用い
たキヤパシタの洩れ電流を生じることのない改良
された構造を提供することを目的とし、この目的
は本発明において、２層のタンタル硅化物層の間
にタンタル酸化物層がはさまれた構造により達成
される。
第２図は、本発明の第１の実施例の構造を示す
要部断面図で、シリコン基板１上に第１のTaSi2
層５、Ta2O5層２、第２のTaSi2層６を積層して
キヤパシタを形成した。このようにシリコン層と
Ta2O5層との間にタンタル（Ta）の硅化のTaSi2
層を介在せしめた構造としたことにより、高温処
理による相互拡散が抑制され、1200［℃］まで加
熱しても洩れ電流の発生は認められなかつた。
要部断面図で、シリコン基板１上に第１のTaSi2
層５、Ta2O5層２、第２のTaSi2層６を積層して
キヤパシタを形成した。このようにシリコン層と
Ta2O5層との間にタンタル（Ta）の硅化のTaSi2
層を介在せしめた構造としたことにより、高温処
理による相互拡散が抑制され、1200［℃］まで加
熱しても洩れ電流の発生は認められなかつた。
第３図は本発明の第２の実施例を示す要部断面
図で、本発明に係るキヤパシタを用いて作成した
ダイナミツクRAMのメモリセルを示す。同図に
おいて、８は素子領域を画定するフイールド酸化
膜、９はゲート酸化膜、１０はゲート電極、１１
はドレイン領域、１２はソース領域である。なお
前記第１図ないし第３図と同一部分は同一符号で
示してある。
図で、本発明に係るキヤパシタを用いて作成した
ダイナミツクRAMのメモリセルを示す。同図に
おいて、８は素子領域を画定するフイールド酸化
膜、９はゲート酸化膜、１０はゲート電極、１１
はドレイン領域、１２はソース領域である。なお
前記第１図ないし第３図と同一部分は同一符号で
示してある。
同図に見られるごとくこのメモリセルは、ドレ
イン領域１１表面からフイールド酸化膜８上に延
長して形成された第１のTaSi2層５、Ta2O5層
２、第２のTaSi2層６でキヤパシタを構成し、し
かも上記第１のTaSi2層５にドレイン領域１１の
引き出し電極を兼ねさせた例である。
イン領域１１表面からフイールド酸化膜８上に延
長して形成された第１のTaSi2層５、Ta2O5層
２、第２のTaSi2層６でキヤパシタを構成し、し
かも上記第１のTaSi2層５にドレイン領域１１の
引き出し電極を兼ねさせた例である。
上記キヤパシタを形成するには、例えば上記３
層をCVD（化学気相成長）法、プラズマCVD法、
スパツタ法、或いはイオンビームデポジシヨン法
等で被着せしめたのち、CF4のようなフロロカー
ボン系ガスを反応ガスとするプラズマエツチング
法等によりパターニングすればよい。なお、
Ta2O5層はTaSi2層を陽極酸化して形成すること
もできる。
層をCVD（化学気相成長）法、プラズマCVD法、
スパツタ法、或いはイオンビームデポジシヨン法
等で被着せしめたのち、CF4のようなフロロカー
ボン系ガスを反応ガスとするプラズマエツチング
法等によりパターニングすればよい。なお、
Ta2O5層はTaSi2層を陽極酸化して形成すること
もできる。
このように形成した本実施例のダイナミツク
RAMは、Ta2O5の誘電率が非常に大きいため、
通常の如くSiO2層を誘電体層に用いた場合に較
べキヤパシタをきわめて小さくすることができ、
従つて素子を微細化、高密度化することができ
る。
RAMは、Ta2O5の誘電率が非常に大きいため、
通常の如くSiO2層を誘電体層に用いた場合に較
べキヤパシタをきわめて小さくすることができ、
従つて素子を微細化、高密度化することができ
る。
第４図は第３図のメモリセルを用いて構成した
ダイナミツクRAMのメモリセル領域の一部を示
す回路構成図で、１３はMOSFET、１４はキヤ
パシタ、WLはワードライン、BLはビツトライ
ンを示す。
ダイナミツクRAMのメモリセル領域の一部を示
す回路構成図で、１３はMOSFET、１４はキヤ
パシタ、WLはワードライン、BLはビツトライ
ンを示す。
なお本発明を実施するに当り誘電体層としては
前述のTa2O5に代えて他のタンタル（Ta）の酸
化TaXSiYOZを用いてもよい。
前述のTa2O5に代えて他のタンタル（Ta）の酸
化TaXSiYOZを用いてもよい。
以上説明した如く本発明によれば、誘電体にタ
ンタル（Ta）の酸化物を用いたキヤパシタが実
用化され、その結果キヤパシタを構成要素として
具備する半導体装置を微細化、高密度化すること
ができる。
ンタル（Ta）の酸化物を用いたキヤパシタが実
用化され、その結果キヤパシタを構成要素として
具備する半導体装置を微細化、高密度化すること
ができる。
第１図ａ，ｂは従来のキヤパシタを示す要部断
面図、第２図は本発明の第１の実施例を示す要部
断面図で本発明の要部であるキヤパシタの基本構
造を示し、第３図は本発明の第２の実施例を示す
要部断面図で、本発明を用いて構成したダイナミ
ツクRAMを示し、第４図は上記ダイナミツク
RAMのメモリセル領域の一部を示す回路構成図
である。 図において、１は半導体基板または層、２はタ
ンタルの酸化物層、５及び６はタンタルの硅化物
層を示す。
面図、第２図は本発明の第１の実施例を示す要部
断面図で本発明の要部であるキヤパシタの基本構
造を示し、第３図は本発明の第２の実施例を示す
要部断面図で、本発明を用いて構成したダイナミ
ツクRAMを示し、第４図は上記ダイナミツク
RAMのメモリセル領域の一部を示す回路構成図
である。 図において、１は半導体基板または層、２はタ
ンタルの酸化物層、５及び６はタンタルの硅化物
層を示す。
Claims (1)
- １ 半導体基板表面にキヤパシタが形成されてな
る半導体装置において、前記キヤパシタは２層の
タンタル硅化物層の間にタンタル酸化物層がはさ
まれてなることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108403A JPS5810852A (ja) | 1981-07-10 | 1981-07-10 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56108403A JPS5810852A (ja) | 1981-07-10 | 1981-07-10 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5810852A JPS5810852A (ja) | 1983-01-21 |
| JPH0145746B2 true JPH0145746B2 (ja) | 1989-10-04 |
Family
ID=14483864
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56108403A Granted JPS5810852A (ja) | 1981-07-10 | 1981-07-10 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5810852A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072261A (ja) * | 1983-09-28 | 1985-04-24 | Fujitsu Ltd | 半導体装置 |
| JPS60111451A (ja) * | 1983-11-21 | 1985-06-17 | Toshiba Corp | 半導体装置及びその製造方法 |
| JPS61150368A (ja) * | 1984-12-25 | 1986-07-09 | Nec Corp | 半導体装置 |
| JPS61196566A (ja) * | 1985-02-26 | 1986-08-30 | Mitsubishi Electric Corp | 半導体装置 |
| JPH04242970A (ja) * | 1991-01-01 | 1992-08-31 | Tadahiro Omi | ダイナミック型半導体メモリ |
| DE19937503C1 (de) | 1999-08-09 | 2001-01-04 | Siemens Ag | Verfahren zum Ätzen von wismuthaltigen Oxidfilmen |
-
1981
- 1981-07-10 JP JP56108403A patent/JPS5810852A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5810852A (ja) | 1983-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5656536A (en) | Method of manufacturing a crown shaped capacitor with horizontal fins for high density DRAMs | |
| JP3063606B2 (ja) | 半導体装置の製造方法 | |
| TW432691B (en) | Method for forming a DRAM capacitor and capacitor made thereby | |
| JPH1117153A (ja) | 半導体素子のキャパシタ形成方法 | |
| US5821139A (en) | Method for manufacturing a DRAM with increased electrode surface area | |
| JPS60153158A (ja) | キャパシタ誘電体膜の製造方法 | |
| JP3222944B2 (ja) | Ｄｒａｍセルのキャパシタの製造方法 | |
| JPS60214558A (ja) | 半導体装置の製造方法 | |
| JPH0145746B2 (ja) | ||
| JP3683764B2 (ja) | メモリ素子のキャパシタ製造方法 | |
| KR100362189B1 (ko) | 수소 확산을 방지할 수 있는 산화막 및 티타늄막 이중층을구비하는 반도체 메모리 소자 및 그 제조 방법 | |
| JPS5810861A (ja) | 半導体装置およびその製造方法 | |
| US5484744A (en) | Method for fabricating a stacked capacitor for dynamic random access memory cell | |
| JPS5856267B2 (ja) | 半導体集積回路の製造方法 | |
| JPH0438144B2 (ja) | ||
| JPH02129956A (ja) | 半導体メモリ素子の製造方法 | |
| JPH03259566A (ja) | メモリ装置の製造方法 | |
| KR100425826B1 (ko) | 반도체소자의캐패시터제조방법 | |
| KR100325703B1 (ko) | 반도체소자의캐패시터제조방법 | |
| JPS60226170A (ja) | 半導体集積回路装置 | |
| KR0159019B1 (ko) | 반도체 소자의 캐패시터 형성방법 | |
| US5932115A (en) | Method of manufacturing a crown shape capacitor | |
| KR940007392B1 (ko) | 반도체 메모리장치의 제조방법 | |
| KR0168334B1 (ko) | Cob 구조를 구비한 dram 셀의 캐패시터 제조방법 | |
| KR100247224B1 (ko) | 강유전체 메모리 소자의 제조방법 |