JPH0145802B2

JPH0145802B2 -

Info

Publication number: JPH0145802B2
Application number: JP56150557A
Authority: JP
Inventors: Tomio Chiba; Hiroyuki Kudo; Junichi Makino; Atsuhiro Yoshizaki; Kazuhiro Sano
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1981-09-25
Filing date: 1981-09-25
Publication date: 1989-10-04
Also published as: JPS5854817A

Description

【発明の詳細な説明】本発明は保護リレーの整定装置に係り、特にカ
スタムLSI化されるアナログ形リレーの整定値設
定を容易にした保護リレーの整定装置に関する。

従来の電磁形リレーおよびトランジスタ形リレ
ーなどでは、整定値を与えるのに、バネの張力、
電気回路定数、トランスの巻数比（磁気回路定
数）などを用いてきた。

しかし、最近実用化されつつあるマイクロコン
ピユータを用いたデイジタル形保護リレーでは、
共通の入力トランスを介して入力した系統情報を
用いて、従来の多数台の単体保護リレー要素に相
当する事故判別を行なうので、入力トランスの巻
数比によつて整定変更を行なうにも限界がある。

すなわち、デイジタル形保護リレーでは、従来
の保護リレーに対する整定方式とは異つた表現方
法や設定形式が要求され、整定値設定方式として
は、すべての保護リレーに対して整定値設定部を
共通に設ける共通整定方式が採用されつつある。

そして、この共通整定方式としては、従来のタ
ツプ（トランスの巻数比等）による方式ではな
く、数値の単位は誤りの生じにくいＡ（アンペ
ア）、Ｖ（ボルト）、Ω（オーム）等の絶対値表現
が採用されつつある。

一方、電力系統の構成が高度化、複雑化するに
伴ない、保護リレー装置もいつそうの高性能化、
小形化、低コスト化及び高信頼度化が必要となつ
てきつつある。このような要求に対処するため、
上記したようにマイクロコンピユータを用いたデ
イジタル形リレーの開発はもちろん、従来のアナ
ログ形リレーのカスタムIC化の開発が行なわれ
つつある。

今後の保護リレーシステムは、従来のデイスク
リート部品の組合せによるアナログリレーのカス
タムIC化されたもの、あるいは、このようなカ
スタムIC化アナログリレーと、マイクロコンピ
ユータを用いたデイジタル形リレーとの組合せが
主流になるものと考えられる。

このような方式を考えた場合、まず第１に問題
となるのは、リレーの整定方式である。すなわ
ち、カスタムIC化アナログ形リレーの整定方式
を、従来どおりのタツプ方式とすると、デイジタ
ル形リレーの10進数、絶対値表現と統一がとれな
くなり、運転員にとつては粉らわしく、誤整定の
原因となる。

また、小型化、盤内配線の信号電力、変成器の
負担、コストなどを考慮すると、入力変成器を一
括化する方式が望ましく、実際に採用されつつあ
る。このような一括化方式では、トランスの巻数
比等によるタツプ方式にも限界があり、新たなア
ナログ形リレーの整定方式が必要となつてくる。

本発明の目的は、特に現在開発されつつあるカ
スタムIC化アナログ形リレー単独の場合はもち
ろんのこと、該カスタムIC化アナログ形リレー
と、マイクロコンピユータを用いたデイジタル形
リレーとの混在したリレーシステムの場合でも、
同一の設定方式によつて整定可能な共通整定方式
（10進数、絶対値表現の共通整定方式）を提案す
るにある。

本発明の骨子は、デイジタル形リレーと共通
の、リレー選択スイツチおよび10進数・絶対値表
現の整定値設定スイツチを備え、アナログ形リレ
ーに対しても整数値を10進数・絶対値表現で設定
できるようにし、この整定値をメモリに記憶し、
さらにこの値をスイツチ駆動コードに変換し、減
衰器（整定用）のスイツチをこの出力で制御し、
整定（電圧分圧）するようにした点にある。

また、本発明ではスイツチ駆動コードに変換し
た値を、再び10進数・絶対値表現の値に逆変換
し、これを表示して整定値を確認できるようにし
た。

さらに、本発明の整定装置は、アナログ形リレ
ー及びデイジタル形リレーの双方に共通のスイツ
チ及び表示器などを用いて実施できるように構成
されている。

また、本発明の整定装置は、従来のアナログ形
リレーでは不可能であつたオンライン整定変更が
できるようにした点にも特長がある。

以下に、本発明の一実施例を第１図〜第７図に
より説明する。

まず第１図を用いて本発明の全体構成を説明す
る。図において１Ａ〜１Ｎは系統情報（共通化し
た補助変成器の出力）を入力する信号線、１は系
統に発生する高調波分を除去するアナログフイル
タ、２は移相回路（各リレー要素に共通な基本移
相のみ）である。

また、３Ａ〜３ＮはカスタムIC化（１チツプ
化）したアナログ形リレーである。４はアナロ
グ・デイジタル変換（Ａ／Ｄ変換）回路、５は後
述するマイクロコンピユータ、６は後で詳細を述
べる共通整定部を示す。

すなわち、第１図は本発明を、入力部共通形の
カスタムIC化アナログ形リレーとデイジタル形
リレーの混在システムに適用した場合の一例であ
る。

なお、第１図の中、共通整定部６を除く部分
は、アナログ形リレーとデイジタル形リレーとの
組合せよりなる従来のリレーシステムと同一であ
る。もつとも、従来のリレーシステムでは、アナ
ログ形リレー部の整定とデイジタル形リレー部の
整定とは、別個のアナログおよびデイジタル整定
手段（図示せず）によつて行なわれていた。

第２図は、第１図のうちに公知デイジタル形リ
レー（Ａ／Ｄ変換回路４およびマイクロコンピユ
ータ５の部分）の構成を、ブロツク図的に示した
ものである。

図において４１Ａ〜４１Ｎはサンプルホールド
素子、４２はマルチプレクサ、４３はＡ／Ｄ変換
器、４４はバツフアメモリ回路を示す。

また、５１はマイクロコンピユータの中枢部で
ある演算処理部（CPU：セントラル・プロセツ
シング・ユニツト）、５２は保護リレー用プログ
ラムおよびシーケンス処理等のプログラムを記憶
するプログラム記憶部（ROM：リードオンリー
メモリ部）である。

５３は入力データ及び演算の途中のデータ等を
一時的に記憶するデータ記憶部（RAM：ランダ
ムアクセスメモリ部）、５４は演算結果に基づく
制御指令を外部機器に発したり、外部機器の情報
あるいは、上記した３Ａ〜３ＮのカスタムIC化
アナログ形リレーの出力等を入力するデータ入出
力回路（Ｉ／Ｏ部）をそれぞれ示す。

デイジタル形保護リレーは、このようなブロツ
ク構成において、毎サンプリングの入力データに
対して、記憶している公知の保護リレー用プログ
ラムに従つて、毎サンプリング事故検出用演算を
実施するものである。

例えば、この演算は、公知のリアクタンスリレ
ーならば、(1)式にしたがつて実行され（Ｉ・Ｚ・−Ｖ）・ＩＺ・ ……(1) るものである。もちろんこの演算を実行した後、
所定区間の積分処理を行なつて直流レベルに変換
し、得られた値を所定値ΔVと比較することは言
うまでもない。

また、公知のモーリレーの場合には、(2)式の（Ｉ・Ｚ・−Ｖ・）・Ｖ・ ……(2) 演算を実行し、上記と同様の処理を実施するもの
である。

なお、上記の(1)式及び(2)式において、Ｉ・は電
流、Ｚ・は整定インピーダンス、Ｖは電圧をそれぞ
れ示している。

次に、アナログ形リレーのブロツク構成につい
て述べる。

第３図は、直線位相比較形距離リレーのブロツ
ク構成例を示す。図において１０及び１１は移相
（ベクトル合成）回路、１２は整定部、１３はベ
クトル合成（加算）回路、１４及び１５は方形波
変換回路、１６は比較回路、１７は判定ロジツク
回路を示している。

例えば、第３図のブロツク構成を、第４図にそ
のベクトル図を示した公知のモーリレーに適用す
ると、各部の出力は次のごとくなる。なお、公知
のように、第４図においては、円Ｃの内側が動作
域、前記円Ｃの外側が不動作域である。

すなわち、第４図の移相回路１０の入力に電流
Ｉ、また他の移相回路１１の入力に電圧Ｖを供給
すると、移相回路１０の出力はＩ・（Ｉに対してθ
進み）移相回路１１の出力はＶとなる。また、整
定部１２の出力１２ＡはＩ・Ｚ・、１２ＢはＶ・とな
る。

したがつてベクトル合成回路１３の出力１３Ａ
は（Ｉ・Ｚ・−Ｖ・）、１３ＢはＶ・となる。これらの
信
号を、それぞれ、方形波変換回路１４及び１５で
方形波に変換し、比較回路１６で、ある一定の電
圧と比較する。さらに、判定ロジツク回路１７
で、これら両者の重なり角度が90゜以上かどうか
の比較判定を行なうものである。

同様に、第５図にそのベクトル図を示した公知
のリアクタンスリレーに、第３図のブロツク構成
を適用した場合、出力１２ＡがＩ・Ｚ・、出力１２Ｂ
がＶ・とすると、出力１３Ａを（Ｉ・Ｚ・−Ｖ・（に、
ま
た出力１３ＢをＩ・Ｚ・にそれぞれ対応させ、上記モ
ーリレーの場合と同様の処理を実行することによ
つて、第５図のリアクタンス特性を実現すること
ができるものである。

第６図は、第１図のカスタムIC化アナログ形
リレー３Ａ〜３Ｎを、整流形のアナログリレーと
した場合のブロツク構成例を示すものである。

図において、２０は整定回路、２１は移相（増
相）回路、２２は整流回路、２３は平滑化回路、
２４は判定回路をそれぞれ示す。このブロツク構
成は単入力リレーの過電流リレー、不足電圧リレ
ー等に適用される構成のものである。

以上に、カスタムIC化アナログ形リレーとデ
イジタル形リレーとの混在システムを考慮して、
デイジタル形リレーの概要、並びにアナログリレ
ーの構成の概要を述べた。

次に、第７図を用いてこれらアナログ形リレー
及びデイジタル形リレーの共通整定方式について
述べる。第７図は、本発明による整定部の一例を
示すブロツク図である。

まず、アナログ形リレーの整定方式について述
べる。図において、７０は多数あるリレー要素を
セレクトするリレー選択スイツチを示す。７１は
選択リレーアドレスエンコーダである。

７２−１〜７２−ｎは整定値を記憶するための
電気的消去書込み可能な不揮発性メモリ
（EAROM）、７３−１〜７３−ｎはラツチ回路、
７４−１〜７４−ｎは設定された整定値（10進
数、絶対値表現）をスイツチ駆動コードに変換す
るスイツチ駆動コード変換器（例えば、不揮発性
メモリ：ROM１）、７５−１〜７５−ｎはスイ
ツチ、７６−１〜７６−ｎは後述する電圧減衰器
である。

また、７７はスイツチ駆動コードを設定された
10進数、絶対値表現の整定値に変換するスイツチ
駆動コード逆変換器（例えば不揮発性メモリ：
ROM２）、７８はデータセレクタ、７９はドラ
イバー回路、８０は整定値表示器、８１は、上記
不揮発性メモリ７２−１〜７２−ｎに整定値を設
定する整定値設定スイツチである。

８２−１〜８２−ｎは該メモリ７２−１〜７２
−ｎの出力をラツチするラツチ信号制御ゲート、
９０−１〜９０−ｎは該メモリ７２−１〜７２−
ｎにデータを書込むための書込み信号制御ゲー
ト、８３は整定変更制御スイツチ（信号Ａ）及び
データ書込みスイツチ（信号Ｂ）等の制御スイツ
チである。

以上に述べた部分がアナログリレーの整定部に
関係する構成である。

次に、デイジタル形リレーの整定に必要なブロ
ツクについて述べる。

図において、８４はアドレス選択スイツチ（セ
レクタ）、８５は前記メモリ７２−１〜７２−ｎ
と同様の整定値を記憶するための電気的消去再書
込み可能な不揮発性メモリ（EAROM）、８６は
表示制御（ラツチ）回路、８７はアドレス一致回
路、８８−１はデータラツチ制御ゲート、８８−
２は前記EAROM８５へのデータ書込みを制御
するためのゲート、８９はデータラツチ（データ
メモリ）回路、９１はデイジタルデータバスであ
る。

以上に述べたブロツク８４〜８９が、デイジタ
ルリレーの整定部に関連するブロツクである。

以下に、図面に従つて、本発明の実施例におい
てアナログ形リレーの整定値設定を行なう場合の
動作を詳細に述べる。

まず、保護リレーの整定変更しようとする場
合、整定変更スイツチ８３を押す。これによつ
て、その出力信号Ａが１レベルとなる。

整定変更しようとしているリレー要素をリレ
ー選択スイツチ７０で選択する。このようにす
ると、このスイツチ７０で選択された値はアド
レスエンコーダ７１によつてエンコードされ、
整定値記憶用EAROM７２−１〜７２−ｎの
うちの、選択されたもの−すなわち、７２−ｉ
が指定される（換言すれば、アドレスが指定さ
れる）。

次に、そのリレーに整定しようとしている整
定値（定数）を、整定値設定スイツチ８１によ
つて設定する。この整定値は、従来の％設定で
はなく、例えば、10A（アンペア）、10V（ボル
ト）、10Ω（オーム）のごとく、10進の絶対値
表現で設定する。

ひきつゞいて整定値書込みスイツチ８３を押
す。これによつて、その出力信号Ｂが１レベル
となる。

整定値設定スイツチ８１によつて設定された
整定値が、不揮発性メモリ（EAROM）７２
−ｉに記憶される。ここで、この整定値記憶用
に不揮発性メモリ（たゞし、電気的に再書込み
可能）を使用するのは、停電に対する対策であ
り、本発明にとつて本質的なものではない。

メモリ７２−ｉに記憶された整定値（10進、
絶対値表現）は、スイツチ駆動コード変換器
（ROM１）７４−ｉにより、後述するような
スイツチ駆動コードに変換される。なお、ラツ
チ回路７３−ｉの動作については後で述べる。

スイツチ駆動コード変換器７４−ｉで得られ
たスイツチ駆動コードを、スイツチ群７５−ｉ
に与え、電圧減衰器７６−ｉの分圧比を入力さ
れた整定値に応じた値に設定する。

第８図にスイツチ群７５−ｉ及び減衰器（整定
部）７６−ｉの構成例を示す。同図では、r₁、r₂
…r₁₀はすべて等しく、ｒに選ばれる。

第９図には設定された値（一例として8.6V）
をスイツチ駆動コードに変換するROM１、すな
わちメモリ７４の例を示す。第９図を参照して、
設定した整定値およびスイツチ駆動コードと整定
（電圧変換−減衰）との関係例を述べる。

例えば、第７図の整定値設定スイツチ８１に
8.6Vと整定されたと仮定する。このとき
EAROMすなわちメモリー７２−ｉには、第９
図の左端に示したごとく２進化10進法表示で
10000110（＝86）と記憶される。この値はスイツ
チコード変換器７４−ｉに入力される。

前記変換器７４−ｉは一種の変換テーブルであ
ることができ、この場合は前記入力（今の例で
は、２進化10進法で10000110、すなわち10進法
86）は、アドレス指定データとして使われる。

この例では、スイツチコード変換器７４−ｉは
入力に対応したそれぞれのアドレスに、第８図の
各スイツチS₁〜S₉およびS₁₀〜S₁₀₀に対応する19
ビツトの出力データを記憶している。

前述の各値は、第８図において、入力Ｉがフル
スケールで10Vと仮定した場合、この値をr₁〜r₁₀
で分圧し、出力Ｉ・Ｚ・として8.6Vを得るように、
各スイツチを開閉制御するものである。

すなわち、第８図においては、r₁＝r₂＝…＝r₁₀
＝ｒと仮定しているから、出力電圧Ｉ・Ｚ・は(3)、(4)
式であらわされる。

Ｉ・Ｚ・＝Ｉ・8r／10r・Ｒ／Ｒ＋Ｉ・6r／10r・Ｒ／
10R……(3) ＝10V×0.8＋10V・0.6×0.1＝8.6V ……(4) 実際は、第８図から明らかなように入力Ｉに対
して−Ｉ・Ｚ・と符号は反転するものである。

従つて前記の操作によつてオンとなるスイ
ツチは、第８図のスイツチ群７５−ｉのうち、
S₃₀とS₄のみとなる。（たゞし、8.6Vを設定する
場合）。

次に、スイツチ駆動コード逆変換器７７はス
イツチ駆動コード変換器７４とは全く逆に、ス
イツチ駆動コード変換器７４の出力を整定した
ときと同じ形式の10進、絶対値表現に逆変換す
る。

逆変換された整定値はデータセレクタ７８を
介してランプドライバ７９に与えられ、この値
が表示ランプ８０に表示される。

運転員は、自分の設定した値と、この表示ラ
ンプ８０に表示された値とを比較することによ
つて、確実に設定した整定値をチエツクするこ
とが可能である。

次に、リレー出力をロツクすることなしに、整
定変更をオンラインで行なうケースについて説明
する。

この場合は、第７図において、破線で示したラ
ツチ回路７３−１〜７３−ｎ及びラツチ制御ゲー
ト８２−１〜８２−ｎを付加すると共に、
EAROM７２−ｉのデータをデータセレクタ７
８に伝送するための信号線ａを設ける。そして、
整定変更制御スイツチ８３の操作によつて、その
出力信号を１レベル（＝０レベル）とする。

これによつてラツチ回路７３−ｉのラツチタイ
ミングをロツクし、メモリ７２−ｉの出力（すな
わち、新たな整定値）がラツチ回路７３−ｉにラ
ツチされないようにする。換言すれば、これまで
ラツチしていた整定値をそのまゝ保持させる。

このようにしておいて、前述と同様の手法によ
つてEAROM７２−ｉに新整定値を記憶する。
つゞいて信号線ａを介してこの値をデータセレク
タ７８に送り、さらにドライバ７９を介して整定
値表示器８０に表示し、チエツクするようにす
る。

以上の操作によつて、EAROM７２−ｉに正
しい新整定値が記憶されたことが確認されたなら
ば、ラツチ信号制御ゲート８２−ｉの信号によつ
てラツチ回路７３−ｉのラツチタイミングロツク
を解除する。

これによつて、EAROM７２−ｉに記憶され
ていた新整定値がスイツチ駆動コード変換器７４
−ｉに加えられる。その後は、前述の場合と同様
にして減衰器７６−ｉの設定が行なわれ、アナロ
グ形リレーの整定値設定が完了する。

つぎに、第７図におけるデイジタル形リレーの
整定値設定方式についても述べておく。

アナログ形リレーの場合と同様に、整定変更
制御スイツチ８３を押してその出力信号Ａを１
レベルにしておく。

リレー選択スイツチ７０を選択し、整定値設
定スイツチ８１に整定値を設定した後、データ
書込みスイツチ８３を押す。

その結果、EAROM８５には、EAROM７
２−ｉと同様に、整定値設定スイツチ８１によ
つて設定した10進、絶対値表現の整定値が記憶
される。

この値は、アドレス一致回路８７からのラツ
チタイミングによつて表示制御（ラツチ）回路
８６にラツチされ、アナログ形リレーの場合と
同様にデータセレクタ７８及びドライバ７９を
介して整定値表示器８０の表示ランプに表示さ
れる。

EAROM８５に記憶され、表示器８０によ
つて確認された整定値は、アドレスセレクタ８
４を介して、CPUアドレスを前記EAROM８
５に与えることにより、デイジタルデータバス
９１を介してマイクロコンピユータ内のメモリ
に入力され、リレー用演算に使用される。

なお、このとき必要があれば、10進表示から
２進表示にソフトウエアで変換して使用するこ
とは言うまでもない。また、以上のようにして
コンピユータに入力した整定値は、前記した(1)
式及び(2)式のＺ・として使用されるものである。

他のデイジタルリレー要素の整定値を変更す
るときには、リレー選択スイツチ７０を選び直
して、再び上記と同様の処理を実行すれば、他
のデイジタルリレー要素の整定値を変更可能で
あることは言うまでもない。

次に、このデイジタル形リレーの整定変更をオ
ンラインで実施する場合について述べる。バツフ
アメモリ８９およびその書込み制御用ゲート８８
−１は、このオンライン整定変更用に備えたもの
である。

このように、バツフアメモリ８９およびその書
込み制御用ゲート８８−１を付加した場合には、
まず、EAROM８５に、アドレスセレクタ８４
を介して、タイミングアドレスを与え、
EAROM８５の内容をバツフアメモリ８９に転
送する。このとき、CPUは前記バツフアメモリ
８９より整定値を入力して、リレー用演算を実行
する。

したがつて、オンラインによる整定変更の場合
には、このバツフアメモリ８９への書込み信号
を、書込み制御用ゲートの出力信号（特に信号
Ａ）で禁止するようにする。その結果、バツフア
メモリ８９はこれまでの値を凍結するようにな
る。

このようにしておけば、マイクロコンピユータ
は、後述するようにEAROM８５に新たな整定
値が記憶されている間中、前記バツフアメモリ８
９より、従来の整定値を入力して、保護リレー演
算を継続することができる。

新しく整定変更する値は、前述の手法によつて
EAROM８５に記憶される。この値は、もちろ
ん表示制御（ラツチ）回路８６及びデータセレク
タ７８、ドライバ７９を介して整定値表示器８０
に表示されるので、チエツク可能であることは明
らかである。さらに、EAROM８５に記憶され
る整定値はデイジタルリレー用であるので、もち
ろん複数のデイジタルリレーに対応する値が順次
に記憶される。

全ての整定変更が終了したなら、制御用ゲート
８８−１による整定値データ伝送の禁止が解除さ
れ、新しい整定値がEAROM８５からバツフア
メモリ８９に転送される。この結果、CPUは、
新しい整定値を用いて保護リレー演算を実行する
ようになる。

以上においては、カスタムIC化されたアナロ
グ形リレー及びデイジタル形リレーの双方に共通
の整定値設定方式を述べた。しかし、明らかなよ
うに、本発明はアナログ形リレーのみの整定値設
定にも適用できるものである。

以上の説明から明らかなように、本発明によれ
ば、アナログ形リレーに対してもデイジタル形リ
レーと同様の10進、絶対値表現の整定ができ、デ
イジタルとアナログ両形が混在するリレーシステ
ムにおいても、同一の手法による整定ができると
いう効果を奏することができる。

また、アナログ及びデイジタル形リレーともオ
ンラインによる整定変更が可能である。

さらに本発明によれば、設定された整定値を表
示ランプ等によつて再確認してから次のステツプ
に進むことができるので、誤整定がない等のメリ
ツトが期待できる。

さらに、スイツチ駆動コード変換回路の内容
（７４及び７５）を変更することによつて、全て
の種類のリレー要素に使用可能であるので、フレ
キシビリテイに非常に富んでいる。

【図面の簡単な説明】

第１図は本発明による保護リレーシステム構成
の一例を示すブロツク図、第２図は第１図中のデ
イジタルリレー部のブロツク構成例図、第３図は
位相比較形アナログリレーのブロツク図、第４図
はモーリレーのベクトル特性図、第５図はリアク
タンスリレーのベクトル特性図、第６図は整流形
アナログリレーのブロツク図、第７図は本発明の
共通整定部の一例を示すブロツク図、第８図は第
７図における減衰器及びスイツチの構成例を示す
ブロツク図、第９図はスイツチ駆動コード変換器
の一例を示す図である。７０……リレー選択スイツチ、７１……選択リ
レーアドレスエンコーダ、７２−１〜７２−ｎ…
…整定値記憶用メモリ（EAROM）、７３−１〜
７３−ｎ……ラツチ回路、７４−１〜７４−ｎ…
…スイツチ駆動コード変換器、７５−１〜７５−
ｎ……スイツチ、７６−１〜７６−ｎ……電圧減
衰器、７７……スイツチ駆動コード逆変換器、７
８……データセレクタ、７９……ドライバー回
路、８０……整定値表示器、８１……整定値設定
スイツチ、８２−１〜８２−ｎ……ラツチ信号制
御ゲート、８３……整定変更制御スイツチ。

Claims

【特許請求の範囲】１複数のアナログ形保護リレー要素に対する整
定を、共通の整定部を用いて行なうようにした保
護リレーの整定装置において、整定の対象となる
リレー要素を指定するリレー選択スイツチと、絶
対値表現で、前記指定されたリレー要素の整定値
をメモリに入力し、記憶させる整定値設定スイツ
チと、該メモリの内容をアナログスイツチ駆動コ
ードに変換するスイツチ駆動コード変換器と、複
数のスイツチの選択的開閉によつて減衰率を可変
できる電圧減衰回路とを具備し、該電圧減衰回路
のスイツチを、該スイツチ駆動コード変換器の出
力に応じて、選択的に開閉制御することにより、
前記指定されたアナログ形リレー要素の整定値設
定を絶対値表現で整定するように構成されたこと
を特徴とする保護リレーの整定装置。２複数のアナログ形保護リレー要素に対する整
定を、共通の整定部を用いて行なうようにした保
護リレーの整定装置において、整定の対象となる
リレー要素を指定するリレー選択スイツチと、絶
対値表現で、前記指定されたリレー要素の整定値
をメモリに入力し、記憶させる整定値設定スイツ
チと、該メモリの内容をアナログスイツチ駆動コ
ードに変換するスイツチ駆動コード変換器と、複
数のスイツチの選択的開閉によつて減衰率を可変
できる電圧減衰回路と、該スイツチ駆動コード変
換器の出力を絶対値表現の整定値に逆変換する回
路と、該逆変換回路の出力を表示する表示回路と
を具備し、該電圧減衰回路のスイツチを、該スイ
ツチ駆動コード変換器の出力に応じて、選択的に
開閉制御することにより、前記指定されたアナロ
グ形リレー要素の整定値設定を絶対値表現で整定
するように構成されたことを特徴とする保護リレ
ーの整定装置。３複数のアナログ形保護リレー要素に対する整
定を、共通の整定部を用いて行なうようにした保
護リレーの整定装置において、整定の対象となる
リレー要素を指定するリレー選択スイツチと、絶
対値表現で、前記指定されたリレー要素の整定値
をメモリに入力し、記憶させる整定値設定スイツ
チと、該メモリの内容を記憶するラツチ回路と、
該ラツチ回路の動作を制御するラツチ信号制御ゲ
ートと、該ラツチ回路の記憶内容をアナログスイ
ツチ駆動コードに変換するスイツチ駆動コード変
換器と、複数のスイツチの選択的開閉によつて減
衰率を可変できる電圧減衰回路とを具備し、該電
圧減衰回路のスイツチを、該スイツチ駆動コード
変換器の出力に応じて、選択的に開閉制御するこ
とにより、前記指定されたアナログ形リレー要素
の整定値設定を絶対値表現で整定するように構成
されたことを特徴とする保護リレーの整定装置。４複数のアナログ形保護リレー要素に対する整
定を、共通の整定部を用いて行なうようにした保
護リレーの整定装置において、整定の対象となる
リレー要素を指定するリレー選択スイツチと、絶
対値表現で、前記指定されたリレー要素の整定値
をメモリに入力し、記憶させる整定値設定スイツ
チと、該メモリの内容を記憶するラツチ回路と、
該ラツチ回路の動作を制御するラツチ信号制御ゲ
ートと、該ラツチ回路の記憶内容をアナログスイ
ツチ駆動コードに変換するスイツチ駆動コード変
換器と、複数のスイツチの選択的開閉によつて減
衰率を可変できる電圧減衰回路と、該メモリの内
容を絶対値表現の整定値に逆変換する回路と、該
逆変換回路の出力を表示する表示回路とを具備
し、該電圧減衰回路のスイツチを、該スイツチ駆
動コード変換器の出力に応じて、選択的に開閉制
御することにより、前記指定されたアナログ形リ
レー要素の整定値設定を絶対値表現で整定するよ
うに構成されたことを特徴とする保護リレーの整
定装置。