JPH0147032B2 - - Google Patents
Info
- Publication number
- JPH0147032B2 JPH0147032B2 JP12860684A JP12860684A JPH0147032B2 JP H0147032 B2 JPH0147032 B2 JP H0147032B2 JP 12860684 A JP12860684 A JP 12860684A JP 12860684 A JP12860684 A JP 12860684A JP H0147032 B2 JPH0147032 B2 JP H0147032B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- hole
- power supply
- ground
- bypass capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はプリント板のパターン構造に関する。
ICが高密度にプリント板に搭載され、且つデ
ジタル化に伴い、電源パターン、及びアースパタ
ーン強化と安定化の為、これらのパターンは太線
パターンで形成するか、或には多層化する等して
対処している。
ジタル化に伴い、電源パターン、及びアースパタ
ーン強化と安定化の為、これらのパターンは太線
パターンで形成するか、或には多層化する等して
対処している。
また一方ではこれらのプリント板も他の装置と
同様に、低コストであることが要求され、またバ
イパスコンデンサを実装容易なパターン構造とす
る配慮が必要である。
同様に、低コストであることが要求され、またバ
イパスコンデンサを実装容易なパターン構造とす
る配慮が必要である。
従来のこの種のプリント板の１例は、第２図の
ようなパターン構造で、第２図のａはプリント板
の断面図、ｂは電源層の平面図、ｃはアース層の
平面図である。
ようなパターン構造で、第２図のａはプリント板
の断面図、ｂは電源層の平面図、ｃはアース層の
平面図である。
第２図において、プリント板は４層プリント板
であつて、ICが搭載される表面に信号層１が、
半田付けされる裏面に信号層２がそれぞれ形成さ
れ、内層に電源層３とアース層４とが設けられて
いる。
であつて、ICが搭載される表面に信号層１が、
半田付けされる裏面に信号層２がそれぞれ形成さ
れ、内層に電源層３とアース層４とが設けられて
いる。
電源層３は、第２図ｂの如く、ICの端子列に
並行する多数の電源パターン６と、ICの端子列
に直交する多数の電源パターン５とが格子状に形
成されて構成されている。
並行する多数の電源パターン６と、ICの端子列
に直交する多数の電源パターン５とが格子状に形
成されて構成されている。
鎖線で示す矩形状のIC実装位置９には、電源
端子が挿着される電源用スルーホール１０と、ア
ース端子が挿着されるアース用スルーホール１１
とを対角線の端部として、２列に信号用スルーホ
ール１２が並設されている。
端子が挿着される電源用スルーホール１０と、ア
ース端子が挿着されるアース用スルーホール１１
とを対角線の端部として、２列に信号用スルーホ
ール１２が並設されている。
この電源用スルーホール１０、アース用スルー
ホール１１、信号用スルーホール１２は、電源パ
ターン５と電源パターン６とのなすそれぞれの格
子の中心部に設けられ、電源用スルーホール１０
のみが十字形の連結パターンにより、格子の４辺
を形成する電源パターン５、及び電源パターン６
に接続されている。
ホール１１、信号用スルーホール１２は、電源パ
ターン５と電源パターン６とのなすそれぞれの格
子の中心部に設けられ、電源用スルーホール１０
のみが十字形の連結パターンにより、格子の４辺
を形成する電源パターン５、及び電源パターン６
に接続されている。
アース層４は、第２図ｃの如く、ICの端子列
に並行する多数のアースパターン８と、ICの端
子列に直交する多数のアースパターン７とが、電
源層３と同じ格子状に形成され構成されている。
鎖線で示す矩形状のIC実装位置９には、電源層
３と同位置に、電源端子が挿着される電源用スル
ーホール１０と、アース端子が挿着されるアース
用スルーホール１１とを対角線の端部として、２
列に信号用スルーホール１２が並設されている。
そして、これらのスルーホールの内、アース用ス
ルーホール１１のみが十字形の連結パターンによ
り、格子の４辺を形成するアースパターン７、及
びアースパターン８に接続されている。
に並行する多数のアースパターン８と、ICの端
子列に直交する多数のアースパターン７とが、電
源層３と同じ格子状に形成され構成されている。
鎖線で示す矩形状のIC実装位置９には、電源層
３と同位置に、電源端子が挿着される電源用スル
ーホール１０と、アース端子が挿着されるアース
用スルーホール１１とを対角線の端部として、２
列に信号用スルーホール１２が並設されている。
そして、これらのスルーホールの内、アース用ス
ルーホール１１のみが十字形の連結パターンによ
り、格子の４辺を形成するアースパターン７、及
びアースパターン８に接続されている。
これらの電源パターン、アースパターンは、い
ずれも自動製図機により得られるフオトマスクよ
り形成されるもので、そのパターン幅は１mmが限
度である。
ずれも自動製図機により得られるフオトマスクよ
り形成されるもので、そのパターン幅は１mmが限
度である。
従来はこのように、信号層とは別個の導体層に
電源層３、アース層４をそれぞれ設け、それらの
電源パターン、アースパターンを格子状に形成し
て、アース、電源の安定化に対処している。
電源層３、アース層４をそれぞれ設け、それらの
電源パターン、アースパターンを格子状に形成し
て、アース、電源の安定化に対処している。
また図示してないが、従来のアース、電源の強
化対策として、プリント板のIC搭載面に、金属
板よりなるミニバスを実装したものもある。
化対策として、プリント板のIC搭載面に、金属
板よりなるミニバスを実装したものもある。
しかしながら上記従来のパターン構造において
は、多層プリント板を採用しているためにコスト
高であり、またデジタル用プリント板は、パター
ン幅が１mm以下で、アース、電源の不安定による
障害が発生する恐れがある。
は、多層プリント板を採用しているためにコスト
高であり、またデジタル用プリント板は、パター
ン幅が１mm以下で、アース、電源の不安定による
障害が発生する恐れがある。
また、ミニバスによる手段は、ミニバスの構造
が複雑で高価になるばかりでなく、少なくともミ
ニバスの搭載領域だけは、プリント板が大形化に
なるという問題点がある。
が複雑で高価になるばかりでなく、少なくともミ
ニバスの搭載領域だけは、プリント板が大形化に
なるという問題点がある。
上記問題点は、ICが並設される両面プリント
板の一方の面には、該ICの端子列に直交する如
くに信号線パターンと、該ICの実装間隔毎に太
幅で対向した一対のアースパターンと電源パター
ンが形成され、且つICの端子列に並行し、一対
の該アースパターンと電源パターン間に該電源パ
ターンに面パターン接続された一方のバイパスコ
ンデンサ用スルーホールと、該電源パターンに面
パターン接続された他方のバイパスコンデンサ用
スルーホールとが対向して設けられ、他方の面に
は、該ICの端子列に並行する如くに信号線パタ
ーンと、該IOの端子列間に太幅に対向した一対
のアースパターンと電源パターンとが形成され、
且つアース用スルーホールと前記一方のバイパス
コンデンサ用スルーホールとは短冊形アースパタ
ーンで接続され、電源用スルーホールと前記他方
のバイパスコンデンサ用スルーホールとは、短冊
形電源パターンで接続されてなる、本発明による
パターン構造によつて解決される。
板の一方の面には、該ICの端子列に直交する如
くに信号線パターンと、該ICの実装間隔毎に太
幅で対向した一対のアースパターンと電源パター
ンが形成され、且つICの端子列に並行し、一対
の該アースパターンと電源パターン間に該電源パ
ターンに面パターン接続された一方のバイパスコ
ンデンサ用スルーホールと、該電源パターンに面
パターン接続された他方のバイパスコンデンサ用
スルーホールとが対向して設けられ、他方の面に
は、該ICの端子列に並行する如くに信号線パタ
ーンと、該IOの端子列間に太幅に対向した一対
のアースパターンと電源パターンとが形成され、
且つアース用スルーホールと前記一方のバイパス
コンデンサ用スルーホールとは短冊形アースパタ
ーンで接続され、電源用スルーホールと前記他方
のバイパスコンデンサ用スルーホールとは、短冊
形電源パターンで接続されてなる、本発明による
パターン構造によつて解決される。
上記本発明の手段によれば、プリント板の一方
の面と、他方の面に形成されたそれぞれの太幅の
電源パターン及びアースパターンは、格子状に形
成され、この電源パターンの交叉部にICの電源
端子が挿着される電源用スルーホールを、アース
パターンの交叉部にICのアース端子が挿着され
るアース用スルーホールを設けてあり、且つそれ
ぞれの交叉部にバイパスコンデンサ用スルーホー
ルが設けられている。
の面と、他方の面に形成されたそれぞれの太幅の
電源パターン及びアースパターンは、格子状に形
成され、この電源パターンの交叉部にICの電源
端子が挿着される電源用スルーホールを、アース
パターンの交叉部にICのアース端子が挿着され
るアース用スルーホールを設けてあり、且つそれ
ぞれの交叉部にバイパスコンデンサ用スルーホー
ルが設けられている。
よつて、それぞれのICの電源端子、アース端
子に、プリント板の両面から電源及びアースを直
接供給することが可能で、電源およびアースが強
化される。
子に、プリント板の両面から電源及びアースを直
接供給することが可能で、電源およびアースが強
化される。
また、バイパスコンデンサ用スルーホールを適
宜に選択して、バイパスコンデンサを搭載するこ
とが可能であり、安定した電源、アースを供給す
ることができる。
宜に選択して、バイパスコンデンサを搭載するこ
とが可能であり、安定した電源、アースを供給す
ることができる。
なお、両面プリント板であるので、多層プリン
ト板、或いはミニバスに比較して、低コストであ
る。
ト板、或いはミニバスに比較して、低コストであ
る。
以下図示実施例により、本発明の要旨を具体的
に説明する。なお全図を通じて同一符号は同一対
象物を示す。
に説明する。なお全図を通じて同一符号は同一対
象物を示す。
第１図は本発明の１実施例で、ａは要部平面
図、ｂは交叉部の詳細平面図である。
図、ｂは交叉部の詳細平面図である。
両面プリント板の、IC実装面には、ICの端子
列に直交する如くに実線で示す信号線パターン２
７と、IC実装位置９間隔毎に太幅（例えば５mm
以上）で対向した一対のアースパターン２１と電
源パターン２２とが形成されている。
列に直交する如くに実線で示す信号線パターン２
７と、IC実装位置９間隔毎に太幅（例えば５mm
以上）で対向した一対のアースパターン２１と電
源パターン２２とが形成されている。
また、プリント板の他方の半田付けされる面に
は、ICの端子列に並行する如くに点線で示す信
号線パターン３７と、ICの端子列間に太幅で対
向した一対のアースパターン３１と電源パターン
３２が形成されている。
は、ICの端子列に並行する如くに点線で示す信
号線パターン３７と、ICの端子列間に太幅で対
向した一対のアースパターン３１と電源パターン
３２が形成されている。
電源パターン２２と電源パターン３２との交叉
部で、電源パターン２２には、対向するアースパ
ターン２１方向に角形に突出して面パターンの櫛
形凸部２５が設けられている。一方この櫛形凸部
２５に対応して、逃げとなる櫛形凹部２４が、ア
ースパターン２１に設けられている。
部で、電源パターン２２には、対向するアースパ
ターン２１方向に角形に突出して面パターンの櫛
形凸部２５が設けられている。一方この櫛形凸部
２５に対応して、逃げとなる櫛形凹部２４が、ア
ースパターン２１に設けられている。
櫛形凹部２４の１角には、アースパターン２１
とは面接続されたバイパスコンデンサ用スルーホ
ール３４が設けられており、また櫛形凸部２５の
１角には、バイパスコンデンサ用スルーホール３
４に対向して、電源パターン２２に面接続された
バイパスコンデンサ用スルーホール３６が設けら
れている。
とは面接続されたバイパスコンデンサ用スルーホ
ール３４が設けられており、また櫛形凸部２５の
１角には、バイパスコンデンサ用スルーホール３
４に対向して、電源パターン２２に面接続された
バイパスコンデンサ用スルーホール３６が設けら
れている。
一方、半田付けされる面には、アース用スルー
ホール１１とバイパスコンデンサ用スルーホール
３４とを、面接続する矩冊形アースパターン３３
が形成されている。
ホール１１とバイパスコンデンサ用スルーホール
３４とを、面接続する矩冊形アースパターン３３
が形成されている。
また、他方では、電源用スルーホール１０とバ
イパスコンデンサ用スルーホール３６とを、面接
続する短冊形アースパターン３５が形成されてい
る。
イパスコンデンサ用スルーホール３６とを、面接
続する短冊形アースパターン３５が形成されてい
る。
本発明は上述のように構成されているので、そ
れぞれのICの電源端子に、それぞれが太幅の電
源パターン２２と電源パターン３２とから、電源
用スルーホール１０を介して、電源を供給するこ
とができる。
れぞれのICの電源端子に、それぞれが太幅の電
源パターン２２と電源パターン３２とから、電源
用スルーホール１０を介して、電源を供給するこ
とができる。
一方、それぞれのICのアース端子は、それぞ
れが太幅のアースパターン２１とアースパターン
３１から、アース用スルーホール１１を介して、
アース接続されており、電源およびアースが強化
されている。
れが太幅のアースパターン２１とアースパターン
３１から、アース用スルーホール１１を介して、
アース接続されており、電源およびアースが強化
されている。
また、対をなすバイパスコンデンサ用スルーホ
ール３４は、バイパスコンデンサ用スルーホール
３６を適宜に選択して、バイパスコンデンサを搭
載することが可能であり、安定した電源、アース
を供給することができる。
ール３４は、バイパスコンデンサ用スルーホール
３６を適宜に選択して、バイパスコンデンサを搭
載することが可能であり、安定した電源、アース
を供給することができる。
なお、両面プリント板であるので、低コストで
あることは勿論であるが、さらにまた、アースパ
ターン、電源パターンは太幅で、且つこれらに接
続されたパターンは角形の面パターンである。よ
つて、フオトマスクのパターン形成にあたり、自
動製図機より、より高能率の手動手段を採用する
ことが可能であり、低コスト化がさらに一段と進
められる。
あることは勿論であるが、さらにまた、アースパ
ターン、電源パターンは太幅で、且つこれらに接
続されたパターンは角形の面パターンである。よ
つて、フオトマスクのパターン形成にあたり、自
動製図機より、より高能率の手動手段を採用する
ことが可能であり、低コスト化がさらに一段と進
められる。
以上説明したように本発明は、両面プリント板
を採用することができ、低コストであり、また電
源、アースの供給が強化、安定している等、実用
上で極めて優れた効果がある。
を採用することができ、低コストであり、また電
源、アースの供給が強化、安定している等、実用
上で極めて優れた効果がある。
第１図は本発明の１実施例で、ａは要部平面
図、ｂは交叉部の詳細平面図、第２図は従来のパ
ターン構造を示す。ａはプリント板の断面図、ｂ
は電源層の平面図、ｃはアース層の平面図であ
る。 図において、１，２は信号層、３は電源層、４
はアース層、５，６，２２，３２は電源パター
ン、７，８，２１，３１はアースパターン、９は
IC実装位置、１０は電源用スルーホール、１１
はアース用スルーホール、１２は信号用スルーホ
ール、２７，３７は信号線パターン、３３，３５
は短冊形アースパターン、３４及び３６は、バイ
パスコンデンサ用スルーホールをそれぞれ示す。
図、ｂは交叉部の詳細平面図、第２図は従来のパ
ターン構造を示す。ａはプリント板の断面図、ｂ
は電源層の平面図、ｃはアース層の平面図であ
る。 図において、１，２は信号層、３は電源層、４
はアース層、５，６，２２，３２は電源パター
ン、７，８，２１，３１はアースパターン、９は
IC実装位置、１０は電源用スルーホール、１１
はアース用スルーホール、１２は信号用スルーホ
ール、２７，３７は信号線パターン、３３，３５
は短冊形アースパターン、３４及び３６は、バイ
パスコンデンサ用スルーホールをそれぞれ示す。
Claims (1)
- １ ICが並設される両面プリント板の一方の面
には、該ICの端子列に直交する如くに信号線パ
ターンと、該ICの実装間隔毎に太幅で対向した
一対のアースパターンと電源パターンとが形成さ
れ、且つ該ICの端子列に並行し、一対の該アー
スパターンと電源パターン間に該アースパターン
に面パターン接続された一方のバイパスコンデン
サ用スルーホールと、該電源パターンに面パター
ン接続された他方のバイパスコンデンサ用スルー
ホールとが対向して設けられ、他方の面には、該
ICの端子列に並行する如くに信号線パターンと、
該ICの端子列間に太幅で対向した一対のアース
パターンと電源パターンとが形成され、且つアー
ス用スルーホールと前記一方のバイパスコンデン
サ用スルーホールとは、短冊形アースパターンで
接続され、電源用スルーホールと前記他方のバイ
パスコンデンサ用スルーホールとは、短冊形電源
パターンで接続されてなることを特徴とするプリ
ント板のパターン構造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12860684A JPS617684A (ja) | 1984-06-22 | 1984-06-22 | プリント板のパタ−ン構造 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP12860684A JPS617684A (ja) | 1984-06-22 | 1984-06-22 | プリント板のパタ−ン構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS617684A JPS617684A (ja) | 1986-01-14 |
| JPH0147032B2 true JPH0147032B2 (ja) | 1989-10-12 |
Family
ID=14988932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP12860684A Granted JPS617684A (ja) | 1984-06-22 | 1984-06-22 | プリント板のパタ−ン構造 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS617684A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6226600B2 (ja) * | 2013-07-18 | 2017-11-08 | キヤノン株式会社 | プリント回路板 |
-
1984
- 1984-06-22 JP JP12860684A patent/JPS617684A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS617684A (ja) | 1986-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4772762A (en) | Printed board | |
| JPH0147032B2 (ja) | ||
| JPH0227836B2 (ja) | ||
| JP3070365B2 (ja) | プリント配線板 | |
| JPS629755Y2 (ja) | ||
| JPH0766543A (ja) | プリント基板 | |
| JPH01290283A (ja) | 混成集積回路用厚膜印刷基板 | |
| JPH0211032B2 (ja) | ||
| JP2646710B2 (ja) | Ｓｏｐ型ｓｍｄの両面実装プリント板 | |
| JP3873346B2 (ja) | 配線回路基板 | |
| JPH0611531Y2 (ja) | 回路基板装置 | |
| JPH056683Y2 (ja) | ||
| JPS59180470U (ja) | プリント基板の接続構造 | |
| JPS6141272Y2 (ja) | ||
| JPS5897890A (ja) | プリント配線基板 | |
| JPH06342964A (ja) | 片面プリント配線板 | |
| JPH0230843Y2 (ja) | ||
| JPH0629164U (ja) | 両面実装プリント配線基板 | |
| JPS643354B2 (ja) | ||
| JPH10163582A (ja) | リフロー半田付け用プリント基板 | |
| JP2528436B2 (ja) | 回路基板装置の製造方法 | |
| JPH0255957B2 (ja) | ||
| JPH10190163A (ja) | プリント基板 | |
| JPS61189695A (ja) | 多層プリント板の配線パタ−ン構造 | |
| JPS58175889A (ja) | 容量性多層プリント基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |