JPH0147034B2 - - Google Patents
Info
- Publication number
- JPH0147034B2 JPH0147034B2 JP20004484A JP20004484A JPH0147034B2 JP H0147034 B2 JPH0147034 B2 JP H0147034B2 JP 20004484 A JP20004484 A JP 20004484A JP 20004484 A JP20004484 A JP 20004484A JP H0147034 B2 JPH0147034 B2 JP H0147034B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- chip
- mosfet
- type dual
- conductive pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003321 amplification Effects 0.000 claims description 15
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 15
- 230000009977 dual effect Effects 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
- Structure Of Printed Boards (AREA)
Description
【発明の詳細な説明】
〔発明の目的〕
本発明はプリント基板に面付けされたチツプ型
デユアルゲートMOSFETを増巾素子とするテレ
ビジヨンチユーナの高周波増巾回路に関するもの
である。
デユアルゲートMOSFETを増巾素子とするテレ
ビジヨンチユーナの高周波増巾回路に関するもの
である。
近年、高周波増巾回路部品のチツプ化が急速に
進行しており、テレビジヨンチユーナにおいて
も、小型、高密度実装および高性能化のために大
巾に導入されている。しかし、部品の小型化によ
り、その実装上の高周波特性における欠点も次第
に明らかになりつゝある。以下第２図によつて従
来例の欠点を説明する。
進行しており、テレビジヨンチユーナにおいて
も、小型、高密度実装および高性能化のために大
巾に導入されている。しかし、部品の小型化によ
り、その実装上の高周波特性における欠点も次第
に明らかになりつゝある。以下第２図によつて従
来例の欠点を説明する。
第２図イはチツプ型デユアルゲートMOSFET
１の従来の実装例で、２はドレイン、３は第１ゲ
ート、４は第２ゲート、５はソースのそれぞれの
電極を示している。この従来例は50MHz以下の比
較的低い周波数帯における実装例であるが、以下
述べるような問題がある。すなわち、チツプ部品
であるため、信号入力側の第１ゲート３と出力側
のドレイン２との空間距離が非常に小さいので空
間や基板を介して不要な伝送量が発生し、その値
が無視できない程度の値になる。特にテレビジヨ
ンチユーナにおいては、高周波増巾回路はテレビ
セツトの利得制御ループを構成するため、この問
題は最大利得制御量を大巾に減少させ、強電界地
域での面像の乱れ等、画質劣化の原因になる。
１の従来の実装例で、２はドレイン、３は第１ゲ
ート、４は第２ゲート、５はソースのそれぞれの
電極を示している。この従来例は50MHz以下の比
較的低い周波数帯における実装例であるが、以下
述べるような問題がある。すなわち、チツプ部品
であるため、信号入力側の第１ゲート３と出力側
のドレイン２との空間距離が非常に小さいので空
間や基板を介して不要な伝送量が発生し、その値
が無視できない程度の値になる。特にテレビジヨ
ンチユーナにおいては、高周波増巾回路はテレビ
セツトの利得制御ループを構成するため、この問
題は最大利得制御量を大巾に減少させ、強電界地
域での面像の乱れ等、画質劣化の原因になる。
第２図ロはこの問題を改善することを意図した
従来例で、６，７はアースラウンド、８，９は接
地用のチツプコンデンサである。しかしこの従来
例の接地用コンデンサ８，９の接地効果はVHF
のローバンドからUHF帯までを満足させるには
不充分である。したがつてチツプ型デユアルゲー
トMOSFET１の下面に配線された導電パターン
は、第３図ａの等価回路が示すように完全なアー
ス電位にはなり得ず、第１ゲート３とドレイン２
との間に結合が残る。以上述べたように、従来例
第２図ロのパターン配置ではアイソレーシヨンの
良好な特性がえられず、かつ最大利得制御量の大
巾な改善は期待するこができない。
従来例で、６，７はアースラウンド、８，９は接
地用のチツプコンデンサである。しかしこの従来
例の接地用コンデンサ８，９の接地効果はVHF
のローバンドからUHF帯までを満足させるには
不充分である。したがつてチツプ型デユアルゲー
トMOSFET１の下面に配線された導電パターン
は、第３図ａの等価回路が示すように完全なアー
ス電位にはなり得ず、第１ゲート３とドレイン２
との間に結合が残る。以上述べたように、従来例
第２図ロのパターン配置ではアイソレーシヨンの
良好な特性がえられず、かつ最大利得制御量の大
巾な改善は期待するこができない。
本発明はこの問題を解決することを意図するも
のであつて、チツプ型デユアルゲートMOSFET
を高周波増巾回路の増巾素子とするテレビジヨン
チユーナにおいて、強電界地域におけるAGC動
作が完壁に行なわれ、画質の良好な映像をうるこ
とのできる高周波増巾回路を提供することを目的
とするものである。
のであつて、チツプ型デユアルゲートMOSFET
を高周波増巾回路の増巾素子とするテレビジヨン
チユーナにおいて、強電界地域におけるAGC動
作が完壁に行なわれ、画質の良好な映像をうるこ
とのできる高周波増巾回路を提供することを目的
とするものである。
本発明のテレビジヨンチユーナの高周波増巾回
路は、チツプ型デユアルゲートMOSFETを高周
波増巾回路の増巾素子とするテレビジヨンチユー
ナにおいて、プリント基板に面付けされた前記チ
ツプ型MOSFETの相対向する第１ゲートとドレ
インの２電極間に導電パターンを設け、この導電
パターンを前記チツプ型MOSFETの電極のない
両側面の方向に延長し、これをその延長方向に設
けたアースラウンドに接続したことを特徴とす
る。
路は、チツプ型デユアルゲートMOSFETを高周
波増巾回路の増巾素子とするテレビジヨンチユー
ナにおいて、プリント基板に面付けされた前記チ
ツプ型MOSFETの相対向する第１ゲートとドレ
インの２電極間に導電パターンを設け、この導電
パターンを前記チツプ型MOSFETの電極のない
両側面の方向に延長し、これをその延長方向に設
けたアースラウンドに接続したことを特徴とす
る。
本発明の実施例を第１図について説明する。同
図において１はチツプ型デユアルゲート
MOSFET、２はドレイン、３は第１ゲート、４
は第２ゲート、５はソースである。１０は第１ゲ
ート３および第２ゲート４と、相対向するドレイ
ン２およびソース５との間に設けた導電パターン
で、チツプ型MOSFET１の電極のない両側面の
方向に延長され、配線基板に設けたアースラウン
ド１１，１２に接続されている。
図において１はチツプ型デユアルゲート
MOSFET、２はドレイン、３は第１ゲート、４
は第２ゲート、５はソースである。１０は第１ゲ
ート３および第２ゲート４と、相対向するドレイ
ン２およびソース５との間に設けた導電パターン
で、チツプ型MOSFET１の電極のない両側面の
方向に延長され、配線基板に設けたアースラウン
ド１１，１２に接続されている。
以上述べたように、本発明においては、第１ゲ
ート３および第２ゲート４と相対向するドレイン
２およびソース５との間に導電パターン１０を設
け、その両端をアースラウンド１１，１２に接続
することによつて第１ゲート３とドレイン２との
間を第３図ｂの等価回路が示すように完全に接地
した状態にすることができる。したがつて第１ゲ
ートのラウンドからドレインのラウンドへの伝送
量および高周波増巾回路の利得制御を第４図およ
び第５図に示すように大巾に改善することができ
る。なお、第４図および第５図において、イは第
２図イの従来例、ロは第２図ロの従来例、ハは本
発明の特性をそれぞれ示している。さらに本発明
はチツプ型デユアルゲートMOSFETをプリント
基板に面付けするに当つてラウンド間の電気的接
合を大巾に減少させる利点をも有する。
ート３および第２ゲート４と相対向するドレイン
２およびソース５との間に導電パターン１０を設
け、その両端をアースラウンド１１，１２に接続
することによつて第１ゲート３とドレイン２との
間を第３図ｂの等価回路が示すように完全に接地
した状態にすることができる。したがつて第１ゲ
ートのラウンドからドレインのラウンドへの伝送
量および高周波増巾回路の利得制御を第４図およ
び第５図に示すように大巾に改善することができ
る。なお、第４図および第５図において、イは第
２図イの従来例、ロは第２図ロの従来例、ハは本
発明の特性をそれぞれ示している。さらに本発明
はチツプ型デユアルゲートMOSFETをプリント
基板に面付けするに当つてラウンド間の電気的接
合を大巾に減少させる利点をも有する。
第１図：本発明のチツプ型デユアルゲート
MOSFETのプリント基板への実装の実施例、第
２図：イ，ロは従来のチツプ型デユアルゲート
MOSFETのプリント基板への実装例、第３図：
チツプ型デユアルゲートMOSFETの第１ゲート
とドレイン間の等価回路図でａは従来例、ｂは本
発明、第４図：チツプ型デユアルゲート
MOSFETの第１ゲートのラウンドからドレイン
のラウンドへの伝送量（相対値）を示すグラフ、
第５図：チツプ型デユアルゲートMOSFETによ
る高周波増巾回路の利得制御量（300MHz）を示
すグラフ。 １…チツプ型デユアルゲートMOSFET、２…
ドレイン、３…第１ゲート、４…第２ゲート、５
…ソース、６，７…アースラウンド、８，９…接
地コンデンサ、１０…導電パターン、１１，１２
…アースラウンド。
MOSFETのプリント基板への実装の実施例、第
２図：イ，ロは従来のチツプ型デユアルゲート
MOSFETのプリント基板への実装例、第３図：
チツプ型デユアルゲートMOSFETの第１ゲート
とドレイン間の等価回路図でａは従来例、ｂは本
発明、第４図：チツプ型デユアルゲート
MOSFETの第１ゲートのラウンドからドレイン
のラウンドへの伝送量（相対値）を示すグラフ、
第５図：チツプ型デユアルゲートMOSFETによ
る高周波増巾回路の利得制御量（300MHz）を示
すグラフ。 １…チツプ型デユアルゲートMOSFET、２…
ドレイン、３…第１ゲート、４…第２ゲート、５
…ソース、６，７…アースラウンド、８，９…接
地コンデンサ、１０…導電パターン、１１，１２
…アースラウンド。
Claims (1)
- １ チツプ型デユアルゲートMOSFETを高周波
増巾回路の増巾素子とするテレビジヨンチユーナ
において、プリント基板に面付けされた前記チツ
プ型MOSFETの相対向する第１ゲートとドレイ
ンの２電極間に導電パターンを設け、この導電パ
ターンを前記チツプ型MOSFETの電極のない両
側面の方向に延長し、これをその延長方向に設け
たアースラウンドを接続したことを特徴とするテ
レビジヨンチユーナの高周波増巾回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59200044A JPS6178193A (ja) | 1984-09-25 | 1984-09-25 | テレビジヨンチユ−ナの高周波増巾回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59200044A JPS6178193A (ja) | 1984-09-25 | 1984-09-25 | テレビジヨンチユ−ナの高周波増巾回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6178193A JPS6178193A (ja) | 1986-04-21 |
| JPH0147034B2 true JPH0147034B2 (ja) | 1989-10-12 |
Family
ID=16417891
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59200044A Granted JPS6178193A (ja) | 1984-09-25 | 1984-09-25 | テレビジヨンチユ−ナの高周波増巾回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6178193A (ja) |
-
1984
- 1984-09-25 JP JP59200044A patent/JPS6178193A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6178193A (ja) | 1986-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4796079A (en) | Chip component providing rf suppression | |
| US4353132A (en) | Double superheterodyne tuner | |
| CN1521884A (zh) | 高频电路 | |
| KR100269159B1 (ko) | 튜너 회로 설계 방법 | |
| JPH0147034B2 (ja) | ||
| DE69721217T2 (de) | Gerät mit schaltungselement und übertragungsleitung | |
| JPS6121880Y2 (ja) | ||
| US3947629A (en) | Television receiver I. F. circuitry | |
| EP0169694B1 (en) | Component providing high frequency signal suppression | |
| JPS60158732A (ja) | テレビ用アンテナ | |
| JPS5834811Y2 (ja) | Ｕｈｆ−ｖｈｆ組合せチュ−ナ | |
| JPS6143312Y2 (ja) | ||
| JP3099668B2 (ja) | 電子チューナー | |
| JPH0728183B2 (ja) | チューナの高周波増幅器 | |
| JPH0218606Y2 (ja) | ||
| JPH0638501Y2 (ja) | Ｕｈｆチューナ | |
| JP4024140B2 (ja) | 衛星放送受信用コンバータ | |
| JPH0339959Y2 (ja) | ||
| JP3028534B2 (ja) | 電子チューナ | |
| JPS59201590A (ja) | 映像信号回路 | |
| JPH0611603Y2 (ja) | マイクロストリップ共振器 | |
| JPH0728164B2 (ja) | 可変同調バンドパスフィルタ | |
| JPH0311973Y2 (ja) | ||
| JPS6110366Y2 (ja) | ||
| JP3633079B2 (ja) | Ｔｖチューナのアンテナ回路 |