JPH0728183B2 - チューナの高周波増幅器 - Google Patents
チューナの高周波増幅器Info
- Publication number
- JPH0728183B2 JPH0728183B2 JP62247074A JP24707487A JPH0728183B2 JP H0728183 B2 JPH0728183 B2 JP H0728183B2 JP 62247074 A JP62247074 A JP 62247074A JP 24707487 A JP24707487 A JP 24707487A JP H0728183 B2 JPH0728183 B2 JP H0728183B2
- Authority
- JP
- Japan
- Prior art keywords
- tuner
- mosfet
- high frequency
- frequency amplifier
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、テレビジョンやビデオ映像機器に使用される
チューナの高周波増幅器に関するものである。
チューナの高周波増幅器に関するものである。
従来の技術 従来のこの種のチューナの高周波増幅器を図面に基づい
て説明する。第５図は実際のプリント基板にチューナの
高周波増幅器チップ部品を装着したレイアウト図、第６
図はその回路図を示す。第６図において、デュアルゲー
トMOSFET1のソース（Ｓ）端子は高周波バイパス用コン
デンサ2,3を介してアースに接続され、RF・AGC信号が入
力されるゲート２（G2）端子とアース間には高周波バイ
パス用コンデンサ４が接続されており、ゲート１（G1）
端子を高周波信号が入力される入力端子とし、ドレイン
（Ｄ）端子を出力端子としている。第５図において、高
周波バイパス用コンデンサ2,3,4はデュアルゲートMOSFE
T1の素体の下を通過し、かつアース部に接続されたプリ
ントパターンであるアースパターン５に、ソース（Ｓ）
端子とゲート２（G2）端子よりそれぞれ独立に接続して
いる。このアースパターン５の構成により、デュアルゲ
ートMOSFET1の入出力のシールド効果を高め、RF・AGC信
号によるピンチオフ電圧における伝送特性の改善を図っ
てきた。
て説明する。第５図は実際のプリント基板にチューナの
高周波増幅器チップ部品を装着したレイアウト図、第６
図はその回路図を示す。第６図において、デュアルゲー
トMOSFET1のソース（Ｓ）端子は高周波バイパス用コン
デンサ2,3を介してアースに接続され、RF・AGC信号が入
力されるゲート２（G2）端子とアース間には高周波バイ
パス用コンデンサ４が接続されており、ゲート１（G1）
端子を高周波信号が入力される入力端子とし、ドレイン
（Ｄ）端子を出力端子としている。第５図において、高
周波バイパス用コンデンサ2,3,4はデュアルゲートMOSFE
T1の素体の下を通過し、かつアース部に接続されたプリ
ントパターンであるアースパターン５に、ソース（Ｓ）
端子とゲート２（G2）端子よりそれぞれ独立に接続して
いる。このアースパターン５の構成により、デュアルゲ
ートMOSFET1の入出力のシールド効果を高め、RF・AGC信
号によるピンチオフ電圧における伝送特性の改善を図っ
てきた。
発明が解決しようとする問題点 テレビジョンの画質はチューナの性能に左右される所が
多く、その中でもチューナのS/N特性と混変調歪などの
ビート妨害に依存している。特に、強電界入力時のチュ
ーナの高周波増幅器の混変調歪はどうしても悪くなりが
ちであり、それを防ぐためにチューナの高周波増幅器の
RF・AGCディレイを早く設定していたために画質S/Nが損
なわれていた。第７図に、ゲインリダクション量に対す
るS/N領域Ａと混変調歪の領域ＢとRF・AGCディレイＣを
60dBμに設定した場合とを示す。
多く、その中でもチューナのS/N特性と混変調歪などの
ビート妨害に依存している。特に、強電界入力時のチュ
ーナの高周波増幅器の混変調歪はどうしても悪くなりが
ちであり、それを防ぐためにチューナの高周波増幅器の
RF・AGCディレイを早く設定していたために画質S/Nが損
なわれていた。第７図に、ゲインリダクション量に対す
るS/N領域Ａと混変調歪の領域ＢとRF・AGCディレイＣを
60dBμに設定した場合とを示す。
また、デュアルゲートMOSFET1の特徴として、入力容
量、出力容量、帰還容量はともにトランジスタに比べて
極端に小さいが、反面入力インピーダンス、出力インピ
ーダンスが非常に高く、そのために入出力間が結合しや
すくなる。強電解入力時にはAGC信号がピンチオフ電圧
となるが、デュアルゲートMOSFET1の入出力間が結合し
ていると、伝送特性が悪くなって、混変調歪を起こしや
すくなっている。
量、出力容量、帰還容量はともにトランジスタに比べて
極端に小さいが、反面入力インピーダンス、出力インピ
ーダンスが非常に高く、そのために入出力間が結合しや
すくなる。強電解入力時にはAGC信号がピンチオフ電圧
となるが、デュアルゲートMOSFET1の入出力間が結合し
ていると、伝送特性が悪くなって、混変調歪を起こしや
すくなっている。
本発明は上記問題点を解決するものであり、強電界入力
時の混変調歪を改善し、テレビジョンの画質を改善する
チューナの高周波増幅器を提供することを目的とするも
のである。
時の混変調歪を改善し、テレビジョンの画質を改善する
チューナの高周波増幅器を提供することを目的とするも
のである。
問題点を解決するための手段 上記問題点を解決するため本発明は、デュアルゲートMO
SFETの四極モールドタイプを、それぞれの四極が対応す
るプリントパターンに接続してプリント基板に面付けし
たチューナの高周波増幅器であって、前記MOSFETのAGC
ゲート端子に接続されたプリントパターンを前記MOSFET
の素体の下を通過させて高周波パイパス用コンデンサに
接続し、前記コンデンサの他端を前記MOSFETのソース端
子に接続したものである。
SFETの四極モールドタイプを、それぞれの四極が対応す
るプリントパターンに接続してプリント基板に面付けし
たチューナの高周波増幅器であって、前記MOSFETのAGC
ゲート端子に接続されたプリントパターンを前記MOSFET
の素体の下を通過させて高周波パイパス用コンデンサに
接続し、前記コンデンサの他端を前記MOSFETのソース端
子に接続したものである。
作用 上記構成によれば、MOSFETのAGCゲート端子に接続され
たプリントパターンをMOSFETの素体の下を通過させて高
周波バイパス用コンデンサに接続し、このコンデンサの
他端をMOSFETのソース端子に接続したことにより、高周
波増幅器としてのデュアルゲートMOSFETの入出力間の結
合が減少し、AGC信号のピンチオフ電圧付近における伝
送特性が良好となり、チューナとしての強電界入力時の
混変調歪は大幅に改善される。
たプリントパターンをMOSFETの素体の下を通過させて高
周波バイパス用コンデンサに接続し、このコンデンサの
他端をMOSFETのソース端子に接続したことにより、高周
波増幅器としてのデュアルゲートMOSFETの入出力間の結
合が減少し、AGC信号のピンチオフ電圧付近における伝
送特性が良好となり、チューナとしての強電界入力時の
混変調歪は大幅に改善される。
実施例 以下、本発明の一実施例を図面に基づいて説明する。第
５図および第６図の従来例と同一の構成部品には同一の
符号を付している。
５図および第６図の従来例と同一の構成部品には同一の
符号を付している。
第１図は本発明のチューナの高周波増幅器のチップ部品
を実際にプリント基板に装着したレイアウト図を示す。
第１図において、デュアルゲートMOSFET1のAGCゲート端
子のゲート２（G2）端子に接続されたプリントパターン
６をデュアルゲートMOSFET1の素体の下を通過させて後
に高周波バイパス用コンデンサ４に接続し、このコンデ
ンサ４の他端をデュアルゲートMOSFET1のソース端子に
接続している。さらにそのソース端子とアース間には高
周波バイパス用コンデンサ2,3を接続している。第２図
は上記チューナの高周波増幅器の回路図を示している。
を実際にプリント基板に装着したレイアウト図を示す。
第１図において、デュアルゲートMOSFET1のAGCゲート端
子のゲート２（G2）端子に接続されたプリントパターン
６をデュアルゲートMOSFET1の素体の下を通過させて後
に高周波バイパス用コンデンサ４に接続し、このコンデ
ンサ４の他端をデュアルゲートMOSFET1のソース端子に
接続している。さらにそのソース端子とアース間には高
周波バイパス用コンデンサ2,3を接続している。第２図
は上記チューナの高周波増幅器の回路図を示している。
このように、デュアルゲートMOSFET1の素体の下にゲー
ト２（G2）端子に接続されたプリントパターン６を設け
ることにより、AGC信号のピンチオフ電圧における混変
調歪を大幅に改善できる。以下、その原理について詳し
く説明する。
ト２（G2）端子に接続されたプリントパターン６を設け
ることにより、AGC信号のピンチオフ電圧における混変
調歪を大幅に改善できる。以下、その原理について詳し
く説明する。
デュアルゲートMOSFET1は３次歪を少なくするために、
第３図に示すように、２ヶのシングルゲートMOSFET7,8
のカスゲート接続した構成となっている。AGCはゲート
２（G2）端子に印加してリバースAGC信号を加えていく
が、そのとき、ゲート１（G1）端子にも若干リバースAG
C信号が加わる原理となっている。デュアルゲートMOSFE
T1の動作原理からも、デュアルゲートMOSFET1の混変調
歪としては、弱電界時または中電界時ではゲート１
（G1）端子側である前段MOSFET7の混変調歪が支配的で
あり、中電界時または強電界時ではゲート２（G2）端子
側である後段MOSFET8の混変調歪が支配的となる。
第３図に示すように、２ヶのシングルゲートMOSFET7,8
のカスゲート接続した構成となっている。AGCはゲート
２（G2）端子に印加してリバースAGC信号を加えていく
が、そのとき、ゲート１（G1）端子にも若干リバースAG
C信号が加わる原理となっている。デュアルゲートMOSFE
T1の動作原理からも、デュアルゲートMOSFET1の混変調
歪としては、弱電界時または中電界時ではゲート１
（G1）端子側である前段MOSFET7の混変調歪が支配的で
あり、中電界時または強電界時ではゲート２（G2）端子
側である後段MOSFET8の混変調歪が支配的となる。
本発明ではデュアルゲートMOSFET1の素体の下にゲート
２（G2）端子に接続されたプリントパターン６を通過さ
せて高周波バイパス用コンデンサ４に接続し、このコン
デンサ４の他端をソース電極に接続することにより、前
段MOSFET7の入出力間のシールド効果をほとんど損する
ことなく、後段MOSFET8の入出力間のシールド効果を大
きく高めて伝送特性の改善を行い、このことにより、強
電界時での混変調歪を大幅に改善できる。
２（G2）端子に接続されたプリントパターン６を通過さ
せて高周波バイパス用コンデンサ４に接続し、このコン
デンサ４の他端をソース電極に接続することにより、前
段MOSFET7の入出力間のシールド効果をほとんど損する
ことなく、後段MOSFET8の入出力間のシールド効果を大
きく高めて伝送特性の改善を行い、このことにより、強
電界時での混変調歪を大幅に改善できる。
第４図は本発明により、混変調歪の領域Ｂ′が低減した
場合を示し、これによりRF・AGCディレイＣ′を66dBμ
に設定でき、S/N領域Ａに対して余裕をもたせることが
できる。第４図において、破線は、従来の混変調歪の領
域Ｂを示している。
場合を示し、これによりRF・AGCディレイＣ′を66dBμ
に設定でき、S/N領域Ａに対して余裕をもたせることが
できる。第４図において、破線は、従来の混変調歪の領
域Ｂを示している。
このように、チューナ高周波増幅回路の混変調歪の低減
効果により、テレビジョンの画質S/Nの大幅な改善が得
られる。
効果により、テレビジョンの画質S/Nの大幅な改善が得
られる。
発明の効果 以上のように本発明によれば、チューナの高周波増幅器
における強電界入力時の伝送特性を優れたものにでき、
特に混変調歪については大幅に低減できる。このチュー
ナの高周波増幅回路の混変調歪の低減効果により、テレ
ビジョンの画質S/Nに大幅な改善を得ることができ、そ
の効果は大なるものがある。
における強電界入力時の伝送特性を優れたものにでき、
特に混変調歪については大幅に低減できる。このチュー
ナの高周波増幅回路の混変調歪の低減効果により、テレ
ビジョンの画質S/Nに大幅な改善を得ることができ、そ
の効果は大なるものがある。
第１図は本発明の一実施例であるチューナの高周波増幅
器のチップ部品をプリント基板へ装着した状態を示すレ
イアウト図、第２図は同チューナの高周波増幅器の回路
図、第３図はデュアルゲートMOSFETの動作原理よりみた
内部構造図、第４図は同チューナの高周波増幅器のゲイ
ンリダクションに対するS/N領域と混変調歪の領域を示
し、RF・AGCディレイを66dBμに設定した場合を示す特
性図、第５図は従来のチューナの高周波増幅器のチップ
部品をプリント基板へ装着した状態を示すレイアウト
図、第６図は従来のチューナの高周波増幅器の回路図、
第７図は従来のチューナの高周波増幅器のゲインリダク
ションに対するS/N領域と混変調歪の領域を示し、RF・A
GCディレイを60dBμに設定した場合を示す特性図であ
る。 １……デュアルゲートMOSFET、2,3,4……高周波バイパ
ス用コンデンサ、５……アースパターン、６……ゲート
２（G2）端子と高周波バイパス用コンデンサを接続する
プリントパターン。
器のチップ部品をプリント基板へ装着した状態を示すレ
イアウト図、第２図は同チューナの高周波増幅器の回路
図、第３図はデュアルゲートMOSFETの動作原理よりみた
内部構造図、第４図は同チューナの高周波増幅器のゲイ
ンリダクションに対するS/N領域と混変調歪の領域を示
し、RF・AGCディレイを66dBμに設定した場合を示す特
性図、第５図は従来のチューナの高周波増幅器のチップ
部品をプリント基板へ装着した状態を示すレイアウト
図、第６図は従来のチューナの高周波増幅器の回路図、
第７図は従来のチューナの高周波増幅器のゲインリダク
ションに対するS/N領域と混変調歪の領域を示し、RF・A
GCディレイを60dBμに設定した場合を示す特性図であ
る。 １……デュアルゲートMOSFET、2,3,4……高周波バイパ
ス用コンデンサ、５……アースパターン、６……ゲート
２（G2）端子と高周波バイパス用コンデンサを接続する
プリントパターン。
Claims (1)
- 【請求項１】デュアルゲートMOSFETの四極モールドタイ
プを、それぞれの四極を対応するプリントパターンに接
続してプリント基板に面付けしたチューナの高周波増幅
器であって、前記MOSFETのAGCゲート端子に接続された
プリントパターンを前記MOSFETの素体の下を通過させて
高周波バイパス用コンデンサに接続し、前記コンデンサ
の他端を前記MOSFETのソース端子に接続したチューナの
高周波増幅器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247074A JPH0728183B2 (ja) | 1987-09-29 | 1987-09-29 | チューナの高周波増幅器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62247074A JPH0728183B2 (ja) | 1987-09-29 | 1987-09-29 | チューナの高周波増幅器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6489605A JPS6489605A (en) | 1989-04-04 |
| JPH0728183B2 true JPH0728183B2 (ja) | 1995-03-29 |
Family
ID=17158042
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62247074A Expired - Fee Related JPH0728183B2 (ja) | 1987-09-29 | 1987-09-29 | チューナの高周波増幅器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0728183B2 (ja) |
-
1987
- 1987-09-29 JP JP62247074A patent/JPH0728183B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6489605A (en) | 1989-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0738337A (ja) | 低歪カスケード回路 | |
| JPH0376609B2 (ja) | ||
| TW398142B (en) | Automatic gain control circuit with low distortion | |
| JPH0728183B2 (ja) | チューナの高周波増幅器 | |
| JPH0669829A (ja) | Ｉｃ化受信装置 | |
| JP2002176371A (ja) | Ｕｈｆテレビジョンチューナの高周波増幅回路 | |
| JP3283968B2 (ja) | 伝送線路スイッチ | |
| JP2659573B2 (ja) | Ｉｃ化受信機 | |
| JP3332657B2 (ja) | ミキサ回路 | |
| JPH04361410A (ja) | 広帯域増幅装置 | |
| JPS6354005A (ja) | テレビジヨンチユ−ナの中間周波数増幅装置 | |
| KR890004653Y1 (ko) | 유선텔레비젼 튜너의 중간주파수 회로 | |
| JPH01166624A (ja) | 受信回路 | |
| JP2000068750A (ja) | Ｍｏｓミキサ回路 | |
| JPH10261926A (ja) | 可変抵抗器とそれを用いた利得制御増幅回路及びミクサ回路 | |
| KR20030079894A (ko) | 저잡음 및 이미지 억압의 헤테로다인 수신 장치 | |
| JPH0147034B2 (ja) | ||
| JPH08181512A (ja) | インピーダンス変換装置 | |
| JPH051132Y2 (ja) | ||
| JPH01269304A (ja) | 出力インピーダンス制御回路 | |
| JP2008035205A (ja) | テレビジョンチューナ | |
| JPH1065464A (ja) | マイクロ波回路 | |
| KR0178196B1 (ko) | 듀얼게이트-모스페트를 이용한 튜너 | |
| JPH05136632A (ja) | 高周波回路用半導体装置 | |
| JPH0773174B2 (ja) | Ａｇｃ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |