JPH0147901B2 - - Google Patents
Info
- Publication number
- JPH0147901B2 JPH0147901B2 JP55051809A JP5180980A JPH0147901B2 JP H0147901 B2 JPH0147901 B2 JP H0147901B2 JP 55051809 A JP55051809 A JP 55051809A JP 5180980 A JP5180980 A JP 5180980A JP H0147901 B2 JPH0147901 B2 JP H0147901B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- mask
- semiconductor device
- manufacturing
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P76/00—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography
- H10P76/40—Manufacture or treatment of masks on semiconductor bodies, e.g. by lithography or photolithography of masks comprising inorganic materials
Landscapes
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Description
【発明の詳細な説明】
本発明は、第1導電型のエミツタ領域およびコ
レクタ領域とこれらの中間に位置する第2導電型
のベース領域とを有するトランジスタを表面に設
けた半導体本体を具える半導体装置を製造するに
当り、底部層およびこの底部層上に形成した第2
層であつて互いに選択的に腐食しうる少くとも2
つの層を有するマスクを前記の表面上に設け、こ
のマスクがエミツタ領域と、このエミツタ領域の
周囲にあるベース領域の非本質的部分の領域とを
被覆する第1マスク部分を具え、この第1マスク
部分を前記の第2層および底部層を貫通する孔に
よつて画成するようにし、この孔を経て第2導電
型の接続区域を半導体本体内に形成し、前記の底
部層を選択腐食処理して横方向腐食により第1マ
スク部分の底部層の縁部を除去し、その後に上記
の縁部の除去により露出された表面の部分を経て
第2導電型の不純物を再び半導体本体内に導入し
てベース領域の前記の非本質的部分を形成し、前
記の底部層が除去された個所に、第1マスク部分
の層を選択的に腐食しうる材料より成る絶縁層を
形成し、その後に第1マスク部分を完全に除去し
てこれにより形成された孔を経てエミツタ領域と
ベース領域の本質的部分とを形成しうるようにす
る半導体装置の製造方法に関するものである。
レクタ領域とこれらの中間に位置する第2導電型
のベース領域とを有するトランジスタを表面に設
けた半導体本体を具える半導体装置を製造するに
当り、底部層およびこの底部層上に形成した第2
層であつて互いに選択的に腐食しうる少くとも2
つの層を有するマスクを前記の表面上に設け、こ
のマスクがエミツタ領域と、このエミツタ領域の
周囲にあるベース領域の非本質的部分の領域とを
被覆する第1マスク部分を具え、この第1マスク
部分を前記の第2層および底部層を貫通する孔に
よつて画成するようにし、この孔を経て第2導電
型の接続区域を半導体本体内に形成し、前記の底
部層を選択腐食処理して横方向腐食により第1マ
スク部分の底部層の縁部を除去し、その後に上記
の縁部の除去により露出された表面の部分を経て
第2導電型の不純物を再び半導体本体内に導入し
てベース領域の前記の非本質的部分を形成し、前
記の底部層が除去された個所に、第1マスク部分
の層を選択的に腐食しうる材料より成る絶縁層を
形成し、その後に第1マスク部分を完全に除去し
てこれにより形成された孔を経てエミツタ領域と
ベース領域の本質的部分とを形成しうるようにす
る半導体装置の製造方法に関するものである。
半導体装置の特性は半導体材料中に形成する
種々の素子の形状および寸法に依存することは既
知である。極めて高い周波数での半導体装置の作
動を改善する為に、寸法を減少せしめたり領域の
位置決め精度を高めることに努力が払われてい
る。
種々の素子の形状および寸法に依存することは既
知である。極めて高い周波数での半導体装置の作
動を改善する為に、寸法を減少せしめたり領域の
位置決め精度を高めることに努力が払われてい
る。
上述した種類の方法は特に米国特許第940288号
明細書に記載されており既知である。この既知の
方法においては、互いに重畳して位置し交互に酸
化珪素および窒化珪素より成る3つの層を有する
マスクを用いている。この場合、極めて小さな寸
法のエミツタに加えてベース抵抗値rbbが低いベ
ースを得ることができる。しかし、同じ方法によ
つてはベース接点孔、エミツタ接点孔およびコレ
クタ接点孔の、場合によつては絶縁区域の同時的
な自己整合(位置合せ)を得ることができず、従
つて順次のマスクの自己整合公差を考慮すること
なくこれらの孔を互いに最小間隔で設けるにすぎ
ない。
明細書に記載されており既知である。この既知の
方法においては、互いに重畳して位置し交互に酸
化珪素および窒化珪素より成る3つの層を有する
マスクを用いている。この場合、極めて小さな寸
法のエミツタに加えてベース抵抗値rbbが低いベ
ースを得ることができる。しかし、同じ方法によ
つてはベース接点孔、エミツタ接点孔およびコレ
クタ接点孔の、場合によつては絶縁区域の同時的
な自己整合(位置合せ)を得ることができず、従
つて順次のマスクの自己整合公差を考慮すること
なくこれらの孔を互いに最小間隔で設けるにすぎ
ない。
本発明の目的は特に、上述した欠点を軽減さ
せ、エミツタ、ベースおよびコレクタの接点孔を
自己整合的に得ることができ、接点孔と拡散窓或
いは注入窓とを、これらの孔やこれらの窓間の距
離を最小にして同時に製造しうる方法を提供せん
とするにある。
せ、エミツタ、ベースおよびコレクタの接点孔を
自己整合的に得ることができ、接点孔と拡散窓或
いは注入窓とを、これらの孔やこれらの窓間の距
離を最小にして同時に製造しうる方法を提供せん
とするにある。
本発明は、順次に設けるべき領域を原理的に完
全に決定する多層ベースマスクを用いる。この方
法に際しては、位置決めが妨害なくある公差を満
足する被覆層により前記のマスクの一部分を保護
或いは除去する。更に本発明においては、マスク
の複数個の層の1つを選択的にアンダーカツテイ
ングし、極めて小さな寸法の孔を得る。
全に決定する多層ベースマスクを用いる。この方
法に際しては、位置決めが妨害なくある公差を満
足する被覆層により前記のマスクの一部分を保護
或いは除去する。更に本発明においては、マスク
の複数個の層の1つを選択的にアンダーカツテイ
ングし、極めて小さな寸法の孔を得る。
本発明は、第1導電型のエミツタ領域およびコ
レクタ領域とこれらの中間に位置する第2導電型
のベース領域とを有するトランジスタを表面に設
けた半導体本体を具える半導体装置を製造するに
当り、底部層およびこの底部層上に形成した第2
層であつて互いに選択的に腐食しうる少くとも2
つの層を有するマスク前記の表面上に設け、この
マスクがエミツタ領域と、このエミツタ領域の周
囲にあるベース領域の非本質的部分の領域とを被
覆する第1マスク部分を具え、この第1マスク部
分を前記の第2層および底部層を貫通する孔によ
つて画成するようにし、この孔を経て第2導電型
の接続区域を半導体本体内に形成し、前記の底部
層を選択腐食処理して横方向腐食により第1マス
ク部分の底部層の縁部を除去し、その後に上記の
縁部の除去により露出された表面の部分を経て第
2導電型の不純物を再び半導体本体内に導入して
ベース領域の前記の非本質的部分を形成し、前記
の底部層が除去された個所に、第1マスク部分の
の層を選択的に腐食しうる材料より成る絶縁層を
形成し、その後に第1マスク部分を完全に除去し
てこれにより形成された孔を経てエミツタ領域と
ベース領域の本質的部分とを形成しうるようにす
る半導体装置の製造方法において、マスク中の前
記の孔により前記の第1マスク部分から分離した
第2マスク部分を有するマスクを用い、前記の第
2マスク部分の底部層をも選択腐食処理し、この
選択腐食処理における横方向腐食によりこの第2
マスク部分における底部層の縁部を少くとも2個
所で除去し、これにより2つの窓を形成し、これ
らの窓のうち、マスクにおける前記の孔の側に位
置する1つの窓をベース接点を形成する為の窓と
し、第2マスク部分の、前記の孔の側とは反対側
に位置する他の1つの窓をコレクタ接点を形成す
る為の窓とし、前者の窓を経て第2導電型の接点
区域を半導体本体内に形成し、この接点区域を前
記の孔を経て設けた接続区域に接続することを特
徴とする。
レクタ領域とこれらの中間に位置する第2導電型
のベース領域とを有するトランジスタを表面に設
けた半導体本体を具える半導体装置を製造するに
当り、底部層およびこの底部層上に形成した第2
層であつて互いに選択的に腐食しうる少くとも2
つの層を有するマスク前記の表面上に設け、この
マスクがエミツタ領域と、このエミツタ領域の周
囲にあるベース領域の非本質的部分の領域とを被
覆する第1マスク部分を具え、この第1マスク部
分を前記の第2層および底部層を貫通する孔によ
つて画成するようにし、この孔を経て第2導電型
の接続区域を半導体本体内に形成し、前記の底部
層を選択腐食処理して横方向腐食により第1マス
ク部分の底部層の縁部を除去し、その後に上記の
縁部の除去により露出された表面の部分を経て第
2導電型の不純物を再び半導体本体内に導入して
ベース領域の前記の非本質的部分を形成し、前記
の底部層が除去された個所に、第1マスク部分の
の層を選択的に腐食しうる材料より成る絶縁層を
形成し、その後に第1マスク部分を完全に除去し
てこれにより形成された孔を経てエミツタ領域と
ベース領域の本質的部分とを形成しうるようにす
る半導体装置の製造方法において、マスク中の前
記の孔により前記の第1マスク部分から分離した
第2マスク部分を有するマスクを用い、前記の第
2マスク部分の底部層をも選択腐食処理し、この
選択腐食処理における横方向腐食によりこの第2
マスク部分における底部層の縁部を少くとも2個
所で除去し、これにより2つの窓を形成し、これ
らの窓のうち、マスクにおける前記の孔の側に位
置する1つの窓をベース接点を形成する為の窓と
し、第2マスク部分の、前記の孔の側とは反対側
に位置する他の1つの窓をコレクタ接点を形成す
る為の窓とし、前者の窓を経て第2導電型の接点
区域を半導体本体内に形成し、この接点区域を前
記の孔を経て設けた接続区域に接続することを特
徴とする。
本発明の方法により形成する種々の領域の境界
や接点孔はすべて、処理の開始に形成したマスク
によつて決まる。
や接点孔はすべて、処理の開始に形成したマスク
によつて決まる。
下方の層の2つの縁部を選択的に除去すること
により前記の第2マスク部分の両側に形成される
窓は底部層のアンダーカツテイング部の深さにほ
ぼ等しい幅を有する為、接点孔として作用する必
要のある前記の窓を最小寸法とすることができ
る。
により前記の第2マスク部分の両側に形成される
窓は底部層のアンダーカツテイング部の深さにほ
ぼ等しい幅を有する為、接点孔として作用する必
要のある前記の窓を最小寸法とすることができ
る。
第2マスク部分の両側にそれぞれ形成するベー
ス接点窓およびコレクタ接点窓間の距離はこの第
2マスク部分の幅に依存する。この距離は最適値
とすることができ、この最適値は所望に応じ極め
て小さくすることができ、またこの距離はベース
接点およびコレクタ接点間の絶縁状態によつての
み制限される。同様に、エミツタおよびベース接
点間の距離は前記のマスクの2つのマスク部分間
の距離によつて決まる。この距離は極めて小さな
値とすることができる。
ス接点窓およびコレクタ接点窓間の距離はこの第
2マスク部分の幅に依存する。この距離は最適値
とすることができ、この最適値は所望に応じ極め
て小さくすることができ、またこの距離はベース
接点およびコレクタ接点間の絶縁状態によつての
み制限される。同様に、エミツタおよびベース接
点間の距離は前記のマスクの2つのマスク部分間
の距離によつて決まる。この距離は極めて小さな
値とすることができる。
本発明方法によれば、エミツタ幅を最小にでき
るとともに内部ベース抵抗値rbbを極めて小さく
できるという利点以外に、エミツタ接点、ベース
接点およびコレクタ接点に対し必要な窓や区域を
自己整合せしめるという利点が得られる。
るとともに内部ベース抵抗値rbbを極めて小さく
できるという利点以外に、エミツタ接点、ベース
接点およびコレクタ接点に対し必要な窓や区域を
自己整合せしめるという利点が得られる。
本発明の好適例では、前記のマスクが、特に前
記の底部層の下側に補助層が設けられた少くとも
3つの層を有するようにし、前記の補助層が前記
の絶縁層に対して選択的に腐食されうるとともに
底部層の前記の横方向腐食処理の結果として前記
の補助層の縁部が露出されるように前記の補助層
を選択し前記の補助層の縁部を前記の絶縁層に対
して選択的に除去し、これによりベース接点およ
びコレクタ接点に対して用いる前記の窓を形成す
るようにする。この好適例の利点の1つは、マス
クを形成する種々の材料を広く選択しうるという
ことであり、従つて最も簡単な作動条件の下で選
択的に腐食せしめうる層の組合せを決定すること
ができる。
記の底部層の下側に補助層が設けられた少くとも
3つの層を有するようにし、前記の補助層が前記
の絶縁層に対して選択的に腐食されうるとともに
底部層の前記の横方向腐食処理の結果として前記
の補助層の縁部が露出されるように前記の補助層
を選択し前記の補助層の縁部を前記の絶縁層に対
して選択的に除去し、これによりベース接点およ
びコレクタ接点に対して用いる前記の窓を形成す
るようにする。この好適例の利点の1つは、マス
クを形成する種々の材料を広く選択しうるという
ことであり、従つて最も簡単な作動条件の下で選
択的に腐食せしめうる層の組合せを決定すること
ができる。
本発明の他の好適例では、底部層の少くとも1
つが半導体本体の酸化に耐えうるマスクを用い、
前記の絶縁層を半導体本体の自由表面の局部酸化
により形成しうるようにする。
つが半導体本体の酸化に耐えうるマスクを用い、
前記の絶縁層を半導体本体の自由表面の局部酸化
により形成しうるようにする。
本発明による方法は、トランジスタの能動領域
および区域や、接点に対する窓を自己整合させる
ばかりではなく、集積回路の島絶縁領域をも、特
にこれらの島絶縁領域が誘電体材料より成る場合
に自己整合させる。本発明による方法の特に好適
な例によれば、トランジスタの周辺に島絶縁領域
を形成するのを、この島絶縁領域の少くともある
境界を前記のマスクの形状の第1腐食中に位置決
めして行なうのが好ましい。すなわち、まず最初
に第1および第2マスク部分の形状を前記の第2
層で形成し、次にドーピング窓を前記の底部層に
腐食形成し、この窓を経て島絶縁領域を形成し、
その後にベースの非本質的部分の上方に位置する
前記の孔を底部層においてマスクに形成する。
および区域や、接点に対する窓を自己整合させる
ばかりではなく、集積回路の島絶縁領域をも、特
にこれらの島絶縁領域が誘電体材料より成る場合
に自己整合させる。本発明による方法の特に好適
な例によれば、トランジスタの周辺に島絶縁領域
を形成するのを、この島絶縁領域の少くともある
境界を前記のマスクの形状の第1腐食中に位置決
めして行なうのが好ましい。すなわち、まず最初
に第1および第2マスク部分の形状を前記の第2
層で形成し、次にドーピング窓を前記の底部層に
腐食形成し、この窓を経て島絶縁領域を形成し、
その後にベースの非本質的部分の上方に位置する
前記の孔を底部層においてマスクに形成する。
従つて、島絶縁領域はトランジスタの能動領域
の位置や接点の為の孔と正確に一致する。
の位置や接点の為の孔と正確に一致する。
能動領域や接点区域はイオン注入によつて形成
するのが好ましく、この場合には被覆層を感光性
のラツカー或いはポリイミド形の有機材料から造
ることができ、またこれらの被覆層は領域や孔の
寸法を決定しない為、これらの被覆層の場合その
寸法や、マスク自体に対する位置の双方或いはい
ずれか一方の精度を大きくする必要がない。
するのが好ましく、この場合には被覆層を感光性
のラツカー或いはポリイミド形の有機材料から造
ることができ、またこれらの被覆層は領域や孔の
寸法を決定しない為、これらの被覆層の場合その
寸法や、マスク自体に対する位置の双方或いはい
ずれか一方の精度を大きくする必要がない。
本発明は、半導体装置を前述した方法によつて
得るという事実ばかりではなく、この半導体装置
を構成する複数個のトランジスタの少くとも1個
のトランジスタのベース領域がその本質的部分か
らベース接点にかけて、非本質的部分、接続区域
および接点区域を有するようにした半導体装置の
構成をも特徴とする半導体装置にも関するもので
ある。
得るという事実ばかりではなく、この半導体装置
を構成する複数個のトランジスタの少くとも1個
のトランジスタのベース領域がその本質的部分か
らベース接点にかけて、非本質的部分、接続区域
および接点区域を有するようにした半導体装置の
構成をも特徴とする半導体装置にも関するもので
ある。
本発明による方法によつて製造した半導体装置
は、特に高周波で用いるのに適した構造、すなわ
ち寸法が最小で且つ正確であり、内部ベース抵抗
値が極めて小さい構造の半導体装置となる。更
に、ベース接点区域とコレクタ接点区域との間の
距離が極めて正確に得られる。
は、特に高周波で用いるのに適した構造、すなわ
ち寸法が最小で且つ正確であり、内部ベース抵抗
値が極めて小さい構造の半導体装置となる。更
に、ベース接点区域とコレクタ接点区域との間の
距離が極めて正確に得られる。
図面につき本発明を説明する。
図面中各部分寸法は実際に比例したものではな
い。
い。
第1A〜1H図は、導電型が交互に異なる3つ
の順次の領域、すなわち極めて幅狭なエミツタ、
ベースおよびコレクタを有する少くとも1個のト
ランジスタを具える半導体装置をその種々の製造
工程で示す。本発明によれば、ベース領域は数個
の部分、すなわちエミツタの下側にありベース領
域の本質的(intrinsic)部分と称する実際のベー
ス区域と、非本質的(extrinsic)部分とを有し、
この非本質的部分は本質的なベースの延長部中に
延在する第1部分と、ベース接点区域と、これら
第1部分および接点区域間の接続区域とを有す
る。
の順次の領域、すなわち極めて幅狭なエミツタ、
ベースおよびコレクタを有する少くとも1個のト
ランジスタを具える半導体装置をその種々の製造
工程で示す。本発明によれば、ベース領域は数個
の部分、すなわちエミツタの下側にありベース領
域の本質的(intrinsic)部分と称する実際のベー
ス区域と、非本質的(extrinsic)部分とを有し、
この非本質的部分は本質的なベースの延長部中に
延在する第1部分と、ベース接点区域と、これら
第1部分および接点区域間の接続区域とを有す
る。
半導体装置は平坦な半導体本体、一般に珪素本
体から造り、この半導体本体のうち少くともコレ
クタを形成すべき表面部分を第1導電型とする。
半導体本体のこの表面部分を第1A〜1H図に1
で示す。以後この表面部分を半導体本体と称す
る。
体から造り、この半導体本体のうち少くともコレ
クタを形成すべき表面部分を第1導電型とする。
半導体本体のこの表面部分を第1A〜1H図に1
で示す。以後この表面部分を半導体本体と称す
る。
この半導体本体1の上側面上にはマスクを形成
し、このマスクは、少くとも底部層2とその上に
設けた第2層3とを有する数個の保護層を以つて
構成する。これらの層は互いに選択的に腐食しう
る数個の材料から造り、底部層2を第2層3に対
して選択的に腐食しうるとともに、その逆に選択
的に腐食しうるようにする。
し、このマスクは、少くとも底部層2とその上に
設けた第2層3とを有する数個の保護層を以つて
構成する。これらの層は互いに選択的に腐食しう
る数個の材料から造り、底部層2を第2層3に対
して選択的に腐食しうるとともに、その逆に選択
的に腐食しうるようにする。
底部層としては例えば厚さが0.06〜0.1μmの窒
化珪素層2を用いることができ、第2層としては
厚さが0.1〜0.2μmの酸化珪素層3を用いることが
できる。
化珪素層2を用いることができ、第2層としては
厚さが0.1〜0.2μmの酸化珪素層3を用いることが
できる。
マスクは既知の方法の腐食により層2および3
から形成する。このマスクを第1A図に示し、こ
のマスクは第1マスク部分4と、このマスク部分
4の縁部に隣接する孔、例えば孔5とを有する。
から形成する。このマスクを第1A図に示し、こ
のマスクは第1マスク部分4と、このマスク部分
4の縁部に隣接する孔、例えば孔5とを有する。
本発明によれば、第1マスク部分4の付近に位
置し、孔5により或いはこの孔の少くとも一部分
により第1マスク部分から離間させた第2マスク
部分8をも上記のマスクが有するようにする。
置し、孔5により或いはこの孔の少くとも一部分
により第1マスク部分から離間させた第2マスク
部分8をも上記のマスクが有するようにする。
第2導電型のドーピング不純物をマスクの孔5
を経て半導体本体1内に導入し、ベース領域に対
する接続区域9を構成するベース区域の部分を得
る。
を経て半導体本体1内に導入し、ベース領域に対
する接続区域9を構成するベース区域の部分を得
る。
この不純物は例えばイオン注入により高濃度で
導入させるのが好ましい。不純物を導入したくな
いマスクの孔の部分5aを保護する為に感光性ラ
ツカー或いはポリイミド形の有機材料から成る被
覆層10を用いることができる。接続区域9を得
る為には拡散方法を用いることもでき、この場合
には底部層2をマスクの孔の部分5a上に位置さ
せる必要がある。このことを第1A図に破線11
で示す。第2マスク部分8の位置はこの第2マス
ク部分8の第2層3によつて決まる。拡散後第2
マスク部分8を第1A図に実線で示すような形状
にすることができ、この場合第2層3の部分を底
部層2を選択的に除去する為の位置決め用の基準
部材として用いる。
導入させるのが好ましい。不純物を導入したくな
いマスクの孔の部分5aを保護する為に感光性ラ
ツカー或いはポリイミド形の有機材料から成る被
覆層10を用いることができる。接続区域9を得
る為には拡散方法を用いることもでき、この場合
には底部層2をマスクの孔の部分5a上に位置さ
せる必要がある。このことを第1A図に破線11
で示す。第2マスク部分8の位置はこの第2マス
ク部分8の第2層3によつて決まる。拡散後第2
マスク部分8を第1A図に実線で示すような形状
にすることができ、この場合第2層3の部分を底
部層2を選択的に除去する為の位置決め用の基準
部材として用いる。
第1B図に示すように、底部層2の縁部12を
第1マスク部分4の範囲における孔5からの横方
向腐食により底部層から除去する。この処理中、
第2マスク部分8は例えば感光性の重合ラツカー
より成る適当な特性を有する被覆層13によつて
保護する。次に、被覆層13或いは第1C図に示
すような同様な形状の他の被覆層13aを用いて
第1マスク部分4の第2層3を選択的に除去す
る。従つて、第1マスク部分4は底部層2のみが
残る。次に、例えばイオン注入により半導体本体
1の自由面から第2導電型のドーピングを行な
い、第1マスク部分4の周辺にトランジスタのベ
ース領域の非本質的部分14を形成する。この非
本質的部分(イオン注入領域)は、底部層2側と
は反対側において、この非本質的部分と同一導電
型の接続区域9の一部分内で被覆層13aの境界
まで延在し、非本質的部分と接続区域との共通部
分14aにより接続区域9とベース領域の非本質
的部分14との間の電気的連続性を優れたものと
する。
第1マスク部分4の範囲における孔5からの横方
向腐食により底部層から除去する。この処理中、
第2マスク部分8は例えば感光性の重合ラツカー
より成る適当な特性を有する被覆層13によつて
保護する。次に、被覆層13或いは第1C図に示
すような同様な形状の他の被覆層13aを用いて
第1マスク部分4の第2層3を選択的に除去す
る。従つて、第1マスク部分4は底部層2のみが
残る。次に、例えばイオン注入により半導体本体
1の自由面から第2導電型のドーピングを行な
い、第1マスク部分4の周辺にトランジスタのベ
ース領域の非本質的部分14を形成する。この非
本質的部分(イオン注入領域)は、底部層2側と
は反対側において、この非本質的部分と同一導電
型の接続区域9の一部分内で被覆層13aの境界
まで延在し、非本質的部分と接続区域との共通部
分14aにより接続区域9とベース領域の非本質
的部分14との間の電気的連続性を優れたものと
する。
被覆層13aの境界(および被覆層13の境
界)は大きな精度を必要としないこと明らかであ
る。
界)は大きな精度を必要としないこと明らかであ
る。
層13aを除去した後、窒化珪素の底部層2を
第1D図に示すように第1および第2マスク部分
4および8の個所で半導体本体1をマスクするマ
スクとして作用させて半導体本体1の自由表面全
体に亘つて例えば高温度での酸化により絶縁性マ
スク層15を設ける。この絶縁性マスク層15は
第2層3と底部層2との双方が除去されている個
所に形成される。本例の場合窒化珪素より成る底
部層2は酸化物の絶縁性マスク層15に対して選
択的に腐食でき、これにより後に説明するように
底部層2を数回腐食しても極めて正確に設ける保
護層を必要とすることなく絶縁性マスク層15が
維持される。
第1D図に示すように第1および第2マスク部分
4および8の個所で半導体本体1をマスクするマ
スクとして作用させて半導体本体1の自由表面全
体に亘つて例えば高温度での酸化により絶縁性マ
スク層15を設ける。この絶縁性マスク層15は
第2層3と底部層2との双方が除去されている個
所に形成される。本例の場合窒化珪素より成る底
部層2は酸化物の絶縁性マスク層15に対して選
択的に腐食でき、これにより後に説明するように
底部層2を数回腐食しても極めて正確に設ける保
護層を必要とすることなく絶縁性マスク層15が
維持される。
一方、半導体本体の自由表面を熱酸化すること
により絶縁性マスク層15を得る例で述べた事実
により、上記の層15を必要としない第2マスク
部分の個所にこの層15が形成されないという利
点が得られる。これと同じ結果を、半導体本体の
自由表面を陽極酸化することにより得ることがで
きる。
により絶縁性マスク層15を得る例で述べた事実
により、上記の層15を必要としない第2マスク
部分の個所にこの層15が形成されないという利
点が得られる。これと同じ結果を、半導体本体の
自由表面を陽極酸化することにより得ることがで
きる。
しかし、このことは、正確なフオトマスク処理
を行なうことなくマスク部分4,8の表面を被覆
する絶縁マスク層の部分を除去しうるいかなる他
の既知の方法の使用までも排除するものではな
く、材料を選択的に堆積させたり、除去させたり
するようにすることもできる。
を行なうことなくマスク部分4,8の表面を被覆
する絶縁マスク層の部分を除去しうるいかなる他
の既知の方法の使用までも排除するものではな
く、材料を選択的に堆積させたり、除去させたり
するようにすることもできる。
本発明によれば、次に第1E図に示すように第
2マスク部分8の底部層2を横方向腐食処理し、
この底部層の両側縁部17および18を除去し、
これらの縁部の個所に2つの窓17aおよび18
aを形成する。窓17aはトランジスタのベース
接点を形成する作用をし、窓18aはコレクタ接
点を形成する作用をする。これらの2つの窓は第
2マスク部分8の両側に位置する。第2マスク部
分8における底部層2の2つの縁部17および1
8の横方向腐食中、第1マスク部分4は例えば被
覆層13(第1B図)と同じ特性の被覆層20に
より被覆しておく。この被覆層20は第1の島の
残部の周囲を充分に越えて突出せしめうる為、こ
の被覆層の極めて正確な位置決めは必要としなく
なる。
2マスク部分8の底部層2を横方向腐食処理し、
この底部層の両側縁部17および18を除去し、
これらの縁部の個所に2つの窓17aおよび18
aを形成する。窓17aはトランジスタのベース
接点を形成する作用をし、窓18aはコレクタ接
点を形成する作用をする。これらの2つの窓は第
2マスク部分8の両側に位置する。第2マスク部
分8における底部層2の2つの縁部17および1
8の横方向腐食中、第1マスク部分4は例えば被
覆層13(第1B図)と同じ特性の被覆層20に
より被覆しておく。この被覆層20は第1の島の
残部の周囲を充分に越えて突出せしめうる為、こ
の被覆層の極めて正確な位置決めは必要としなく
なる。
次に、被覆層20を除去し、また第2マスク部
分8のうちの第2層3の部分を除去する。この後
者の腐食処理は、例えば第2層3が不純物を有し
これにより弗化素酸中での第2層3の融解速度が
層15を形成する純粋な酸化珪素に比べて著しく
速くなるようにすることにより絶縁性マスク層1
5を保護することなく行なうことができる。これ
により絶縁性マスク層15の充分に肉厚な部分が
残る。他の例ではこの層15を第2層3よりも肉
厚にすることもできる。
分8のうちの第2層3の部分を除去する。この後
者の腐食処理は、例えば第2層3が不純物を有し
これにより弗化素酸中での第2層3の融解速度が
層15を形成する純粋な酸化珪素に比べて著しく
速くなるようにすることにより絶縁性マスク層1
5を保護することなく行なうことができる。これ
により絶縁性マスク層15の充分に肉厚な部分が
残る。他の例ではこの層15を第2層3よりも肉
厚にすることもできる。
次に、例えば感光性の重合ラツカーより成る新
たな被覆層21(第1F図参照)によりベース接
点の為の窓17aを選択する。この窓を経てイオ
ン注入することにより第2導電型の不純物を半導
体本体内に導入させ、トランジスタのベース領域
の接続区域9に隣接する接点区域22を形成す
る。
たな被覆層21(第1F図参照)によりベース接
点の為の窓17aを選択する。この窓を経てイオ
ン注入することにより第2導電型の不純物を半導
体本体内に導入させ、トランジスタのベース領域
の接続区域9に隣接する接点区域22を形成す
る。
次に、被覆層21を除去し、窓18aを他の被
覆層23(第1F図に破線で示す)により選択す
る。この窓を経て(同様にイオン注入により)第
1導電型の不純物を導入し、トランジスタのコレ
クタの為の接点区域24を得る。被覆層21およ
び23は大きな位置決め精度を必要としないこと
明らかである。
覆層23(第1F図に破線で示す)により選択す
る。この窓を経て(同様にイオン注入により)第
1導電型の不純物を導入し、トランジスタのコレ
クタの為の接点区域24を得る。被覆層21およ
び23は大きな位置決め精度を必要としないこと
明らかである。
最後に第1G図に示すように、感光性の重合ラ
ツカーより成る被覆層25によりトランジスタの
エミツタのエミツタの位置を選択し、第1マスク
部分の残存部4a(第1F図)を選択的に除去し、
これにより窓4bを露出させる。この窓の幅は、
前述したように第1マスク部分の底部層が横方向
腐食されたことによりマスクの第1マスク部分の
最初の幅よりも減少している。
ツカーより成る被覆層25によりトランジスタの
エミツタのエミツタの位置を選択し、第1マスク
部分の残存部4a(第1F図)を選択的に除去し、
これにより窓4bを露出させる。この窓の幅は、
前述したように第1マスク部分の底部層が横方向
腐食されたことによりマスクの第1マスク部分の
最初の幅よりも減少している。
窓4bを経てまず最初に第1導電型の不純物
を、次に第2導電型の不純物を2回の順次のイオ
ン注入により半導体本体内に導入する。この後者
の不純物は前者の不純物よりも深く注入し且つこ
の後者の不純物を、その熱拡散係数が前者の不純
物の熱拡散係数よりも大きくなるように選択する
か或いはこれらの双方の処理のいずれか一方を行
なう。このようにしてトランジスタのエミツタ領
域26と、ベース領域の本質的部分27とが形成
される。
を、次に第2導電型の不純物を2回の順次のイオ
ン注入により半導体本体内に導入する。この後者
の不純物は前者の不純物よりも深く注入し且つこ
の後者の不純物を、その熱拡散係数が前者の不純
物の熱拡散係数よりも大きくなるように選択する
か或いはこれらの双方の処理のいずれか一方を行
なう。このようにしてトランジスタのエミツタ領
域26と、ベース領域の本質的部分27とが形成
される。
被覆層25を除去した後、熱処理を行なつて、
注入された不純物を再分布させ、この処理中これ
らの不純物が予め決定した最適な深さまで拡散す
るようにする。
注入された不純物を再分布させ、この処理中これ
らの不純物が予め決定した最適な深さまで拡散す
るようにする。
半導体装置の製造は、トランジスタの3つの領
域と接点を形成する導体、すなわちエミツタ領域
26と直接接触する導体28と、(接続区域9お
よび接点区域22を介して)ベース領域27と接
触する導体29と、半導体本体1の最初の材料よ
り成るコレクタ領域と接触する導体30とを設け
ることにより終了する。完成した半導体本体を第
1H図に示す。
域と接点を形成する導体、すなわちエミツタ領域
26と直接接触する導体28と、(接続区域9お
よび接点区域22を介して)ベース領域27と接
触する導体29と、半導体本体1の最初の材料よ
り成るコレクタ領域と接触する導体30とを設け
ることにより終了する。完成した半導体本体を第
1H図に示す。
第1I図は上述した場合と同様にして製造した
トランジスタの断面図であり、そのベースおよび
コレクタはエミツタ領域26の両側に対称的に延
在する。従つて、このトランジスタは2つのベー
ス接点29および29′と2つのコレクタ接点3
0および30′とを有する。このトランジスタの
場合、エミツタが極めて小さな寸法となるという
利点に加えて、ベース抵抗値rbbが極めて小さく
なる。上述した方法での上述した半導体装置の構
造は、第2マスク部分8を中央の島4の各側に対
称的に位置する2つの同一のマスク部分に分割す
ることにより得ることができる。
トランジスタの断面図であり、そのベースおよび
コレクタはエミツタ領域26の両側に対称的に延
在する。従つて、このトランジスタは2つのベー
ス接点29および29′と2つのコレクタ接点3
0および30′とを有する。このトランジスタの
場合、エミツタが極めて小さな寸法となるという
利点に加えて、ベース抵抗値rbbが極めて小さく
なる。上述した方法での上述した半導体装置の構
造は、第2マスク部分8を中央の島4の各側に対
称的に位置する2つの同一のマスク部分に分割す
ることにより得ることができる。
第2A〜2N図の断面図および第3A〜3I図
の平面図につき後述する例は集積化したバイポー
ラトランジスタの製造に関するものであり、この
場合トランジスタを、同一の半導体結晶に集積化
された他の素子から絶縁する深い絶縁領域を上記
のトランジスタの領域と同時に位置決めする。
の平面図につき後述する例は集積化したバイポー
ラトランジスタの製造に関するものであり、この
場合トランジスタを、同一の半導体結晶に集積化
された他の素子から絶縁する深い絶縁領域を上記
のトランジスタの領域と同時に位置決めする。
第2A図はわずかにドーピングしたP型の基板
41を有する珪素本体40を示す。埋込層、例え
ば層42はn型不純物、例えばアンチモンを堆積
し、この不純物を拡散することにより形成し、こ
の層42は製造すべきトランジスタの個所に位置
させる。次に、基板41上にn型珪素のエピタキ
シアル層43を設け、このエピタキシアル層43
に例えば砒素をドーピングし、このエピタキシア
ル層の固有抵抗を0.5〜2.5Ω−cm程度とする。
41を有する珪素本体40を示す。埋込層、例え
ば層42はn型不純物、例えばアンチモンを堆積
し、この不純物を拡散することにより形成し、こ
の層42は製造すべきトランジスタの個所に位置
させる。次に、基板41上にn型珪素のエピタキ
シアル層43を設け、このエピタキシアル層43
に例えば砒素をドーピングし、このエピタキシア
ル層の固有抵抗を0.5〜2.5Ω−cm程度とする。
多量にドーピングした埋込層42は、例えば硼
素注入により得た区域44により分離し、この区
域44により後の工程で半導体材料と絶縁区域と
の間の界面に生じるおそれのあるチヤネルの形成
を防止するようにする。このようなチヤネルが形
成されると、これらのチヤネルにより、互いに絶
縁状態に維持すべき領域間を短絡するおそれがあ
る。層42は、バイポーラトランジスタのコレク
タ接点に電流を通す為のコレクタ電流通路を形成
する為のものである。
素注入により得た区域44により分離し、この区
域44により後の工程で半導体材料と絶縁区域と
の間の界面に生じるおそれのあるチヤネルの形成
を防止するようにする。このようなチヤネルが形
成されると、これらのチヤネルにより、互いに絶
縁状態に維持すべき領域間を短絡するおそれがあ
る。層42は、バイポーラトランジスタのコレク
タ接点に電流を通す為のコレクタ電流通路を形成
する為のものである。
エピタキシアル層43の上側表面上には厚さが
0.02μm程度の酸化珪素の肉薄層45を形成する。
この肉薄層45は珪素の表面を保護する為のもの
である。次に、窒化珪素補助層46を設ける。層
45および46は一般的に既知の方法(例えば酸
化物に対しては900℃での熱酸化、窒化物に対し
てはプラズマ堆積)によつて形成しうる。
0.02μm程度の酸化珪素の肉薄層45を形成する。
この肉薄層45は珪素の表面を保護する為のもの
である。次に、窒化珪素補助層46を設ける。層
45および46は一般的に既知の方法(例えば酸
化物に対しては900℃での熱酸化、窒化物に対し
てはプラズマ堆積)によつて形成しうる。
層46上にはアルミニウム層の陽極酸化により
或いは陰極スパツタリングにより酸化アルミニウ
ムの層47を形成する。
或いは陰極スパツタリングにより酸化アルミニウ
ムの層47を形成する。
最後に窒化珪素の第2層48を形成する。この
層48は、底部層47の酸化アルミニウムを、腐
食するのが極めて困難な同素体変種(Al2O3)と
してしまうおそれのある通常の高温度(750〜900
℃)ではなく例えば300℃程度の温度でプラズマ
反応管内で得る。
層48は、底部層47の酸化アルミニウムを、腐
食するのが極めて困難な同素体変種(Al2O3)と
してしまうおそれのある通常の高温度(750〜900
℃)ではなく例えば300℃程度の温度でプラズマ
反応管内で得る。
最後の3つの層の厚さは、補助層46に対し
0.05および0.08μm間、底部層47に対し0.10およ
び0.20μm間、第2層48に対し0.10および
0.16μm間とする。
0.05および0.08μm間、底部層47に対し0.10およ
び0.20μm間、第2層48に対し0.10および
0.16μm間とする。
層48上には感光性ラツカーにより被覆層49
をベースマスクの形状に応じて設ける。この被覆
層49は特に製造すべきトランジスタのエミツタ
およびベースの一部分の面の上方に位置する部分
491と、トランジスタのベース接点からコレク
タ接点まで延在する面の上方に位置する部分49
2と、トランジスタを囲んで形成すべき深い絶縁
領域の周辺に位置する2つの側方部分493およ
び494(これらの2つの部分493および49
4は第2A図には部分的にのみ示す)とを有す
る。
をベースマスクの形状に応じて設ける。この被覆
層49は特に製造すべきトランジスタのエミツタ
およびベースの一部分の面の上方に位置する部分
491と、トランジスタのベース接点からコレク
タ接点まで延在する面の上方に位置する部分49
2と、トランジスタを囲んで形成すべき深い絶縁
領域の周辺に位置する2つの側方部分493およ
び494(これらの2つの部分493および49
4は第2A図には部分的にのみ示す)とを有す
る。
部分491は例えば8μm×4μmの矩形にするこ
とができ、例えば正方形とした部分492は8μm
×8μmとする。部分491および492の縁部は
互いに4μmだけ離間させ、部分493および49
4は部分492および491からそれぞれ例えば
7μmだけ離間させる。
とができ、例えば正方形とした部分492は8μm
×8μmとする。部分491および492の縁部は
互いに4μmだけ離間させ、部分493および49
4は部分492および491からそれぞれ例えば
7μmだけ離間させる。
第2層48は第2B図に示すように被覆層49
にあけた孔を経て腐食する。この腐食処理の為に
は、、四弗化炭素および酸素に基づいたプラズマ
を用いるのが好ましい。この方法では高温度を用
いないですみ、下側の酸化アルミニウム層(底部
層)47が殆んど悪影響を受けない。第2層48
には部分481および482が形成され、これら
の部分が、第2B図で部分482の左側および部
分481の右側に形成すべき深い絶縁領域の境界
の印となる。
にあけた孔を経て腐食する。この腐食処理の為に
は、、四弗化炭素および酸素に基づいたプラズマ
を用いるのが好ましい。この方法では高温度を用
いないですみ、下側の酸化アルミニウム層(底部
層)47が殆んど悪影響を受けない。第2層48
には部分481および482が形成され、これら
の部分が、第2B図で部分482の左側および部
分481の右側に形成すべき深い絶縁領域の境界
の印となる。
次に、被覆層49を除去し、窒化物481およ
び482の表面を酸化する(第2C図参照)。こ
の酸化は、底部層47の酸化アルミニウムが化学
的に安定な同素体底部層に変換されるのが防止さ
れるような比較的低い温度(<700℃)で行なう。
すなわちこの酸化は、温度を630℃および690℃間
として25バール程度の圧力で酸素および水素の雰
囲気中で行なう。このようにして形成された肉薄
のオキシナイトライド(oxynitride)層50の厚
さは0.01μm程度である。
び482の表面を酸化する(第2C図参照)。こ
の酸化は、底部層47の酸化アルミニウムが化学
的に安定な同素体底部層に変換されるのが防止さ
れるような比較的低い温度(<700℃)で行なう。
すなわちこの酸化は、温度を630℃および690℃間
として25バール程度の圧力で酸素および水素の雰
囲気中で行なう。このようにして形成された肉薄
のオキシナイトライド(oxynitride)層50の厚
さは0.01μm程度である。
次に、第2D図(およびこの第2D図の2つの
縦の線A間に位置する部分に一致する第3A図
の平面図)に示すように、感光性の重合ラツカー
の被覆層51を形成する。この被覆層は部分48
1および482間に存在する凹所を部分的に保護
し、形成すべき絶縁領域の位置に相当する層48
の他の凹所内に位置する底部層47の部分を自由
に処理しうるように残す。
縦の線A間に位置する部分に一致する第3A図
の平面図)に示すように、感光性の重合ラツカー
の被覆層51を形成する。この被覆層は部分48
1および482間に存在する凹所を部分的に保護
し、形成すべき絶縁領域の位置に相当する層48
の他の凹所内に位置する底部層47の部分を自由
に処理しうるように残す。
次に、酸化アルミニウムの底部層47を酢酸中
に弗化アンモニウムを入れた溶液により腐食す
る。この腐食処理は窒化珪素の層46で終了さ
れ、底部層の部分461が残る。次に、層46を
例えば弗化物のプラズマにより、層48に対して
行なつたようにして腐食する。この腐食処理は、
珪素本体を保護する酸化珪素の肉薄層45で終了
される。この腐食工程中層50が第2層の部分4
81および482をマスクする。このようにして
補助層の部分461が残る。
に弗化アンモニウムを入れた溶液により腐食す
る。この腐食処理は窒化珪素の層46で終了さ
れ、底部層の部分461が残る。次に、層46を
例えば弗化物のプラズマにより、層48に対して
行なつたようにして腐食する。この腐食処理は、
珪素本体を保護する酸化珪素の肉薄層45で終了
される。この腐食工程中層50が第2層の部分4
81および482をマスクする。このようにして
補助層の部分461が残る。
第2E図および(この第2E図の2つの縦の線
B間に位置する部分に相当する平面図である)
第3B図に示すように、、感光性の重合ラツカー
の新たな被覆層52を形成する。この被覆層は部
分481および482間に存在する凹所を保護す
るとともに、第2図の断面に平行なこれらの部分
481および482の側面481a,481bお
よび482a,482b(第3B図参照)を大部
分被覆し、且つ部分471および461の対応す
る側面をも被覆する。次に、酸化アルミニウムの
部分471を横方向に腐食する。この腐食は燐酸
溶液により60℃の温度で行なう。この温度では窒
化珪素は腐食されず、酸化物層45がその下側の
珪素を保護する。この腐食により、第2E図にお
いて底部層47の縁部53a(部分471の右側)
および53b(部分471の左側)に相当し、約
2μmの深さを有するアンダーカツテイング部分を
生ぜしめる。この腐食により部分461の右側お
よび左側の補助層縁部58aおよび58bを露出
させる。
B間に位置する部分に相当する平面図である)
第3B図に示すように、、感光性の重合ラツカー
の新たな被覆層52を形成する。この被覆層は部
分481および482間に存在する凹所を保護す
るとともに、第2図の断面に平行なこれらの部分
481および482の側面481a,481bお
よび482a,482b(第3B図参照)を大部
分被覆し、且つ部分471および461の対応す
る側面をも被覆する。次に、酸化アルミニウムの
部分471を横方向に腐食する。この腐食は燐酸
溶液により60℃の温度で行なう。この温度では窒
化珪素は腐食されず、酸化物層45がその下側の
珪素を保護する。この腐食により、第2E図にお
いて底部層47の縁部53a(部分471の右側)
および53b(部分471の左側)に相当し、約
2μmの深さを有するアンダーカツテイング部分を
生ぜしめる。この腐食により部分461の右側お
よび左側の補助層縁部58aおよび58bを露出
させる。
この工程での第3B図の平面図における破線
T1およびT1′は酸化アルミニウム部分471の表
面の横方向境界を示す。第3B図に示すようにこ
の表面の隅部には化学的腐食により既知のように
わずかに深いへこみが生じる。
T1およびT1′は酸化アルミニウム部分471の表
面の横方向境界を示す。第3B図に示すようにこ
の表面の隅部には化学的腐食により既知のように
わずかに深いへこみが生じる。
次に、被覆層52を除去し、半導体本体を弗化
水素酸の浴内に浸すことによりオキシナイトライ
ド層50や酸化物層45の露出部分を選択的に除
去する。これによりマスクの第1孔54aが得ら
れる。
水素酸の浴内に浸すことによりオキシナイトライ
ド層50や酸化物層45の露出部分を選択的に除
去する。これによりマスクの第1孔54aが得ら
れる。
弗化水素酸、硝酸、酢酸およびヨー素の溶液に
より第1孔54aを経て腐食することにより半導
体本体から珪素を除去する。この溶液は窒化珪素
および酸化アルミニウム層を全く或いは殆んど腐
食しない。この腐食処理は、エピタキシアル層4
3を経て基板41内に到達する深い絶縁領域が有
すべき厚さの半分ないし2/3の深さを有する溝が
得られるまで続ける。次にこれらの溝を熱酸化に
より酸化珪素で充填する。この処理は、700℃よ
りも低い温度で圧力下での酸化により行ない、前
述したように酸化アルミニウム層の変換を防止す
るようにする。この酸化は例えば650℃の温度で
且つ90気圧での飽和水蒸気の雰囲気中で行なう。
この酸化は層43の厚さに応じて2〜10時間続け
る。このように形成された深い絶縁領域(島絶縁
領域)を第2F図に55で示す。第2F図に示す
ようにこの領域(酸化物)55の表面にはその横
方向に約1μmの“鳥のくちばし”状の部分が形成
される。
より第1孔54aを経て腐食することにより半導
体本体から珪素を除去する。この溶液は窒化珪素
および酸化アルミニウム層を全く或いは殆んど腐
食しない。この腐食処理は、エピタキシアル層4
3を経て基板41内に到達する深い絶縁領域が有
すべき厚さの半分ないし2/3の深さを有する溝が
得られるまで続ける。次にこれらの溝を熱酸化に
より酸化珪素で充填する。この処理は、700℃よ
りも低い温度で圧力下での酸化により行ない、前
述したように酸化アルミニウム層の変換を防止す
るようにする。この酸化は例えば650℃の温度で
且つ90気圧での飽和水蒸気の雰囲気中で行なう。
この酸化は層43の厚さに応じて2〜10時間続け
る。このように形成された深い絶縁領域(島絶縁
領域)を第2F図に55で示す。第2F図に示す
ようにこの領域(酸化物)55の表面にはその横
方向に約1μmの“鳥のくちばし”状の部分が形成
される。
この領域55は層43において、トランジスタ
を形成しうる領域を絶縁する。
を形成しうる領域を絶縁する。
第2G図および(この第2G図の2つのC線
間に位置する部分に相当する平面図である)第3
C図に示すように、感光性の重合ラツカーより成
る新たな被覆層56を設け、この被覆層56によ
り孔54aを充填するも窒化物部分481および
482間の孔は被覆しない。この孔を経て60℃の
燐酸溶液により酸化アルミニウム部分471の表
面を腐食し、このアルミニウム部分471を2部
分4711および4712に分割する。次に、酸
化アルミニウム部分471の下側の窒化珪素部分
461をも弗化物および酸素に基づくプラズマを
用いて腐食し、この部分461を2部分4611
および4612に分割する。この腐食処理中部分
481および482の露出縁部も腐食の影響を受
ける。しかし、層48を最初に層46よりも肉厚
に設けた為、部分481および482の縁部には
充分な厚さの材料が最終的に残る。
間に位置する部分に相当する平面図である)第3
C図に示すように、感光性の重合ラツカーより成
る新たな被覆層56を設け、この被覆層56によ
り孔54aを充填するも窒化物部分481および
482間の孔は被覆しない。この孔を経て60℃の
燐酸溶液により酸化アルミニウム部分471の表
面を腐食し、このアルミニウム部分471を2部
分4711および4712に分割する。次に、酸
化アルミニウム部分471の下側の窒化珪素部分
461をも弗化物および酸素に基づくプラズマを
用いて腐食し、この部分461を2部分4611
および4612に分割する。この腐食処理中部分
481および482の露出縁部も腐食の影響を受
ける。しかし、層48を最初に層46よりも肉厚
に設けた為、部分481および482の縁部には
充分な厚さの材料が最終的に残る。
これにより、肉薄の酸化物層45を除いたマス
ク中に第2孔54bが形成され、2つのマスク部
分がこの第2孔54bの両側に位置する。トラン
ジスタのエミツタ領域を被覆する第1マスク部分
57aは第2G図における上部から底部にかけて
部分481(第2層)と、部分4711(底部
層)と、補助部分4611とを有し、領域43a
の一部分より成るトランジスタのコレクタ領域を
特に被覆する第2マスク部分57bは部分482
(第2層)と、部分4712(底部層)と、補助
部分4612とを有する。
ク中に第2孔54bが形成され、2つのマスク部
分がこの第2孔54bの両側に位置する。トラン
ジスタのエミツタ領域を被覆する第1マスク部分
57aは第2G図における上部から底部にかけて
部分481(第2層)と、部分4711(底部
層)と、補助部分4611とを有し、領域43a
の一部分より成るトランジスタのコレクタ領域を
特に被覆する第2マスク部分57bは部分482
(第2層)と、部分4712(底部層)と、補助
部分4612とを有する。
次に、マスクの第2孔54bにおいて部分47
11および4712を横方向に腐食する。このよ
うにして、第1マスク部分57aの部分4711
の底部層縁部53cが除去され、補助層の縁部5
8cが部分4611上で露出され、また第2マス
ク部分57bの部分4711の底部層縁部53b
も除去され、補助層の縁部58dが部分4612
上で露出される。60℃で燐酸溶液中で行なわれる
この横方向腐食は1μmの深さまで続ける。
11および4712を横方向に腐食する。このよ
うにして、第1マスク部分57aの部分4711
の底部層縁部53cが除去され、補助層の縁部5
8cが部分4611上で露出され、また第2マス
ク部分57bの部分4711の底部層縁部53b
も除去され、補助層の縁部58dが部分4612
上で露出される。60℃で燐酸溶液中で行なわれる
この横方向腐食は1μmの深さまで続ける。
第3c図の平面図における破線T2,T1および
T2′,T1′はこの工程における部分4711および
4712の境界をそれぞれ示す。腐食はこれらの
部分の隅部においてわずかに強く行なわれ、この
ことを上記の破線の端部の湾曲により示す。
T2′,T1′はこの工程における部分4711および
4712の境界をそれぞれ示す。腐食はこれらの
部分の隅部においてわずかに強く行なわれ、この
ことを上記の破線の端部の湾曲により示す。
トランジスタのベース領域の接続区域59はマ
スクの孔54bおよび肉薄酸化物層45を経て硼
素イオンを注入することにより半導体本体内に形
成する。条件(エネルギーおよびドーズ)は、上
記の接続区域59が多くとも50オームのシート抵
抗値を有するように選択する。
スクの孔54bおよび肉薄酸化物層45を経て硼
素イオンを注入することにより半導体本体内に形
成する。条件(エネルギーおよびドーズ)は、上
記の接続区域59が多くとも50オームのシート抵
抗値を有するように選択する。
次に、第2H図および(この第2H図の2つの
縦の線D間に位置する部分に相当する平面図で
ある)第3D図に示すように、例えば感光性の重
合ラツカーより成る新たな被覆層60を設け、こ
の被覆層60により第2マスク部分57bを保護
し、第1マスク部分57aは処理しうるようにす
る。
縦の線D間に位置する部分に相当する平面図で
ある)第3D図に示すように、例えば感光性の重
合ラツカーより成る新たな被覆層60を設け、こ
の被覆層60により第2マスク部分57bを保護
し、第1マスク部分57aは処理しうるようにす
る。
次に、第2層48の部分481や補助層46の
部分4611の縁部58a(第2E図)および5
8cを、弗化物および酸素のプラズマを用いて腐
食することにより除去する。
部分4611の縁部58a(第2E図)および5
8cを、弗化物および酸素のプラズマを用いて腐
食することにより除去する。
第1マスク部分57aの底部層4711も60℃
で燐酸の溶液により除去する。第1マスク部分の
残部を構成する補助層の部分4613は、トラン
ジスタのベース領域の非本質的部分61を設ける
硼素イオンの次の注入中マスクとして作用する。
注入条件は、上記の部分61におけるシート抵抗
値が約400オームとなるように選択する。
で燐酸の溶液により除去する。第1マスク部分の
残部を構成する補助層の部分4613は、トラン
ジスタのベース領域の非本質的部分61を設ける
硼素イオンの次の注入中マスクとして作用する。
注入条件は、上記の部分61におけるシート抵抗
値が約400オームとなるように選択する。
補助層の部分4613の両側にあるベースの部
分61の幅は約1μmである。
分61の幅は約1μmである。
第2H図には、例えば隣接のトランジスタのベ
ースの非本質的部分を構成する区域62をも示
し、この区域62は部分61と同時に形成しう
る。
ースの非本質的部分を構成する区域62をも示
し、この区域62は部分61と同時に形成しう
る。
次に、第2I図に示すように被覆層60を除去
する。また、肉薄酸化物層45の露出部分をも、
例えば弗化アンモニウムを添加した弗化水素酸の
溶液内に急激に浸すことにより除去する。層45
は比較的肉薄である為、この層45の除去中絶縁
領域55の特性は殆んど変化しない。絶縁領域5
5に関連して前述したように第2マスク部分57
の酸化アルミニウムの変換が防止されるように
650℃での加圧の下で酸化することにより、0.1お
よび0.3μm間の厚さを有する絶縁層63を珪素本
体の露出表面上に形成する。
する。また、肉薄酸化物層45の露出部分をも、
例えば弗化アンモニウムを添加した弗化水素酸の
溶液内に急激に浸すことにより除去する。層45
は比較的肉薄である為、この層45の除去中絶縁
領域55の特性は殆んど変化しない。絶縁領域5
5に関連して前述したように第2マスク部分57
の酸化アルミニウムの変換が防止されるように
650℃での加圧の下で酸化することにより、0.1お
よび0.3μm間の厚さを有する絶縁層63を珪素本
体の露出表面上に形成する。
次に、第2J図および(この第2J図の2つの縦
の線E間に位置する部分に相当する平面図であ
る)第3E図に示すように、感光性の重合ラツカ
ーより成る新たな被覆層66を設け、この被覆層
66により窒化珪素の部分4613を被覆し、こ
の被覆層66によつては第2マスク部分57bを
被覆しない。次に、窒化珪素部分482や、補助
層46の部分4612の縁部58bおよび58d
を弗化物および酸素に基づたプラズマを用いた腐
食により除去する。第2マスク部分57bの底部
層部分4712も60℃で燐酸の溶液により除去す
る。
の線E間に位置する部分に相当する平面図であ
る)第3E図に示すように、感光性の重合ラツカ
ーより成る新たな被覆層66を設け、この被覆層
66により窒化珪素の部分4613を被覆し、こ
の被覆層66によつては第2マスク部分57bを
被覆しない。次に、窒化珪素部分482や、補助
層46の部分4612の縁部58bおよび58d
を弗化物および酸素に基づたプラズマを用いた腐
食により除去する。第2マスク部分57bの底部
層部分4712も60℃で燐酸の溶液により除去す
る。
次に、エピタキシアル層の領域43aの表面に
2つの窓67および68を得る(これらの窓中の
肉薄酸化物層45は除去する必要がない)。これ
らの窓の幅は、アンダーカツテイング深さや、絶
縁領域55の“鳥のくちばし”状の部分を有する
窓67をも考慮して約1μmである。
2つの窓67および68を得る(これらの窓中の
肉薄酸化物層45は除去する必要がない)。これ
らの窓の幅は、アンダーカツテイング深さや、絶
縁領域55の“鳥のくちばし”状の部分を有する
窓67をも考慮して約1μmである。
次に、被覆層66を除去し、第2K図および
(この第2K図の2つの縦の線F間に存在する
部分に相当する平面図である)第3F図に示すよ
うに、感光性の重合ラツカーより成る新たな被覆
層70を形成し、この被覆層70により、窓68
を除いた全表面を保護する。この窓68を経て硼
素イオンを注入することによりベース接点区域7
1を形成する。この区域71は接続区域59によ
つてベース領域の非本質的部分61に接続され
る。
(この第2K図の2つの縦の線F間に存在する
部分に相当する平面図である)第3F図に示すよ
うに、感光性の重合ラツカーより成る新たな被覆
層70を形成し、この被覆層70により、窓68
を除いた全表面を保護する。この窓68を経て硼
素イオンを注入することによりベース接点区域7
1を形成する。この区域71は接続区域59によ
つてベース領域の非本質的部分61に接続され
る。
次に、被覆層70を除去し、第2L図および
(この第2L図の2つの縦の線G間に存在する
部分に相当する平面図である)第3G図に示すよ
うに、窓67を被覆しない感光性の重合ラツカー
より成る他の被覆層72を用いて砒素イオンを注
入することによりコレクタ接点区域73を設け
る。第2L図には更に隣接のトランジスタに対す
るコレクタ接点区域74をも示し、このコレクタ
接点区域74はコレクタ接点区域73と同時に形
成することができる。
(この第2L図の2つの縦の線G間に存在する
部分に相当する平面図である)第3G図に示すよ
うに、窓67を被覆しない感光性の重合ラツカー
より成る他の被覆層72を用いて砒素イオンを注
入することによりコレクタ接点区域73を設け
る。第2L図には更に隣接のトランジスタに対す
るコレクタ接点区域74をも示し、このコレクタ
接点区域74はコレクタ接点区域73と同時に形
成することができる。
次に、被覆層72を除去し、第2M図および
(この第2M図の2つの縦の線H間に位置する部
分に相当する平面図である)第3H図に示すよう
に、感光性の重合ラツカーより成る新たな被覆層
77を形成する。この被覆層77によつては窒化
珪素の補助層46の部分4613(第1マスク部
分の残部)を被覆せしめない。この部分4613
と、この下側の肉薄酸化物層45の部分とを通常
のようにして除去する。これにより窓が得られ、
この窓を経てトランジスタのエミツタ領域78と
ベース領域の本質的部分79とをそれぞれ砒素注
入および硼素イオン注入により珪素内に設ける。
後者の注入は800オームのシート抵抗値が得られ
るようなドーズで行なう。底部層の部分4711
の幅、補助層の部分4613の幅およびアンダー
カツテイング部の深さは、約1μmの幅を有するエ
ミツタ領域が得られるように選択することができ
る。
(この第2M図の2つの縦の線H間に位置する部
分に相当する平面図である)第3H図に示すよう
に、感光性の重合ラツカーより成る新たな被覆層
77を形成する。この被覆層77によつては窒化
珪素の補助層46の部分4613(第1マスク部
分の残部)を被覆せしめない。この部分4613
と、この下側の肉薄酸化物層45の部分とを通常
のようにして除去する。これにより窓が得られ、
この窓を経てトランジスタのエミツタ領域78と
ベース領域の本質的部分79とをそれぞれ砒素注
入および硼素イオン注入により珪素内に設ける。
後者の注入は800オームのシート抵抗値が得られ
るようなドーズで行なう。底部層の部分4711
の幅、補助層の部分4613の幅およびアンダー
カツテイング部の深さは、約1μmの幅を有するエ
ミツタ領域が得られるように選択することができ
る。
第2M図は更に、隣接のトランジスタのエミツ
タ領域80およびベース領域の本質的部分81を
も示し、これらは前記のエミツタ領域78および
部分79と同時に注入により形成することができ
る。
タ領域80およびベース領域の本質的部分81を
も示し、これらは前記のエミツタ領域78および
部分79と同時に注入により形成することができ
る。
次に被覆層77を除去し、その後に熱処理を行
なつて、注入された不純物を再分布させる。この
熱処理は例えば窒素の中性雰囲気中で900℃およ
び1050℃間の温度で約30分間行なう。この熱処理
の結果として、半導体装置の種々の領域とそれら
の所望の深さおよび最終的な最適ドーピング濃度
に到達せしめる必要がある。
なつて、注入された不純物を再分布させる。この
熱処理は例えば窒素の中性雰囲気中で900℃およ
び1050℃間の温度で約30分間行なう。この熱処理
の結果として、半導体装置の種々の領域とそれら
の所望の深さおよび最終的な最適ドーピング濃度
に到達せしめる必要がある。
トランジスタの製造は通常アルミニウムより成
る導体を形成することにより終了される。上記の
トランジスタの製造に対しては既知の方法を用い
ることができる。第2N図はエミツタ領域78に
接触する導体90と、ベース領域(正確にはベー
ス接点区域)に接触する導体91と、コレクタ領
域43aに接触する導体92とを示す。上述した
場合には、前記の導体の幅を4μmとし、これらの
導体相互間の距離を2μmとすることができる。
る導体を形成することにより終了される。上記の
トランジスタの製造に対しては既知の方法を用い
ることができる。第2N図はエミツタ領域78に
接触する導体90と、ベース領域(正確にはベー
ス接点区域)に接触する導体91と、コレクタ領
域43aに接触する導体92とを示す。上述した
場合には、前記の導体の幅を4μmとし、これらの
導体相互間の距離を2μmとすることができる。
完成されたトランジスタを第2N図の断面図お
よび第3I図の平面図に示す。これらの図には更
に、隣接のトランジスタのコレクタ領域に接触す
る導体93と、隣接の他のトランジスタのエミツ
タ領域に接触する導体94とをも示す。
よび第3I図の平面図に示す。これらの図には更
に、隣接のトランジスタのコレクタ領域に接触す
る導体93と、隣接の他のトランジスタのエミツ
タ領域に接触する導体94とをも示す。
次に、上述した例の変形例を第4A〜4D図に
つき説明する。
つき説明する。
この変形例では、底部層47に対する材料とし
て酸化アルミニウムの代りに酸化珪素を用い、深
い絶縁領域55を形成するのに酸化珪素の代りに
酸化アルミニウムを用いる。
て酸化アルミニウムの代りに酸化珪素を用い、深
い絶縁領域55を形成するのに酸化珪素の代りに
酸化アルミニウムを用いる。
前述した例では、用いる温度、特に窒化珪素を
形成する温度に対してある注意を払い、底部層4
7の酸化アルミニウムが耐腐食性とならないよう
にする必要があつたが、本例の場合このような注
意を払う必要がない。
形成する温度に対してある注意を払い、底部層4
7の酸化アルミニウムが耐腐食性とならないよう
にする必要があつたが、本例の場合このような注
意を払う必要がない。
第4図は第2図につき説明した方法に比べ可成
り相違する製造工程のみを示す。第2図の部分と
対応する部分には同じ符号を付した。
り相違する製造工程のみを示す。第2図の部分と
対応する部分には同じ符号を付した。
第2層48のみを腐食によりパターン化した工
程(第2B図に相当する)を第4A図に示す。
程(第2B図に相当する)を第4A図に示す。
第4A図は特に、エピタキシアル層43と、酸
化珪素の肉薄層45と、窒化珪素の補助層46
と、本例の場合酸化珪素より成る底部層47(こ
の底部層には燐をドーピングし、その腐食速度を
純粋な酸化物の腐食速度よりも増大させる)と、
窒化珪素の第2層48とを示す。部分481およ
び42は、主マスクの形態の被覆層49の孔を経
て前記の第2層に形成した。
化珪素の肉薄層45と、窒化珪素の補助層46
と、本例の場合酸化珪素より成る底部層47(こ
の底部層には燐をドーピングし、その腐食速度を
純粋な酸化物の腐食速度よりも増大させる)と、
窒化珪素の第2層48とを示す。部分481およ
び42は、主マスクの形態の被覆層49の孔を経
て前記の第2層に形成した。
窒化珪素と酸化物とは成長温度に関していかな
る制限をも課することなく通常のようにして堆積
しうる。堆積体45,46,47および48の厚
さは第2図につき説明した例とほぼ同じとする。
る制限をも課することなく通常のようにして堆積
しうる。堆積体45,46,47および48の厚
さは第2図につき説明した例とほぼ同じとする。
第4B図に示すように、被覆層51を用いて、
酸化物の底部層47を弗化アンモニウムと弗化水
素酸との溶液により通常のように腐食し、次に窒
化物の補助層46を四弗化炭素および酸素のプラ
ズマにより或いはその他の適当な方法により腐食
する。これらの処理は場合に応じて高温度で行な
う必要がある(その理由は底部層47は酸化アル
ミニウムより成るものではなく酸化珪素から成つ
ている為である)。第2図の層50のようにオキ
シナイトライドの層を部分481および482上
に設けなかつた。従つて、これらの部分481お
よび482はこれらの部分のように窒化珪素より
成る補助層46の腐食中わずかに腐食される。
酸化物の底部層47を弗化アンモニウムと弗化水
素酸との溶液により通常のように腐食し、次に窒
化物の補助層46を四弗化炭素および酸素のプラ
ズマにより或いはその他の適当な方法により腐食
する。これらの処理は場合に応じて高温度で行な
う必要がある(その理由は底部層47は酸化アル
ミニウムより成るものではなく酸化珪素から成つ
ている為である)。第2図の層50のようにオキ
シナイトライドの層を部分481および482上
に設けなかつた。従つて、これらの部分481お
よび482はこれらの部分のように窒化珪素より
成る補助層46の腐食中わずかに腐食される。
この製造工程において、被覆層51を除去し
た。次に、この構造のプレートを弗化水素酸の浴
中に浸すことにより酸化物層45の露出部分を除
去する。この腐食処理によりこの酸化物層45よ
りも著るしく肉厚な底部層部分471をほんのわ
ずかだけアンダーカツテイングするも、このこと
は重要なことではない。
た。次に、この構造のプレートを弗化水素酸の浴
中に浸すことにより酸化物層45の露出部分を除
去する。この腐食処理によりこの酸化物層45よ
りも著るしく肉厚な底部層部分471をほんのわ
ずかだけアンダーカツテイングするも、このこと
は重要なことではない。
これにより第1孔54aが得られ、この孔を経
て弗化水素酸、硝酸、酢酸およびヨー素の溶液に
より半導体本体の珪素を腐食する(窒化珪素に対
して中性なこの溶液は酸化珪素に対してはほんの
わずかだけ腐食性がある)。従つて、層43を横
切つてその下側の基板41まで延在する溝200
が得られる(この溝の深さは層42を1μmとした
場合約1.3μmである)。この溝200の壁部上に
は1000℃の温度で乾燥酸素中で酸化珪素の層20
1を設ける。
て弗化水素酸、硝酸、酢酸およびヨー素の溶液に
より半導体本体の珪素を腐食する(窒化珪素に対
して中性なこの溶液は酸化珪素に対してはほんの
わずかだけ腐食性がある)。従つて、層43を横
切つてその下側の基板41まで延在する溝200
が得られる(この溝の深さは層42を1μmとした
場合約1.3μmである)。この溝200の壁部上に
は1000℃の温度で乾燥酸素中で酸化珪素の層20
1を設ける。
次に、第4C図に示すように、表面上にアルミ
ニウムの層203を0.7〜0.8μmの厚さに堆積させ
る(エピタキシアル層の場合にはその厚さを約
1μmとする)。この層は連続的としない。すなわ
ち溝200内に堆積したアルミニウム203Aと
をこの層の残部から分離させる。
ニウムの層203を0.7〜0.8μmの厚さに堆積させ
る(エピタキシアル層の場合にはその厚さを約
1μmとする)。この層は連続的としない。すなわ
ち溝200内に堆積したアルミニウム203Aと
をこの層の残部から分離させる。
このアルミニウム203A上にのみ密な酸化ア
ルミニウム層の肉薄層204を約0.1μmの厚さで
形成する。この層204を得る為に、既知のよう
に陽極酸化を行なう。すなわち、珪素本体40を
約25℃の温度での酒石酸或いは酒石酸アンモニウ
ムの溶液の浴中に浸し、アルミニウム層203A
を直流電圧発生器の正端子に接続し、例えばアル
ミニウムより成り浴中に浸した他の電極を直流電
圧発生器の負端子に接続し、40〜120Vの電位差
を使用するこの電圧に応じて1〜5分の間上記の
2つの電極間に加える。この条件で形成された酸
化アルミニウムは密である為、陽極酸化は自動的
に終了する。
ルミニウム層の肉薄層204を約0.1μmの厚さで
形成する。この層204を得る為に、既知のよう
に陽極酸化を行なう。すなわち、珪素本体40を
約25℃の温度での酒石酸或いは酒石酸アンモニウ
ムの溶液の浴中に浸し、アルミニウム層203A
を直流電圧発生器の正端子に接続し、例えばアル
ミニウムより成り浴中に浸した他の電極を直流電
圧発生器の負端子に接続し、40〜120Vの電位差
を使用するこの電圧に応じて1〜5分の間上記の
2つの電極間に加える。この条件で形成された酸
化アルミニウムは密である為、陽極酸化は自動的
に終了する。
次に、陽極酸化されなかつたアルミニウムを例
えば塩化鉄の溶液中で腐食することにより選択的
に除去する。この処理中、密な酸化アルミニウム
の層204がその下側のアルミニウム層203A
を保護する。次に、この構造のプレートを、弗化
アンモニウム(10〜40g/)を添加した純粋な
無水酢酸の溶液中に浸すことにより、層204を
除去する。この溶液は窒化珪素および珪素に対し
ては中性であり、酸化珪素のみをほんのわずかだ
け腐食する。
えば塩化鉄の溶液中で腐食することにより選択的
に除去する。この処理中、密な酸化アルミニウム
の層204がその下側のアルミニウム層203A
を保護する。次に、この構造のプレートを、弗化
アンモニウム(10〜40g/)を添加した純粋な
無水酢酸の溶液中に浸すことにより、層204を
除去する。この溶液は窒化珪素および珪素に対し
ては中性であり、酸化珪素のみをほんのわずかだ
け腐食する。
次に、露出したアルミニウム203Aを完全に
酸化する。この時点でアルミニウム203Aは多
孔性の酸化アルミニウムに変換される為、残存す
る層203Aの全体がAl2O3に変換される。アル
ミニウムは硫酸、好ましくは修酸(水1リツトル
当り80g)を基にした浴中で12〜15ボルトの電圧
を供給して陽極酸化することによりAl2O3に変換
することができる。0.7〜0.8μmの厚さを有するア
ルミニウム203Aは、電流を約60mAにするこ
とにより約3分間で多孔性の酸化アルミニウムに
変換される。
酸化する。この時点でアルミニウム203Aは多
孔性の酸化アルミニウムに変換される為、残存す
る層203Aの全体がAl2O3に変換される。アル
ミニウムは硫酸、好ましくは修酸(水1リツトル
当り80g)を基にした浴中で12〜15ボルトの電圧
を供給して陽極酸化することによりAl2O3に変換
することができる。0.7〜0.8μmの厚さを有するア
ルミニウム203Aは、電流を約60mAにするこ
とにより約3分間で多孔性の酸化アルミニウムに
変換される。
Al2O3へのこのアルミニウム層(Al)の変換に
より体積が増大する為、この処理の後には酸化ア
ルミニウム層が溝200の体積全体を占める。こ
のようにして絶縁領域55を形成した。本例の場
合、この絶縁領域の表面は第2図の例の場合より
も平坦となり、特に“鳥くちばし”状の部分が生
じない。この製造工程のものを第4D図に示す。
より体積が増大する為、この処理の後には酸化ア
ルミニウム層が溝200の体積全体を占める。こ
のようにして絶縁領域55を形成した。本例の場
合、この絶縁領域の表面は第2図の例の場合より
も平坦となり、特に“鳥くちばし”状の部分が生
じない。この製造工程のものを第4D図に示す。
次に、弗化アンモニウムを添加した弗化水素酸
の通常の溶液中で部分471に横方向腐食処理を
行ない、第2F図に示すような工程のものにする
ことができる。
の通常の溶液中で部分471に横方向腐食処理を
行ない、第2F図に示すような工程のものにする
ことができる。
次に、第2G〜2N図につき説明したようにし
て、トランジスタの製造を終了させることができ
る。勿論、酸化アルミニウムの底部層47を腐食
するのには最初に用いた溶液の代りに、弗化アン
モニウムを添加した弗化水素酸の溶液を用いる必
要がある。このことは底部層が酸化珪素から成つ
ている為に必要なことである。しかし、以下の2
つの細かな点に注意する必要がある。
て、トランジスタの製造を終了させることができ
る。勿論、酸化アルミニウムの底部層47を腐食
するのには最初に用いた溶液の代りに、弗化アン
モニウムを添加した弗化水素酸の溶液を用いる必
要がある。このことは底部層が酸化珪素から成つ
ている為に必要なことである。しかし、以下の2
つの細かな点に注意する必要がある。
補助層46(第2G図)の部分4611および
4612における縁部58cおよび58dを露出
せしめるようになる酸化物の部分4711および
4712の横方向腐食処理中、マスクの孔54b
の底部上に位置する酸化物層45の部分も除去さ
れる。この酸化物層は再び回復させて、後に窒化
物の部分481と同じく窒化物の部分4611の
縁部58aおよび58cとを除去する際に上記の
酸化物層の下側の珪素を保護するようにする必要
がある。層45を回復させる為には、過酸化水素
を添加した発煙硝酸或いは硫酸内に本体40を10
〜15分間浸すだけで充分であり、その後に第2H
図以後につき説明した製造処理を再び開始するこ
とができる。
4612における縁部58cおよび58dを露出
せしめるようになる酸化物の部分4711および
4712の横方向腐食処理中、マスクの孔54b
の底部上に位置する酸化物層45の部分も除去さ
れる。この酸化物層は再び回復させて、後に窒化
物の部分481と同じく窒化物の部分4611の
縁部58aおよび58cとを除去する際に上記の
酸化物層の下側の珪素を保護するようにする必要
がある。層45を回復させる為には、過酸化水素
を添加した発煙硝酸或いは硫酸内に本体40を10
〜15分間浸すだけで充分であり、その後に第2H
図以後につき説明した製造処理を再び開始するこ
とができる。
酸化物層部分4712の除去中(第2J図参
照)、酸化物より成る絶縁性のマスク層63が腐
食されるのを防止することができない。しかし、
層63のこの腐食は極めてわずかである。その理
由は、部分4712のドーピングされた酸化物は
上記の層63よりも極めて急速に腐食される為で
ある。酸化物45は窓67および68内において
も除去されるが、このことによつては残りの製造
処理に対して決して妨害を及ぼさない。
照)、酸化物より成る絶縁性のマスク層63が腐
食されるのを防止することができない。しかし、
層63のこの腐食は極めてわずかである。その理
由は、部分4712のドーピングされた酸化物は
上記の層63よりも極めて急速に腐食される為で
ある。酸化物45は窓67および68内において
も除去されるが、このことによつては残りの製造
処理に対して決して妨害を及ぼさない。
本発明による方法はバイポーラトランジスタ以
外の集積回路用回路素子の製造を除外するもので
はない。例えば抵抗を同一の本体内に同時に設け
ることができる。また、小型の電界効果トランジ
スタも製造でき、この場合、特にソースおよびド
レイン間の距離を極めて短かくすることができ
る。
外の集積回路用回路素子の製造を除外するもので
はない。例えば抵抗を同一の本体内に同時に設け
ることができる。また、小型の電界効果トランジ
スタも製造でき、この場合、特にソースおよびド
レイン間の距離を極めて短かくすることができ
る。
第1A〜1H図は本発明方法による主な順次の
製造工程に相当する半導体装置を示す線図的断面
図、第1I図は本発明方法によつて製造しうる他
の型のトランジスタをその最終工程で示す線図的
断面図、第2A〜2N図は本発明の他の例により
製造した半導体装置を示す線図的断面図、第3A
〜3I図は第2A〜2N図の断面図に相当する平
面図、第4A〜4D図は第2図につき説明した方
法の変形例を示す断面図である。 1……半導体本体の表面部分、2……底部層、
3……第2層、4……第1マスク部分、5……
孔、8……第2マスク部分、9……接続区域、1
0……被覆層、12……2の縁部、13,13a
……被覆層、14……ベース領域の非本質的部
分、14a……9と14との共通部分、15……
絶縁性マスク層、17,18……2の縁部、17
a,18a……窓、20……被覆層、21,23
……被覆層、22,24……接点区域、26……
エミツタ領域、27……ベース領域の本質的部
分、28,29,30……導体、40……珪素本
体、41……基板、42……埋込層、43……エ
ピタキシアル層、44……分離区域、45……肉
薄層、46……窒化珪素補助層、47……底部層
(酸化アルミニウム層、酸化珪素層)、48……窒
化珪素第2層、49,51,52,56,60,
66,70,72,77……被覆層、50……オ
キシナイトライド層、54a……第1孔、54b
……第2孔、55……深い絶縁領域(島絶縁領
域)、57a……第1マスク部分、57b……第
2マスク部分、59……接続区域、61,62…
…ベース領域の非本質的部分、63……絶縁層、
67,68……窓、71……ベース接点区域、7
3……コレクタ接点区域、78,80……エミツ
タ領域、79,81……ベース領域の本質的部
分、90,91,92,93,94……導体、2
00……溝、201……酸化珪素層、203……
アルミニウム層、204……酸化アルミニウムの
肉薄層。
製造工程に相当する半導体装置を示す線図的断面
図、第1I図は本発明方法によつて製造しうる他
の型のトランジスタをその最終工程で示す線図的
断面図、第2A〜2N図は本発明の他の例により
製造した半導体装置を示す線図的断面図、第3A
〜3I図は第2A〜2N図の断面図に相当する平
面図、第4A〜4D図は第2図につき説明した方
法の変形例を示す断面図である。 1……半導体本体の表面部分、2……底部層、
3……第2層、4……第1マスク部分、5……
孔、8……第2マスク部分、9……接続区域、1
0……被覆層、12……2の縁部、13,13a
……被覆層、14……ベース領域の非本質的部
分、14a……9と14との共通部分、15……
絶縁性マスク層、17,18……2の縁部、17
a,18a……窓、20……被覆層、21,23
……被覆層、22,24……接点区域、26……
エミツタ領域、27……ベース領域の本質的部
分、28,29,30……導体、40……珪素本
体、41……基板、42……埋込層、43……エ
ピタキシアル層、44……分離区域、45……肉
薄層、46……窒化珪素補助層、47……底部層
(酸化アルミニウム層、酸化珪素層)、48……窒
化珪素第2層、49,51,52,56,60,
66,70,72,77……被覆層、50……オ
キシナイトライド層、54a……第1孔、54b
……第2孔、55……深い絶縁領域(島絶縁領
域)、57a……第1マスク部分、57b……第
2マスク部分、59……接続区域、61,62…
…ベース領域の非本質的部分、63……絶縁層、
67,68……窓、71……ベース接点区域、7
3……コレクタ接点区域、78,80……エミツ
タ領域、79,81……ベース領域の本質的部
分、90,91,92,93,94……導体、2
00……溝、201……酸化珪素層、203……
アルミニウム層、204……酸化アルミニウムの
肉薄層。
Claims (1)
- 【特許請求の範囲】 1 第1導電型のエミツタ領域およびコレクタ領
域とこれらの中間に位置する第2導電型のベース
領域とを有するトランジスタを表面に設けた半導
体本体を具える半導体装置を製造するに当り、底
部層およびこの底部層上に形成した第2層であつ
て互いに選択的に腐食しうる少くとも2つの層を
有するマスクを前記の表面上に設け、このマスク
が、エミツタ領域と、このエミツタ領域の周囲に
あるベース領域の非本質的部分の領域とを被覆す
る第1マスク部分を具え、この第1マスク部分を
前記の第2層および底部層を貫通する孔によつて
画成するようにし、この孔を経て第2導電型の接
続区域を半導体本体内に形成し、前記の底部層を
選択腐食処理して横方向腐食により第1マスク部
分の底部層の縁部を除去し、その後に上記の縁部
の除去により露出された表面の部分を経て第2導
電型の不純物を再び半導体本体内に導入してベー
ス領域の前記の非本質的部分を形成し、前記の底
部層が除去された個所に、第1マスク部分の層を
選択的に腐食しうる材料より成る絶縁層を形成
し、その後に第1マスク部分を完全に除去してこ
れにより形成された孔を経てエミツタ領域とベー
ス領域の本質的部分とを形成しうるようにする半
導体装置の製造方法において、マスク中の前記の
孔により前記の第1マスク部分から分離した第2
マスク部分を有するマスクを用い、前記の第2マ
スク部分の底部層をも選択腐食処理し、この選択
腐食処理における横方向腐食によりこの第2マス
ク部分における底部層の縁部を少くとも2個所で
除去し、これにより2つの窓を形成し、これらの
窓のうち、マスクにおける前記の孔の側に位置す
る1つの窓をベース接点を形成する為の窓とし、
第2マスク部分の、前記の孔の側とは反対側に位
置する他の1つの窓をコレクタ接点を形成する為
の窓とし、前者の窓を経て第2導電型の接点区域
を半導体本体内に形成し、この接点区域を前記の
孔を経て設けた接続区域に接続することを特徴と
する半導体装置の製造方法。 2 特許請求の範囲第1項に記載の半導体装置の
製造方法において、前記のマスクが、特に前記の
底部層の下側に補助層が設けられた少くとも3つ
の層を有するようにし、前記の補助層が前記の絶
縁層に対して選択的に腐食されうるとともに底部
層の前記の横方向腐食処理の結果として前記の補
助層の縁部が露出されるように前記の補助層を選
択し、前記の補助層の縁部を前記の絶縁層に対し
て選択的に除去し、これによりベース接点および
コレクタ接点に対して用いる前記の窓を形成する
ことを特徴とする半導体装置の製造方法。 3 特許請求の範囲第1項または第2項記載の半
導体装置の製造方法において、前記のマスクの層
のうちの少くとも1つの層が半導体本体の酸化を
防止し、前記の絶縁層を前記の半導体本体の自由
表面の酸化により形成することを特徴とする半導
体装置の製造方法。 4 特許請求の範囲第2項に記載の半導体装置の
製造方法において、前記のマスクの層のうちの少
くとも1つの層が半導体本体の酸化を防止し、前
記の絶縁層を前記の半導体本体の自由表面の酸化
により形成し、前記の補助層をも半導体本体の酸
化を防止する層とすることを特徴とする半導体装
置の製造方法。 5 特許請求の範囲第1〜4項のいずれか一項に
記載の半導体装置の製造方法において、トランジ
スタの周囲に沿つて形成すべき島絶縁領域の境界
を、前記の第1および第2マスク部分の形状を前
記の第2層中に規定する腐食工程と同時に規定
し、次に、設けるべき島絶縁領域の区域で前記の
底部層に第1の孔を設け、この際この底部層は前
記のベース領域の前記の接続区域の領域では残存
しており、その後前記の第1の孔を経て前記の島
絶縁領域を設け、その後前記の底部層に第2の孔
を設け、この第2の孔が設けるべきベース領域の
前記の接続区域の領域を含んでいるようにするこ
とを特徴とする半導体装置の製造方法。 6 特許請求の範囲第5項に記載の半導体装置の
製造方法において、前記の島絶縁領域を誘電体材
料で造ることを特徴とする半導体装置の製造方
法。 7 特許請求の範囲第6項に記載の半導体装置の
製造方法において、半導体本体を珪素とし、島絶
縁領域を形成する前記の誘電体材料を700℃より
も低い温度で加圧下で珪素を酸化することにより
得、マスクの前記の底部層を形成するのに酸化ア
ルミニウムを用いることを特徴とする半導体装置
の製造方法。 8 特許請求の範囲第7項に記載の半導体装置の
製造方法において、酸化アルミニウムより成る前
記の底部層をアルミニウム層の陽極酸化により得
ることを特徴とする半導体装置の製造方法。 9 特許請求の範囲第6項に記載の半導体装置の
製造方法において、半導体本体を珪素とし、前記
の島絶縁領域の前記の誘電体材料を形成するのに
酸化アルミニウムを用い、マスクの前記の底部層
を形成するのに、ドーピングした酸化珪素を用い
ることを特徴とする半導体装置の製造方法。 10 特許請求の範囲第9項に記載の半導体装置
の製造方法において、島絶縁領域の酸化アルミニ
ウムをアルミニウムの層の陽極酸化により得るこ
とを特徴とする半導体装置の製造方法。 11 特許請求の範囲第5〜10項のいずか一項
に記載の半導体装置の製造方法において、マスク
の底部層の前記の横方向腐食を2つの別個の工程
で行ない、これら2つの工程のうちの一方の工程
を前記の島絶縁領域に隣接する底部層の縁部に関
するものとし、他方の工程をベース領域の前記の
接続区域に隣接する底部層の縁部に関するものと
することを特徴とする半導体装置の製造方法。 12 特許請求の範囲第1〜11項のいずれか一
項に記載の半導体装置の製造方法において、コレ
クタ接点区域およびベース接点区域を、それぞれ
第1導電型および第2導電型のドーピング不純物
をイオン注入することにより各別の孔内に設ける
ことを特徴とする半導体装置の製造方法。 13 特許請求の範囲第7〜12項のいずれか一
項に記載の半導体装置の製造方法において、窒化
珪素の第2層を用いることを特徴とする半導体装
置の製造方法。 14 特許請求の範囲第2項に記載の半導体装置
の製造方法において、窒化珪素の補助層を用いる
ことを特徴とする半導体装置の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR7910086A FR2454698A1 (fr) | 1979-04-20 | 1979-04-20 | Procede de realisation de circuits integres a l'aide d'un masque multicouche et dispositifs obtenus par ce procede |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS55141753A JPS55141753A (en) | 1980-11-05 |
| JPH0147901B2 true JPH0147901B2 (ja) | 1989-10-17 |
Family
ID=9224560
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5180980A Granted JPS55141753A (en) | 1979-04-20 | 1980-04-21 | Method of fabricating semiconductor device |
Country Status (8)
| Country | Link |
|---|---|
| US (2) | US4368573A (ja) |
| JP (1) | JPS55141753A (ja) |
| AU (1) | AU5753680A (ja) |
| CA (1) | CA1165901A (ja) |
| DE (1) | DE3014363A1 (ja) |
| FR (1) | FR2454698A1 (ja) |
| GB (1) | GB2047960B (ja) |
| NL (1) | NL8002199A (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57149770A (en) * | 1981-03-11 | 1982-09-16 | Mitsubishi Electric Corp | Manufacture of semiconductor device |
| US4443932A (en) * | 1982-01-18 | 1984-04-24 | Motorla, Inc. | Self-aligned oxide isolated process and device |
| JPS58127374A (ja) * | 1982-01-25 | 1983-07-29 | Hitachi Ltd | 半導体装置の製造方法 |
| JPS58130575A (ja) * | 1982-01-29 | 1983-08-04 | Hitachi Ltd | 電界効果トランジスタの製造方法 |
| US4561168A (en) * | 1982-11-22 | 1985-12-31 | Siliconix Incorporated | Method of making shadow isolated metal DMOS FET device |
| US4586243A (en) * | 1983-01-14 | 1986-05-06 | General Motors Corporation | Method for more uniformly spacing features in a semiconductor monolithic integrated circuit |
| US4571817A (en) * | 1985-03-15 | 1986-02-25 | Motorola, Inc. | Method of making closely spaced contacts to PN-junction using stacked polysilicon layers, differential etching and ion implantations |
| NL8501992A (nl) * | 1985-07-11 | 1987-02-02 | Philips Nv | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
| NL8503408A (nl) * | 1985-12-11 | 1987-07-01 | Philips Nv | Hoogfrequenttransistor en werkwijze ter vervaardiging daarvan. |
| US4748103A (en) * | 1986-03-21 | 1988-05-31 | Advanced Power Technology | Mask-surrogate semiconductor process employing dopant protective region |
| US4812417A (en) * | 1986-07-30 | 1989-03-14 | Mitsubishi Denki Kabushiki Kaisha | Method of making self aligned external and active base regions in I.C. processing |
| JPS63182860A (ja) * | 1987-01-26 | 1988-07-28 | Toshiba Corp | 半導体装置とその製造方法 |
| GB2204992A (en) * | 1987-05-05 | 1988-11-23 | British Telecomm | Bipolar transistor |
| US4933295A (en) * | 1987-05-08 | 1990-06-12 | Raytheon Company | Method of forming a bipolar transistor having closely spaced device regions |
| US5064773A (en) * | 1988-12-27 | 1991-11-12 | Raytheon Company | Method of forming bipolar transistor having closely spaced device regions |
| DE3915650A1 (de) * | 1989-05-12 | 1990-11-15 | Siemens Ag | Verfahren zur strukturierung einer auf einem halbleiterschichtaufbau angeordneten schicht |
| US5198298A (en) * | 1989-10-24 | 1993-03-30 | Advanced Micro Devices, Inc. | Etch stop layer using polymers |
| DE4308958A1 (de) * | 1993-03-21 | 1994-09-22 | Prema Paezisionselektronik Gmb | Verfahren zur Herstellung von Bipolartransistoren |
| US5470801A (en) * | 1993-06-28 | 1995-11-28 | Lsi Logic Corporation | Low dielectric constant insulation layer for integrated circuit structure and method of making same |
| JP3772456B2 (ja) * | 1997-04-23 | 2006-05-10 | 三菱電機株式会社 | 太陽電池及びその製造方法、半導体製造装置 |
| US6339024B1 (en) * | 2000-06-28 | 2002-01-15 | International Business Machines Corporation | Reinforced integrated circuits |
| US9893088B2 (en) * | 2013-05-29 | 2018-02-13 | Joled Inc. | Thin film transistor device, method for manufacturing same and display device |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3717507A (en) * | 1969-06-19 | 1973-02-20 | Shibaura Electric Co Ltd | Method of manufacturing semiconductor devices utilizing ion-implantation and arsenic diffusion |
| US3940288A (en) * | 1973-05-16 | 1976-02-24 | Fujitsu Limited | Method of making a semiconductor device |
| JPS5329555B2 (ja) * | 1974-11-22 | 1978-08-22 | ||
| HU172486B (hu) * | 1974-11-25 | 1978-09-28 | Styapas S Janushonis | Sposob poluchenija poluprovodnikov |
| NL7602917A (nl) * | 1975-03-21 | 1976-09-23 | Western Electric Co | Werkwijze voor het vervaardigen van een transis- tor. |
| GB1543845A (en) * | 1975-05-27 | 1979-04-11 | Fairchild Camera Instr Co | Production of a narrow opening to a surface of a material |
| JPS5816337B2 (ja) * | 1975-06-13 | 1983-03-30 | 日本電気株式会社 | 半導体装置の製造方法 |
| US4127864A (en) * | 1975-06-30 | 1978-11-28 | U.S. Philips Corporation | Semiconductor device |
| NL7507733A (nl) * | 1975-06-30 | 1977-01-03 | Philips Nv | Halfgeleiderinrichting. |
| US4061530A (en) * | 1976-07-19 | 1977-12-06 | Fairchild Camera And Instrument Corporation | Process for producing successive stages of a charge coupled device |
| US4115797A (en) * | 1976-10-04 | 1978-09-19 | Fairchild Camera And Instrument Corporation | Integrated injection logic with heavily doped injector base self-aligned with injector emitter and collector |
| US4111726A (en) * | 1977-04-01 | 1978-09-05 | Burroughs Corporation | Bipolar integrated circuit process by separately forming active and inactive base regions |
| NL7703941A (nl) * | 1977-04-12 | 1978-10-16 | Philips Nv | Werkwijze ter vervaardiging van een halfgelei- derinrichting en inrichting, vervaardigd door toepassing van de werkwijze. |
| US4131497A (en) * | 1977-07-12 | 1978-12-26 | International Business Machines Corporation | Method of manufacturing self-aligned semiconductor devices |
| US4267557A (en) * | 1978-06-08 | 1981-05-12 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor device |
| US4261763A (en) * | 1979-10-01 | 1981-04-14 | Burroughs Corporation | Fabrication of integrated circuits employing only ion implantation for all dopant layers |
| US4392149A (en) * | 1980-03-03 | 1983-07-05 | International Business Machines Corporation | Bipolar transistor |
-
1979
- 1979-04-20 FR FR7910086A patent/FR2454698A1/fr active Granted
-
1980
- 1980-04-10 CA CA000349582A patent/CA1165901A/en not_active Expired
- 1980-04-14 US US06/139,932 patent/US4368573A/en not_active Expired - Lifetime
- 1980-04-15 DE DE19803014363 patent/DE3014363A1/de active Granted
- 1980-04-16 NL NL8002199A patent/NL8002199A/nl not_active Application Discontinuation
- 1980-04-17 GB GB8012671A patent/GB2047960B/en not_active Expired
- 1980-04-17 AU AU57536/80A patent/AU5753680A/en not_active Abandoned
- 1980-04-21 JP JP5180980A patent/JPS55141753A/ja active Granted
-
1985
- 1985-08-23 US US06/768,190 patent/US4608588A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| NL8002199A (nl) | 1980-10-22 |
| AU5753680A (en) | 1980-10-23 |
| DE3014363A1 (de) | 1980-11-06 |
| FR2454698B1 (ja) | 1982-09-03 |
| US4608588A (en) | 1986-08-26 |
| DE3014363C2 (ja) | 1987-11-26 |
| GB2047960B (en) | 1983-04-20 |
| CA1165901A (en) | 1984-04-17 |
| US4368573A (en) | 1983-01-18 |
| GB2047960A (en) | 1980-12-03 |
| JPS55141753A (en) | 1980-11-05 |
| FR2454698A1 (fr) | 1980-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0147901B2 (ja) | ||
| JP4852792B2 (ja) | 半導体装置の製造方法 | |
| JPH0412615B2 (ja) | ||
| JPS5987832A (ja) | 半導体装置の製造方法 | |
| JPH0150113B2 (ja) | ||
| US20070155159A1 (en) | Method for forming under a thin layer of a first material portions of another material and/ or empty areas | |
| JPS58202545A (ja) | 半導体装置の製造方法 | |
| JPS6123657B2 (ja) | ||
| JPH0677428A (ja) | 半導体記憶装置及びその製造方法 | |
| JPS6133253B2 (ja) | ||
| US4170500A (en) | Process for forming field dielectric regions in semiconductor structures without encroaching on device regions | |
| JPH02163964A (ja) | 読み出し専用半導体記憶装置の製造方法 | |
| US4216573A (en) | Three mask process for making field effect transistors | |
| US4343078A (en) | IGFET Forming method | |
| KR860001586B1 (ko) | 반도체장치 및 제조방법 | |
| JPH0923000A (ja) | 半導体装置の製造方法 | |
| JPS6340374A (ja) | Mos型半導体装置およびその製造方法 | |
| JPS583261A (ja) | 竪型埋め込みキヤパシタの製造方法 | |
| JPH0127589B2 (ja) | ||
| JPS6013313B2 (ja) | 半導体装置の製造方法 | |
| JP2621607B2 (ja) | 半導体装置の製造方法 | |
| KR100266002B1 (ko) | 반도체장치의 제조방법 | |
| JPS6117144B2 (ja) | ||
| JPH0464470B2 (ja) | ||
| JPH1126756A (ja) | 半導体装置の製造方法 |