JPH0147929B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は入力電圧をシフトして出力する回路に
関し、集積回路化した際にこれを構成する主たる
トランジスタの製造バラツキによる特性変動が原
因となる電圧シフト回路の電圧の変動を改善した
ものである。

第１図、第２図に従来の電圧シフト回路を示し
その問題点を述べる。まず第１図は、定電流源で
ある。電源電圧V_CCは抵抗R₁₁，R₁₂で分圧されて
pnpトランジスタQ₁₁のベースに入力されている。
pnpトランジスタQ₁₁のコレクタは接地され、エ
ミツタは抵抗R₁₃を介して電源へ接続されると共
にnpnトランジスタQ₁₂のベースへ接続される。
npnトランジスタQ₁₂のエミツタは抵抗R₁₄を介し
て接地され、コレクタが定電流源の出力端子とな
る。定量的に電流の値を求める。PNPトランジ
スタQ₁₁のベース電圧V_BQ11は、 V_BQ11＝R₁₂／R₁₁＋R₁₂・V_CC 次にNPNトランジスタQ₁₂のベース電圧V_BQ12は、 V_BQ12＝V_BQ11＋V_BEQ11 ここにV_BEQ11はPNPトランジスタQ₁₁のベース・
エミツタ間の電圧である。NPNトランジスタQ₁₂
のエミツタの電圧V_EQ12は V_EQ12＝V_BQ12−V_BEQ12 ここにV_BEQ12はNPNトランジスタQ₁₂のベース・
エミツタ間の電圧である。したがつてNPNトラ
ンジスタQ₁₂のエミツタ電流I_EQ12は I_EQ12＝V_EQ12／R₁₄ となる。定電流源の出力である、NPNトランジ
スタQ₁₂のコレクタ電流I_CQ12は I_CQ12＝h_FEQ12／１＋h_FEQ12・I_EQ12 ＝I_EQ12（∵h_FEQ12≫１） ＝１／R₁₄・〔R₁₂／R₁₁＋R₁₂・V_CC＋（V_BEQ11− V_BEQ12）〕 ……(1) ここにh_FEQ12はNPNトランジスタQ₁₂の電流増幅
率である。

ここでコレクタ電流I_CQ12の量産時のバラツキを
検討する。集積回路の特徴は、抵抗の絶対値の精
度及び温度安定度は悪いが、相対精度は良い事で
あり、トランジスタに関しても各種定数の絶対値
はバラツクが、相対精度は良い事である。この点
をふまえて前記(1)式の集積回路におけるバラツキ
を検討すると、 (イ) 係数１／R₁₄は抵抗R₁₄の値に反比例して変動す る。

(ロ) 第１項R₁₂／R₁₁＋R₁₂・V_CCは抵抗R₁₁とR₁₂との 相対精度に依存する故変動しない。

(ハ) 第２項（V_BEQ11−V_BEQ12）は、２つのベー
ス・エミツタ間電圧V_BEの差分であるから一見
安定な値と思われがちであるが、後で詳述する
如く およそ −100mV〜＋100mV 変動する。

項目(イ)によるコレクタ電流I_CQ12の量産時のバラ
ツキは、同一チツプ上に集積された抵抗を利用し
て容易に除去できるため問題にならない。また項
目(ロ)は安定である。したがつて集積回路の量産時
の製造バラツキによる特性変動としては項目(ハ)だ
けが大きな問題として残つてしまう。

項目(ハ)によるコレクタ電流I_CQ12の量産バラツキ
に対して、従来は、電源電圧V_CCが10〜20V位と
高い用途が多く、比較的影響が小さかつた事や、
厳密な電流値が必要な場合調整段を後段に設置す
る事で問題とならなかつた。しかし近年省エネル
ギー、低消費電力の要請、また携帯用機器におい
て電池の数を減らして軽量化したい要請等によつ
て電源電圧は３〜6Vと低電圧になつてきている。
さらに製造原価の低廉化のために、無調整化の要
求が強くなつている。その結果前記項目(ハ)の集積
回路量産時の電圧のバラツキが無視し得ない問題
となつている。

さて次に、前記項目(ハ)が生じる原因に関して以
下に詳述する。まず、第１図中のトランジスタ
Q₁₁，Q₁₂は、第３図の断面図で示す構造となつ
ている。第３図の左半分がNPNトランジスタ、
右半分がPNPトランジスタである。Ｐ型半導体
の基板１の上にＮ型の埋込み層２、トランジスタ
間を分離するＰ型の分離拡散層３が形成されてい
て、Ｎ型半導体であるエピタキシアル層４，８，
１２が互いに分離されている。

ところで、NPNトランジスタは、エピタキシ
アル層４をコレクタ領域とし、Ｐ型半導体の拡散
層６をベース領域とし、拡散層６の中に拡散され
ている高濃度のＮ型半導体の拡散層７をエミツタ
領域として構成されている。なおエミツタと同時
に形成される拡散層５はコレクタであるエピタキ
シアル層４と配線用のアルミニウムとの接触を確
実にするために設けている。したがつてNPNト
ランジスタの飽和電流I_S(NPN)は主として拡散層７
の直下に存在する拡散層６の不純物濃度と厚さに
より決まつている。

一方NPNトランジスタは、分離拡散層３と同
時に形成されるＰ型拡散層９をコレクタ領域と
し、エピタキシアル層１２をベース領域とし、Ｐ
型半導体の拡散層１１をエミツタ領域として構成
されている。なお拡散層１０は前記拡散層５と同
じ理由により設けている。したがつてPNPトラ
ンジスタの飽和電流I_S(PNP)は主として拡散層１１
の直下のエピタキシアル層１２の不純物濃度と厚
さにより決まつている。

NPN及びPNPトランジスタの飽和電流I_Sは次
のように表現される。

I_S(NPN)＝ｑ・S_o・D_o／W_o・ni²／P_P ……(2) I_S(PNP)＝ｑ・S_P・D_P／W_P・ni²／N_o ……(3) ここに ｑ；電子の電荷量、 S_o；エミツタとなる拡散層７の面積、 S_P；エミツタとなる拡散層１１の面積、 D_o；電子の拡散定数、 D_P；正孔の拡散定数、 W_o；ベース領域での電子の走行距離で、拡散
層７とエピタキシアル層４との距離、 W_P；ベース領域での正孔の走向距離で、拡散
層１１とＰ型拡散層９との距離、 n_i ²；真性半導体中のキヤリア濃度、 P_P；拡散層６中の正孔濃度、 N_o；エピタキシアル層１２中の電子濃度、 である。第１図においてトランジスタQ₁₁，Q₁₂
のベース・エミツタ間電圧V_BEQ11，V_BEQ12はそれ
ぞれ V_BEQ11＝KT／ｑlnI_EQ11／I_S(PNP) V_BEQ12＝KT／ｑlnI_EQ12／I_S(NPN) である故、前記(1)式中の（V_BEQ11−V_BEQ12）は （V_BEQ11−V_BEQ12）＝KT／ｑ（lnI_EQ11／I_S(PNP)−lnI_E
Q12／I_S(NPN)）＝KT／ｑ・lnI_EQ11／I_EQ12・I_S(NPN)／I
_S(PNP)……(4) である。(4)式に(2)式、(3)式を代入すると （V_BEQ11−V_BEQ12）＝KT／ｑ〔lnI_EQ11／I_EQ12＋lnS_o／
S_P＋ln（D_o／W_oP_P／D_P／W_PN_o）〕……(5) となることがわかる。

さて(5)式の第１項、及び第２項はそれぞれエミ
ツタ電流の比、エミツタ面積の比である故、回路
設計又はICマスク設計等により極めて小さくす
ることが出来る。しかしながら、第３項に関して
は、従来の電圧シフト回路で集積化を行なうと、
製造プロセスの極めて高度な絶対値制御が必要と
なり、これはかなり困難な問題となる。これを以
下に更に詳しく述べる。

(5)式の第１項では、エミツタ電流I_EQ11は抵抗
R₁₃の値に反比例し、エミツタ電流I_EQ12は抵抗R₁₄
の値に反比例する故、(5)式の第１項のバラツキは ln（R₁₄／R₁₃） に依存する。集積回路上に集積された２つの抵抗
の値の相対精度は数％以内であるから、 ln（I_EQ11／I_EQ12）＝ln〔A₁×（およそ1.02〜0.98）
〕 ＝A₁′＋（−0.02〜＋0.02）で
ある。

次に(5)式の第２項では、NPNトランジスタの
エミツタ面積S_oは、エミツタ拡散用ガラスマスク
により形成される面積であるから、およそ1μm程
度の絶対誤差がある。エミツタ面積S_oは、現在の
標準的なプロセスにおいては20μm×20μmが最小
である故、量産時の精度は、（20±１）μm×（20
±１）μmである。PNPトランジスタのエミツタ
面積S_Pも同様に（20±１）μm×（20±１）μmで
ある。NPNトランジスタのエミツタを形成する
ガラスマスクとPNPトランジスタのエミツタを
形成するガラスマスクは異なるから、エミツタ面
積のバラツキは互いに相関はなく(5)式の第２項
は、 ln（S_o／S_P）＝ln〔（20±１）×（20±１）／（20±１
）×（20±１）A₂〕 ＝ln〔A₂×（0.82〜1.22）〕 ＝A₂′＋（−0.20〜＋0.20） となる。

(5)式の第３項は、不純物濃度や不純物の拡散の
深さに依存する項であつて、集積回路の製造工程
における不純物量の制御、温度制御及び拡散時間
の制御に依存している。現在のプロセス技術で
は、このバラツキはおよそ30倍位で、(5)式の第３
項は ln（D_o／W_o・P_P／D_P／W_PN_o）＝ln〔A₃×（0.03〜30）〕 ＝A₃′＋（−3.5〜＋3.4） である。

したがつて(5)式には次のようになつている事が
わかる。

（V_BEQ11−V_BEQ12）＝KT／ｑ・〔（A₁′＋A₂′＋A₃′）
＋（−0.02〜＋0.02）＋（−0.20〜＋0.20）＋（−3.5
〜3.4）〕
……(5)′ 採用するプロセスを決定し、回路設計及びマス
ク設計により、上式の第１項（A₁′＋A₂′＋A₃′）
は零となる如く設計する。しかし第２〜第４項は
量産時のバラツキとして残る。Ｔ＝300〓を代入
すると(5)式は （V_BEQ11−V_BEQ12）＝（−97mV〜＋94mV） となることがわかり、さらにこのバラツキの要因
はほとんどPNPトランジスタとNPNトランジス
タの拡散プロセスの絶対精度に起因していること
がわかる。

以上の前提のもとに本発明の目的は、即ち、第
１図の定電流源の出力I_CQ12（(1)式で表現される）
を決定しているPNPトランジスタおよびNPNト
ランジスタの組合せによる電圧のバラツキを除去
し、集積回路の量産時の特性バラツキを減少させ
るために集積化に適した電圧シフト回路を提案す
るものである。そこで、第４図には本発明の集積
化電圧シフト回路の一実施例を示して説明する。

抵抗R₁₁及びR₁₂は第１図の抵抗と同じ機能で
あるから、同一符号をつけた。また図面右側のト
ランジスタQ₁₂と抵抗R₁₄も第１図のトランジス
タと抵抗と同一機能なので同一符号をつけた。破
線で囲まれた部分がPNPトランジスタのエミツ
タフオロワ回路による電圧シフト回路に相当す
る。トランジスタQ₁とトランジスタQ₂、抵抗R₁
は差動増幅回路を構成しており、トランジスタ
Q₁，Q₂のベースはそれぞれ抵抗R₁₁とR₁₂との接
続点、及びトランジスタQ₆のエミツタに接続さ
れている。トランジスタQ₃，Q₄はカレントミラ
ー回路を構成しており、差動増幅回路のアクテイ
ブロードとなつている。トランジスタQ₅，Q₆及
び抵抗R₂はエミツタフオロワーを構成している。
この差動増幅回路、カレントミラー回路及びエミ
ツタフオロワーの動作は以下の如くである。すな
わち差動増幅回路とカレントミラー回路とにより
構成される増幅回路は、入力端子（トランジスタ
Q₁，Q₂のそれぞれのベース）、出力端子（トラン
ジスタQ₄のコレクタ）との間に大きな電圧ゲイ
ンがあり、およそ10³倍のゲインがある。エミツ
タフオロワーは負帰環回路として動作し、入力端
子（トランジスタQ₅のベース）は増幅回路の出
力端子（トランジスタQ₄のコレクタ）へ、又出
力端子（トランジスタQ₆のエミツタ）は増幅回
路の入力端子一方（トランジスタQ₂のベース）
へ接続される。帰環率は１である故、増幅回路の
２つの入力端子の電圧は互いに等しい、すなわち
トランジスタQ₁のベース電圧V_BQ1とトランジス
タQ₂のベース電圧V_BQ2とは互いに等しい。

したがつてトランジスタQ₆のベース電圧V_BQ6
は、 V_BQ6＝V_BQ2＋V_BEQ6 ＝V_BQ1＋V_BEQ6 ＝R₁₂／R₁₁＋R₁₂・V_CC＋V_BEQ6 ……(6) となる。以上の説明より、トランジスタQ₁〜Q₆、
抵抗R₁，R₂機能は、第１図におけるPNPトラン
ジスタQ₁₁及び抵抗R₁₃の機能と同じであること
がわかる。

次に量産時のバラツキが少ない事を第４図で説
明する。定電流源の出力、つまりトランジスタ
Q₁₂のコレクタ電流I_CQ12を求める。

I_CQ12＝１／R₁₄〔R₁₂／R₁₁＋R₁₂・V_CC＋（V_BEQ6−V_BEQ1
2）〕 …(7) (7)式は第１図の従来例の説明における(1)式と同
じ形になつているが、量産時のバラツキが少ない
事を以下に説明する。(7)式の第２項（V_BEQ6−
V_BEQ12）のバラツキを評価する。次の３つの式を I_S(NPN)＝ｑ・S_o・D_o／W_o・n_i ²／P_P ……(2) V_BEQ6＝KT／ｑln（I_EQ6／I_S(NPN)Q6） V_BEQ12＝KT／ｑln（I_EQ12／I_S(NPN)Q12） (7)式に代入すると （V_BEQ6−V_BEQ12）＝KT／ｑ・ln（I_EQ6／I_EQ12・I_S(NPN
)Q12／I_S(NPN)Q6） ＝KT／ｑ〔lnI_EQ6／I_EQ12＋lnS_o12／S_o6＋ln（D_o12／
W_o12P_P12／D_o6／W_P6P_P6）〕……(8) となる。ここにS_o12、D_o12、W_o12、P_P12はそれぞ
れNPNトランジスタQ₁₂のS_o、D_o、W_o、P_Pを表
わし、又S_o6、D_o6、W_o6、P_P6はそれぞれNPNト
ランジスタQ₆のS_o、D_o、W_o、P_Pを表わす。

(8)式の量産時のバラツキは、前記(5)式の第１項
と同じであつて、 lnI_EQ6／I_EQ12＝ln〔B₁×（およそ1.02〜0.98）〕 ＝B₁′＋（−0.02〜＋0.02） である。

(8)式の第２項は、２つのNPNトランジスタの
エミツタ面積S_o6、S_o12の比であり、同一のガラ
スマスクにより形成される面積である故、相対精
度を示していて、およそ lnS_o12／S_o6＝B₂′＋（−0.02〜＋0.02） となる。

最後に(8)式の第３項は、集積回路の製造工程に
おける不純物量の制御、温度制御及び拡散時間の
制御に依存しているが、トランジスタQ₆及びQ₁₂
は共にNPNトランジスタである故、同一のガラ
スマスクによりエミツタ領域及びベース領域を形
成し、同一の拡散工程によりエミツタ領域、ベー
ス領域を形成している。それ故不純物濃度、拡散
の深さはよく一致するから、(8)式の第３項は±10
％位のバラツキで ln（D_o12／W_o12・P_P12／D_o6／W_o6・P_P6） ＝ln〔B₃×（0.90〜1.1）〕 B₃′＋（−0.1〜＋0.1） となる。

したがつて(8)式の値は （V_BEQ6−V_BEQ12）＝KT／ｑ・〔（B₁′＋B₂′＋B₃′）
＋（−0.02〜＋0.02）＋（−0.02〜＋0.02）＋（−0.1
〜＋0.1）〕
……(8)′ 回路設計及びマスク設計により上式の第１項
（B₁′＋B₂′＋B₃′）は零となる如く設計される。Ｔ
＝300〓とすると、結局 （V_BEQ6−V_BEQ12）＝（−3.6mV〜＋3.6mV） となつていることがわかる。前記(5)式の値（−
97mV〜＋94mV）と比較して、格段にバラツキ
が減少しているのがわかる。このように第４図に
示す本発明の一実施例を採用すれば、集積回路の
製造工程のバラツキに対し非常に安定な定電流出
力を得ることができる。

さて、第２図は第１図の従来の電圧シフト回路
を使用した映像信号増幅回路であるが、この第２
図の回路に本発明の電圧シフト回路を用いた集積
回路の実施例を第５図に示し、その従来の集積回
路の問題点と本発明の電圧シフト回路を用いた場
合のメリツトを以下に順に詳述する。すなわち、
第２図は従来の回路、第５図は本発明の他の実施
例、第６図はその説明のための図である。第２図
は入力端子Tinに複合映像信号を入力し、クラン
プした後に、増幅し出力端子Toutより出力する
回路である。抵抗R₁₅，R₁₆により電源電圧V_CCを
分圧した電圧V_refを作成する。

V_ref＝R₁₆／R₁₅＋R₁₆・V_CC 電圧V_refはトランジスタQ₁₃のベース印加され
る。トランジスタQ₁₃のエミツタはトランジスタ
Q₁₄のベース、抵抗R₂₁及び容量C₁へ接続される。
入力端子Tinには第６図に波形を示すような複合
映像信号が印加される。トランジスタQ₁₃は、複
合映像信号の水平同期信号の期間のみエミツタ電
流が流れ、残りの期間は流れない。このようにし
て、容量C₁とトランジスタQ₁₃とによりシンクチ
ツプ電圧が、（V_ref−V_BE13）にクランプされる
〔第６図ｂ〕ここにV_BEQ13は水平同期信号の期間
のトランジスタQ₁₃のベース・エミツタ間の電圧
である。なお抵抗R₂₁の値は、トランジスタQ₁₄
のベース電流の値より少し大きく、およそ２倍く
らいの電流をグランドへ流す抵抗値とする。

トランジスタQ₁₄、抵抗R₁₇はエミツタフオロ
ワーであつて、トランジスタQ₁₄のエミツタの複
合映像信号の電圧は、その水平同期信号の期間に
おいて （V_ref−V_BEQ13＋V_BEQ14） ……(9) となつている。この波形が、トランジスタQ₁₅，
Q₁₆、抵抗R₁₈，R₁₉，R₂₀により構成される差動
増幅回路の一つの入力信号となつている。他の一
つの入力信号は分圧された電圧V_refである。そし
て、増幅された複合映像信号がトランジスタQ₁₆
のコレクタに得られて出力端子Toutへ導かれて
いる。

このように構成されている回路において、差動
増幅回路の二つの入力信号の電圧は、水平同期信
号の期間において等しい必要がある。

すなわち（V_ref−V_BEQ13＋V_BEQ14）はV_refとなら
なくてはいけない。しかし、第１図の例において
説明した如く、NPNトランジスタQ₁₃のV_BEQ13と
PNPトランジスタQ₁₄のV_BEQ14とは、量産時のバ
ラツキを考えると一致させる事は困難である。さ
らに第１図と比べて、新たな問題は、次の通りで
ある。トランジスタQ₁₃のエミツタ電流（水平同
期信号の期間のみに流れる）の値が小さいために
V_BEQ13の値も小さい。この小さな値のV_BEQ13に対
応して、PNPトランジスタQ₁₄のV_BEQ14を小さく
しなくてはならない。V_BEQ14を小さくするには、
回路及びマスク設計上できる事は、 V_BEQ14＝KT／ｑlnI_EQ14／I_S(PNP) ＝KT／ｑlnI_EQ14・W_P・N_o／qS_P・D_P・n_i ² 上式よりエミツタ電流I_EQ14を減らす又はエミツタ
面積S_Pを大きくすることである。いずれを選んで
も、トランジスタQ₁₄の周波数特性が悪化してし
まい、複合映像信号の高周成分を伝達できなくな
つてしまうという欠陥が従来のシフト回路を用い
た映像増幅回路には発生する。

第５図は以上述べた第２図の回路の問題を除去
するための本発明の他の実施例である。第２、第
４図と同一機能の素子には同一符号をつけた。ト
ランジスタQ₁₃、抵抗₁₅，R₁₆、容量C₁は複合映像
信号をクランプしている。クランプされた複合映
像信号はトランジスタQ₁のベースに入力される。
トランジスタQ₁〜Q₆及び抵抗R₁，R₂は第４図の
それらと同じ回路構成となされており、同様に動
作している。したがつてトランジスタQ₆のベー
ス電圧_BQ6は、水平同期信号の期間に V_BQ6＝（V_ref−V_BEQ13）＋V_BEQ6 となつている。ここにV_BEQ6はトランジスタQ₆の
ベース・エミツタ間の電圧である。トランジスタ
Q₆は、そのエミツタ面積S_o6が必要なだけ大きく
設計されておりV_BEQ6の値は小さくかつV_BEQ13に
等しい。また周波数特性に関しても、トランジス
タQ₆のコレクタ及びベースが、エミツタフオロ
ワーとして動作しているトランジスタQ₅のエミ
ツターに接続されており問題はない。

以上述べたように本発明によれば集積回路の製
造工程でのバラツキに対し非常に安定な電圧シフ
ト回路を得ること、特にPNPトランジスタと
NPNトランジスタの構造の違いによるベース、
エミツタ間の電圧の比較的大きなバラツキから生
じる電圧シフト回路の電圧変動による出力電流の
製造バラツキを抑制し、歩留りのよい集積回路を
実現するものである。

【図面の簡単な説明】

第１図は従来の電圧シフト回路を使用した定電
流回路図、第２図は従来の電圧シフト回路を使用
した映像信号用増幅回路図、第３図は集積回路に
使われるNPN及びPNPトランジスタの構造断面
図、第４図及び第５図はそれぞれ第１図、第２図
の回路に本発明の電圧シフト回路を応用した実施
例の回路図、第６図ａ，ｂは第２図、第５図の説
明のための映像信号の電圧波形を示す図である。 Q₁，Q₂……差動増幅器を構成するトランジス
タ、Q₃，Q₄……カレントミラートランジスタ、
Q₅，Q₆……エミツタフオロワートランジスタ。

Claims (1)

【特許請求の範囲】
1. １ 半導体集積回路上に構成された電圧シフト回
   路に於て、差動増幅回路を構成する第１及び第２
   のトランジスタと、この差動増幅回路のアクテイ
   ブロードとなるカレントミラー回路を構成する第
   ３及び第４のトランジスタを有し、前記第１及び
   第２のトランジスタは同じ導電型でありかつ前記
   第３及び第４のトランジスタとは逆の導電型であ
   つて、前記第１と第３のトランジスタは互いにコ
   レクタ同志が接続され、、また前記第２と第４の
   トランジスタも互いにコレクタ同志が接続され、
   さらに第５のトランジスタのベースは前記第２の
   トランジスタのコレクタに、またこの第５のトラ
   ンジスタのエミツタは第６のトランジスタのコレ
   クタならびにベースに接続され、前記第６のトラ
   ンジスタのエミツタは第２のトランジスタのベー
   ス及び電流源に接続され、前記第５及び第６のト
   ランジスタは前記第１及び第２のトランジスタと
   同じ導電型のトランジスタであり、前記第１のト
   ランジスタのベースの電圧が前記第５のトランジ
   スタのエミツタに電圧シフトされて現われること
   を特徴とする電圧シフト回路。