JPH0148577B2 - - Google Patents

Description

【発明の詳細な説明】 Ａ 発明の技術分野 本発明は、共有制御方式、特に、複数の入出力
装置を共有する複数の入出力制御装置を複数の上
位チヤネルで共有する場合であつて、或る上位チ
ヤネルより或る入出力装置がリザーブされている
ときに、その入出力装置に対して別の上位チヤネ
ルより入出力要求がなされた場合、この入出力要
求を拒否する共有制御方式に関するものである。

Ｂ 従来技術とその問題点 複数の入出力装置を共有する複数の入出力制御
装置を、複数の上位チヤネルで共有する共有制御
方式においては、或る入出力装置が或るチヤネル
によつてリザーブされているときに、他のチヤネ
ルからその入出力装置に対して入出力要求がなさ
れた場合、この入出力要求を拒否する排他制御を
行う必要がある。

排他制御を行う共有制御方式としては、第１図
に示すように、ｎ＋１個の入出力装置D₀，D₁…
Dnを例えば２台の入出力制御装置C₀およびC₁で
共有し、これら入出力制御装置がホストコンピユ
ータをそなえた上位システムS₀およびS₁で共有さ
れるような場合、入出力制御装置C₀およびC₁の
両方からアクセス可能な共有メモリＭを有し、こ
のメモリの記録内容により排他制御を行う方式が
ある。

このような共有制御方式では、各上位システム
のチヤネルのパス毎に、上位システムを識別する
ための情報であるシステムID（Identification）
を、コマンド“セツトシステムID”により、入
出力制御装置C₀およびC₁のチヤネルポートＡお
よびＢにセツトして、入出力制御装置のチヤネル
ルート毎に保持する。すなわち、入出力制御装置
C₀のチヤネルポートＡと入出力制御装置C₁のチ
ヤネルポートＡにはシステムS₀のIDがセツトさ
れ、他方、入出力制御装置C₀のチヤネルポート
Ｂと入出力制御装置C₁のチヤネルポートＢには
システムS₁のIDがセツトされる。

例えば、システムS₀より、入出力装置D₀に対
するリザーブコマンドが入出力制御装置C₀に与
えられると、チヤネルポートＡに保持されている
システムIDを、共有メモリＭ上の入出力装置D₀
に割当てられているアドレスに書込む。第２図
は、共有メモリＭ上の入出力装置D₀に割当てら
れたアドレスにシステムIDが書込まれた状態を
示す。

入出力装置D₀がシステムS₀によりリザーブさ
れている状態で、システムS₁より入出力装置D₀
に対する入出力コマンドが入出力制御装置C₀の
チヤネルポートＢに与えられると、そのチヤネル
ポートに保持されているシステムIDと、入出力
要求のあつた入出力装置D₀に対応する共有メモ
リＭのアドレスに書込まれているシステムIDと
を比較する。この場合、これらシステムIDは一
致しないから、入出力装置D₀は使用できないと
して入出力コマンドは拒否されることとなる。こ
の排他制御は、上述のようなシステム間で行われ
るだけでなくチヤネルルート間（ＡとＢとの間）
でも行われる。

このような排他制御を行う従来の共有制御方式
では、共有メモリＭを入出力制御装置C₀および
C₁で共有するために、いずれの入出力制御装置
が電源供給状態にあつても共有メモリＭを作動さ
せる必要がある。このため、従来の共有制御方式
における電源供給系は、第３図に示すように、入
出力制御装置C₀側の電源装置P₀と、入出力制御
装置C₁側の電源装置P₁とを、逆流防止用のダイ
オード１，２をそれぞれ経て共有の電源供給ライ
ン３で共有メモリＭに接続しなければならない。
このように、２つの電源装置から共有メモリにそ
れぞれ電源を供給しなければならないので電力供
給系が複雑になるという欠点があつた。

Ｃ 発明の目的と構成 本発明の目的は、電源供給系を簡単にすること
のできる共有制御方式を提供することにある。

このため、本発明は、複数の上位チヤネルによ
り共有される複数の入出力制御装置と、これら入
出力制御装置に共有される複数の入出力装置と、
前記複数の入出力制御装置の各々からアクセス可
能な共有メモリとを具え、前記共有メモリの記録
内容により排他制御を行うようにした共有制御方
式であつて、前記共有メモリを電源供給系を含め
前記入出力制御装置のいずれかに帰属させるとと
もに、前記入出力制御装置のそれぞれに内部メモ
リと他の入出力制御装置の電源供給状態を検出す
る検出回路とを設け、上位チヤネルよりある入出
力制御装置に入出力要求があつた場合に、前記検
出回路からの情報に基づいて、他の入出力制御装
置が電源供給状態であれば前記共有メモリを使用
し、他の入出力制御装置が電源供給状態にない場
合には、前記入出力要求のあつた入出力制御装置
の内部メモリのみを使用して排他制御を行うよう
にしたことを特徴とするものである。

Ｄ 発明の実施例 以下、実施例においては、簡単のために、２台
の入出力制御装置を備えたシステムを例に説明す
る。

第４図は、本発明の一実施例において、特に電
源供給系を説明するためのブロツク図である。

共有メモリＭは、電源供給系を含めて入出力制
御装置C₀に帰属させる。この入出力制御装置C₀
および共有メモリＭには、電源装置P₀より電源
供給ラインL₀を経て電源を供給する。他方、入
出力制御装置C₁には、電源装置P₁より電源供給
ラインL₁を経て電源を供給する。各入出力制御
装置は内部メモリM₀，M₁と、電圧検出回路V₀，
V₁とをそれぞれ具えている。電圧検出回路V₀は
電源供給ラインL₁に接続され、電圧検出回路V₁
は電源供給ラインL₀に接続されており、それぞ
れ電源供給状態を検出する。

以上のような電源供給系においては、電源装置
P₀がオンのときには共有メモリＭおよび内部メ
モリM₀が使用可能状態にあり、電源装置P₁がオ
ンのときには内部メモリM₁が使用可能状態にあ
る。また、電源装置P₀およびP₁が共にオンのと
きには、共有メモリＭと内部メモリM₀，M₁とが
使用可能状態にある。

このため、本発明では、排他制御時において、
入出力コマンドが与えられる入出力制御装置のみ
が電源供給状態にある場合には、その内部メモリ
を用いて排他制御を行い、入出力コマンドが与え
られる入出力制御装置および他の入出力制御装置
が電源供給状態にあるときには、共有メモリを用
いて排他制御を行うようにしている。

第５図は、第４図で説明した電源供給系を有す
る共有制御方式の一実施例を示すブロツク図であ
る。

例えばホストコンピユータより成る上位システ
ムS₀およびS₁が、入出力制御装置C₀およびC₁を
共有しており、これら入出力制御装置は、共通に
接続された入出力装置D₀，D₁…Dnを共有してい
るものとする。入出力制御装置C₀のチヤネルポ
ートＡおよび入出力制御装置C₁のチヤネルポー
トＡは、システムS₀の各チヤネルに接続され各チ
ヤネルルートを形成している。また、入出力制御
装置C₀のチヤネルポートＢおよび入出力制御装
置C₁のチヤネルポートＢは、システムS₁の各チ
ヤネルに接続され各チヤネルルートを形成してい
る。

各入出力制御装置は、第４図において説明した
ようにして、内部メモリM₀，M₁をそれぞれ具え
ており、共有メモリＭは入出力制御装置C₀に帰
属されている。これら内部メモリM₀，M₁および
共有メモリＭは、第２図において示したように、
入出力装置D₀，D₁…Dnに対応するアドレスをそ
れぞれ有している。また、共有メモリＭは、メモ
リ・リード／ライト・インターフエース（図示せ
ず）をそれぞれ介して入出力制御装置C₀および
C₁から読取りおよび書込みが可能である。

次に、本実施例の動作を説明する。各システム
S₀およびS₁の上位チヤネルのパス毎にシステムを
識別するためのシステムIDをコマンド“セツト
システムID”によりチヤネルルート毎にセツト
する。すなわち、入出力制御装置C₀のチヤネル
ポートＡと入出力制御装置C₁のチヤネルポート
ＡにはシステムS₀のID“Ｘ”がセツトされ、他
方、入出力制御装置C₀のチヤネルポートＢと入
出力制御装置C₁のチヤネルポートＢにはシステ
ムS₁のID“Ｙ”がセツトされる。

例えば、システムS₀から入出力制御装置C₀の
チヤネルポートＡに、入出力装置D₀に対するリ
ザーブコマンドが与えられると、入出力制御装置
C₀のチヤネルポートＡにセツトされているシス
テムID“Ｘ”が、内部メモリM₀および共有メモ
リＭの入出力装置D₀に割当てられているアドレ
スに書込まれる。さらに、システムS₁から入出力
制御装置C₀のチヤネルポートＢに入出力装置D₁
に対するリザーブコマンドが与えられると、入出
力制御装置C₀のチヤネルポートＢに保持されて
いるシステムID“Ｙ”が、内部メモリM₁および
共有メモリＭの入出力装置D₁に割当てられてい
るアドレスに書込まれる。入出力制御装置C₁へ
は、リザーブコマンドが与えられておらず、その
内部メモリM₁はノン・リザーブであるとした場
合、共有メモリＭ、内部メモリM₀、内部メモリ
M₁の記録内容を、第６図ａ，ｂ，ｃにそれぞれ
示す。図中、ノン・リザーブのアドレスは、空白
で示しているが、例えばノン・リザーブであるこ
とを示す特殊ID（例えばすべて０にする）を書込
むことができる。

このような状態において、入出力コマンドが与
えられた場合の排他制御を以下に説明する。第７
図は、排他制御の動作を示すフローチヤートであ
る。例えば、システムS₀の上位チヤネルより入出
力装置D₀に対する入出力コマンドが、入出力制
御装置C₀のチヤネルポートＡに発信されたとす
る。また、このとき入出力制御装置C₁側の電源
装置P₁はオフされており入出力制御装置C₁は電
源供給がされていない状態にあるものとする。入
出力制御装置C₀側の電圧検出回路V₀はこれを検
出して内部メモリM₀を使用することを指示する。
入出力制御装置C₀は、入出力コマンドにより指
定されたアドレス（入出力装置D₁に割当てられ
ている）の内容を内部メモリMoより読取り、リ
ザーブされているか否かを判断する。この場合、
そのアドレスにはシステムID“Ｙ”がリザーブさ
れており、このシステムID“Ｙ”は、現在実行中
のチヤネルルート、すなわちチヤネルポートにセ
ツトされているシステムIDと同一であるか否か
が判断される。この場合、実行中のチヤネルポー
トは入出力制御装置CoのチヤネルポートＡであ
り、セツトされているシステムIDは“Ｘ”であ
るから不一致であると判断される。その結果、こ
の入出力コマンドは拒否されることとなる。

以上は、チヤネルルート間での排他制御の一例
を説明したが、第７図のフローチヤートで示すよ
うに、指定アドレスがリザーブされていなければ
入出力コマンドは実行され、また、リザーブされ
ているシステムIDが、実行中のチヤネルルート
にセツトされているシステムIDと一致すれば入
出力コマンドは実行されることとなる。第７図に
示す動作は、例えば、マイクロプログラムで行わ
れると考えてよい。

本実施例の動作の理解を助けるため、システム
間の排他制御の動作について説明する。共有メモ
リＭ、内部メモリM₀およびM₁の記録内容が第６
図に示す状態である場合において、システムS₁の
上位チヤネルより、入出力装置D₀に対する入出
力コマンドが、入出力制御装置C₁のチヤネルポ
ートＢに発信されたとする。また、このとき入出
力制御装置C₀側の電源装置P₀はオンされており、
入出力制御装置C₀は電源が供給されている状態
にあるものとする。入出力制御装置C₁側の電圧
検出回路V₁はこれを検出して共有メモリＭを使
用することを指示する。入出力制御装置C₁は、
入出力コマンドにより指定されたアドレス（入出
力装置D₀に割当てられている）の内容を共有メ
モリＭより読取り、リザーブされているか否かを
判断する。この場合、そのアドレスにはシステム
ID“Ｘ”がリザーブされており、このシステムID
“Ｘ”は、現在実行中のチヤネルルート、すなわ
ちチヤネルポートにセツトされているシステム
IDと同一であるか否かが判断される。この場合、
実行中のチヤネルポートは入出力制御装置C₁の
チヤネルポートＢであり、セツトされているシス
テムIDは“Ｙ”であるから不一致であると判断
される。その結果、この入出力コマンドは拒否さ
れることとなる。

すなわち、実施例による場合、入出力制御装置
C₀および入出力制御装置C₁の双方に電源が供給
されている状態においては、共有メモリＭの内容
を基準にして排他制御を行う。そして、共有メモ
リＭの内容を更新した場合には、そのときのアク
セス・ルートに属する側の内部メモリM₀または
M₁に、更新内容を反映させておく。また、一方
の側の入出力制御装置C₀またはC₁に、電源が供
給されていない状態においては、他方の入出力制
御装置C₁またはC₀は、少なくとも入出力制御装
置間にまたがる排他制御を考慮する必要がないの
で、共有メモリＭを使用することなく、自己の内
部メモリによつて排他制御を行うようになつてい
る。

Ｅ 発明の効果 本発明共有制御方式によれば、共有メモリをあ
る入出力制御装置に帰属させて、共有メモリへの
電源供給はこの入出力制御装置への電源装置で行
うようにしているので電源供給系が簡単となる。
このような電源供給系を採用するため、各入出力
制御装置には内部メモリおよび電圧検出回路を設
けることとなるがこれら部材は安価であるため制
御方式全体としては従来の方式に比べてコストが
安価になるという利点がある。

【図面の簡単な説明】

第１図は従来の共有制御方式のブロツク図、第
２図は共有メモリの記録内容を示す図、第３図は
従来の共有制御方式の電源供給系を示す図、第４
図は本発明共有制御方式の電源供給系を示す図、
第５図は本発明の一実施例のブロツク図、第６図
は共有メモリおよび内部メモリの記録内容を示す
図、第７図は排他制御の動作のフローチヤートを
示す図である。 図中、S₀，S₁はシステム、Ａ，Ｂはチヤネルポ
ート、C₀，C₁は入出力制御装置、Ｍは共有メモ
リ、M₀，M₁は内部メモリ、D₀，D₁…Dnは入出
力装置、V₀，V₁は電圧検出回路、P₀，P₁は電源
装置、L₀，L₁は電源供給ラインをそれぞれ示す。

Claims (1)

【特許請求の範囲】
1. １ 複数の上位チヤネルにより共有される複数の
   入出力制御装置と、これら入出力制御装置に共有
   される複数の入出力装置と、前記複数の入出力制
   御装置の各々からアクセス可能な共有メモリとを
   具え、前記共有メモリの記録内容により排他制御
   を行うようにした共有制御方式であつて、前記共
   有メモリを電源供給系を含め前記入出力制御装置
   のいずれかに帰属させるとともに前記入出力制御
   装置のそれぞれに内部メモリと他の入出力制御装
   置の電源供給状態を検出する検出回路とを設け、
   上位チヤネルよりある入出力制御装置に入出力要
   求があつた場合に、前記検出回路からの情報に基
   づいて、他の入出力制御装置が電源供給状態であ
   れば前記共有メモリを使用し、他の入出力制御装
   置が電源供給状態にない場合には、前記入出力要
   求のあつた入出力制御装置の内部メモリのみを使
   用して排他制御を行うようにしたことを特徴とす
   る共有制御方式。