JPH0148595B2 - - Google Patents
Info
- Publication number
- JPH0148595B2 JPH0148595B2 JP10770283A JP10770283A JPH0148595B2 JP H0148595 B2 JPH0148595 B2 JP H0148595B2 JP 10770283 A JP10770283 A JP 10770283A JP 10770283 A JP10770283 A JP 10770283A JP H0148595 B2 JPH0148595 B2 JP H0148595B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- input
- digital data
- group
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/40—Bus structure
- G06F13/4004—Coupling between buses
- G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Mathematical Physics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は計算機及びその入出力装置に係り、特
に多数のデイジタルデータをグループ単位に分割
して入力する様に構成した計算機及びその入出力
装置に関する。
に多数のデイジタルデータをグループ単位に分割
して入力する様に構成した計算機及びその入出力
装置に関する。
一般に多数の入力点を有する計算機システムに
おいて、個々の入力点を常時取り込み、監視する
ことは、システムの構成が複雑となるとともに、
計算機の負荷が膨大なものとなり実用的でない。
おいて、個々の入力点を常時取り込み、監視する
ことは、システムの構成が複雑となるとともに、
計算機の負荷が膨大なものとなり実用的でない。
そこで、従来は第１図に示す様に、計算機２０
に複数の入力点を有するデイジタル入力回路（以
下DIモジユールと記す）４−１〜４−ｎを設け、
この入力点数（図では24点）を１グループとして
ｎグループに分割し、デイジタルデータを入力す
る方法が用いられている。即ち、入出力装置３０
から計算機２０へ入力されるデイジタルデータは
DIモジユール４−１〜４−ｎの入力点数毎のデ
イジタルデータグループ１０−１〜１０−ｎに分
割して伝送ケーブル９−１〜９−ｎ、コネクタ８
−１〜８−ｎを介してそれぞれ入力される。
に複数の入力点を有するデイジタル入力回路（以
下DIモジユールと記す）４−１〜４−ｎを設け、
この入力点数（図では24点）を１グループとして
ｎグループに分割し、デイジタルデータを入力す
る方法が用いられている。即ち、入出力装置３０
から計算機２０へ入力されるデイジタルデータは
DIモジユール４−１〜４−ｎの入力点数毎のデ
イジタルデータグループ１０−１〜１０−ｎに分
割して伝送ケーブル９−１〜９−ｎ、コネクタ８
−１〜８−ｎを介してそれぞれ入力される。
DIモジユール４−１〜４−ｎはそれぞれCPU
１からの読込指令によりデイジタルグループ１０
−１〜１０−ｎをバスライン２１に出力する入力
回路５−１〜５−ｎ、デイジタルデータグループ
１０−１〜１０−ｎのデータの変化を検知する状
態変化検出回路６−１〜６−ｎ、状態変化検出回
路６−１〜６−ｎの出力信号により、CPU１に
割込信号を送出する割込み発生回路７−１〜７−
ｎで構成され、任意のデイジタルデータグループ
１０−ｉのデータに変化が発生すると状態変化検
出回路６−ｉによりその変化を検知し割込み発光
回路７−ｉを介してCPU１に割込み信号を送出
する。CPU１はこの割込み信号により対応した
入力回路５−ｉに読込信号を送出し、デイジタル
データグループ１０−ｉのデータをバスライン２
１に出力させて最新データとしてCPU１へ取込
みRAM２へ格納して種々の加工処理を行つてい
る。
１からの読込指令によりデイジタルグループ１０
−１〜１０−ｎをバスライン２１に出力する入力
回路５−１〜５−ｎ、デイジタルデータグループ
１０−１〜１０−ｎのデータの変化を検知する状
態変化検出回路６−１〜６−ｎ、状態変化検出回
路６−１〜６−ｎの出力信号により、CPU１に
割込信号を送出する割込み発生回路７−１〜７−
ｎで構成され、任意のデイジタルデータグループ
１０−ｉのデータに変化が発生すると状態変化検
出回路６−ｉによりその変化を検知し割込み発光
回路７−ｉを介してCPU１に割込み信号を送出
する。CPU１はこの割込み信号により対応した
入力回路５−ｉに読込信号を送出し、デイジタル
データグループ１０−ｉのデータをバスライン２
１に出力させて最新データとしてCPU１へ取込
みRAM２へ格納して種々の加工処理を行つてい
る。
しかし、最近のプロセス制御用計算機はその処
理能力が大きくデイジタルデータの入力点数は増
大する一方であり、上記、従来の構成では膨大な
デイジタルデータの入力点数に対してそれぞれ
DIモジユールを設けなければならず、計算機の
構成が複雑となり、装置が大形化し、高価格とな
りまた、ノイズ等が浸入し易く信頼性が低下する
と言う問題点がある。
理能力が大きくデイジタルデータの入力点数は増
大する一方であり、上記、従来の構成では膨大な
デイジタルデータの入力点数に対してそれぞれ
DIモジユールを設けなければならず、計算機の
構成が複雑となり、装置が大形化し、高価格とな
りまた、ノイズ等が浸入し易く信頼性が低下する
と言う問題点がある。
本発明は上述問題点に鑑みてなされたもので、
多数のデイジタルデータを複数のデータグループ
に分割して時分割して入力する様に構成し、計算
機と入出力装置間のケーブル芯線数を低減し、計
算機の耐ノイズ性を強化して信頼性を向上させ、
入力回路の標準化、小形化を計り、保守性の向上
した計算機及びその入出力装置を提供するのが目
的である。
多数のデイジタルデータを複数のデータグループ
に分割して時分割して入力する様に構成し、計算
機と入出力装置間のケーブル芯線数を低減し、計
算機の耐ノイズ性を強化して信頼性を向上させ、
入力回路の標準化、小形化を計り、保守性の向上
した計算機及びその入出力装置を提供するのが目
的である。
本発明は上記目的を実現するために多数のデイ
ジタルデータを入力する計算機及びその入出力装
置に於て、前記多数のデイジタルデータを複数の
データグループに分割して入力しグループセレク
ト信号により任意のデータグループを選択して第
１のデイジタルデータとして出力するデータグル
ープセレクタと、前記複数のデータグループを入
力して前記多数のデイジタルデータの変化をデー
タグループ毎に検知して第２のデイジタルデータ
として出力する第１の状態変化検出回路を前記入
出力装置に設け、前記第１のデイジタルデータを
入力とし中央演算装置（以下CPUと記す）の指
令によりその入力データをバスラインに出力する
第１の入力回路と、前記第２のデイジタルデータ
を入力としその入力データの変化を検知する第２
の状態変化検出回路と、この第２の状態変化検出
回路の検出信号によりCPUに割込み信号を送出
する割込み発生回路と、CPUからの指令により
前記データグループセレクタに前記グループセレ
クト信号を送出する出力回路を前記計算機に設け
計算機と入出力装置間のケーブル芯線数を低減
し、耐ノイズ性を強化して信頼性を向上させ、標
準化、小形化を計り保守性の向上した計算機及び
その入出力装置である。
ジタルデータを入力する計算機及びその入出力装
置に於て、前記多数のデイジタルデータを複数の
データグループに分割して入力しグループセレク
ト信号により任意のデータグループを選択して第
１のデイジタルデータとして出力するデータグル
ープセレクタと、前記複数のデータグループを入
力して前記多数のデイジタルデータの変化をデー
タグループ毎に検知して第２のデイジタルデータ
として出力する第１の状態変化検出回路を前記入
出力装置に設け、前記第１のデイジタルデータを
入力とし中央演算装置（以下CPUと記す）の指
令によりその入力データをバスラインに出力する
第１の入力回路と、前記第２のデイジタルデータ
を入力としその入力データの変化を検知する第２
の状態変化検出回路と、この第２の状態変化検出
回路の検出信号によりCPUに割込み信号を送出
する割込み発生回路と、CPUからの指令により
前記データグループセレクタに前記グループセレ
クト信号を送出する出力回路を前記計算機に設け
計算機と入出力装置間のケーブル芯線数を低減
し、耐ノイズ性を強化して信頼性を向上させ、標
準化、小形化を計り保守性の向上した計算機及び
その入出力装置である。
本発明による計算機及びその入出力装置を第２
図に示す一実施例を用いて説明する。
図に示す一実施例を用いて説明する。
第２図に於て、計算機４０は、中央演算装置
（CPU）１、プログラムを記憶するROM３、プ
ログラム実行のために必要なデータエリアを確保
するRAM２、CPU１からの読込指令によりデイ
ジタルデータをバスライン２１に出力する入力回
路５−１、CPU１からの選択指令によりデータ
グループを選択するグループセレクト信号を出力
する出力回路１２、CPU１からの読込指令によ
りグループデータをバスライン２１に出力する入
力回路５−２、グループデータの変化を検知する
状態変化検出回路６、この状態変化検出回路６の
信号によりCPU１に割込み信号を送出する割込
み発生回路７を備えて構成する。
（CPU）１、プログラムを記憶するROM３、プ
ログラム実行のために必要なデータエリアを確保
するRAM２、CPU１からの読込指令によりデイ
ジタルデータをバスライン２１に出力する入力回
路５−１、CPU１からの選択指令によりデータ
グループを選択するグループセレクト信号を出力
する出力回路１２、CPU１からの読込指令によ
りグループデータをバスライン２１に出力する入
力回路５−２、グループデータの変化を検知する
状態変化検出回路６、この状態変化検出回路６の
信号によりCPU１に割込み信号を送出する割込
み発生回路７を備えて構成する。
また、入出力装置５０は、１グループの最大入
力点数が入力回路５−１で定められたデイジタル
データグループ１０−１〜１０−ｎが入力されグ
ループセレクト信号により所定のデイジタルデー
タグループ１０−ｉを選択して出力するデータグ
ループセレクタ１３、デイジタルデータグループ
１０−１〜１０−ｎ毎にデータの変化を検知して
出力するデータグループ状態変化検出回路１５を
備えて構成する。
力点数が入力回路５−１で定められたデイジタル
データグループ１０−１〜１０−ｎが入力されグ
ループセレクト信号により所定のデイジタルデー
タグループ１０−ｉを選択して出力するデータグ
ループセレクタ１３、デイジタルデータグループ
１０−１〜１０−ｎ毎にデータの変化を検知して
出力するデータグループ状態変化検出回路１５を
備えて構成する。
上記の様に構成した本発明による計算機及びそ
の入出力装置の動作を以下に説明する。
の入出力装置の動作を以下に説明する。
入出力装置５０から計算機４０に入力する多数
のデイジタルデータは１グループの最大入力点数
を入力回路５−１の入力点数としたデイジタルデ
ータグループ１０−１〜１０−ｎに分割してデー
タグループセレクタ１３とデータグループ状態変
化検出回路１５に入力される。
のデイジタルデータは１グループの最大入力点数
を入力回路５−１の入力点数としたデイジタルデ
ータグループ１０−１〜１０−ｎに分割してデー
タグループセレクタ１３とデータグループ状態変
化検出回路１５に入力される。
今、任意のデイジタルデータグループ１０−ｉ
のデータのみに変化が発生したと仮定すると、デ
ータグループ状態変化検出回路１５はその変化を
検知してデータグループ１０−ｉに変化が発生し
た情報１４を伝送ケーブル９−３、コネクタ８−
３を介して計算機４０に送出する。計算機４０は
この変化情報１４を入力回路５−２と状態変化検
出回路６に入力し、状態変化検出回路６は割込み
発生回路７を介してCPU１に割込み信号を送出
する。CPU１はこの割込み信号により入力回路
５−２へ読込指令を出し変化情報１４をバスライ
ン２１へ出力させて読込む。その後、出力回路１
２、コネクタ８−２、伝送ケーブル９−２を介し
てグループセレクト信号を入出力装置５０へ送出
し、データグループセレクタ１３に入力して変化
の発生したデイジタルデータグループ１０−ｉの
データを選択して出力させる。このデイジタルデ
ータグループ１０−ｉは伝送ケーブル９−１、コ
ネクタ８−１を介して計算機４０に伝送され入力
回路５−１に入力されCPU１からの読込指令に
よりバスライン２１を介してCPU１に読込み
RAM２へ取込まれる。かくして変化のあつたデ
イジタルデータグループ１０−ｉのデータは計算
機４０に読込まれる。
のデータのみに変化が発生したと仮定すると、デ
ータグループ状態変化検出回路１５はその変化を
検知してデータグループ１０−ｉに変化が発生し
た情報１４を伝送ケーブル９−３、コネクタ８−
３を介して計算機４０に送出する。計算機４０は
この変化情報１４を入力回路５−２と状態変化検
出回路６に入力し、状態変化検出回路６は割込み
発生回路７を介してCPU１に割込み信号を送出
する。CPU１はこの割込み信号により入力回路
５−２へ読込指令を出し変化情報１４をバスライ
ン２１へ出力させて読込む。その後、出力回路１
２、コネクタ８−２、伝送ケーブル９−２を介し
てグループセレクト信号を入出力装置５０へ送出
し、データグループセレクタ１３に入力して変化
の発生したデイジタルデータグループ１０−ｉの
データを選択して出力させる。このデイジタルデ
ータグループ１０−ｉは伝送ケーブル９−１、コ
ネクタ８−１を介して計算機４０に伝送され入力
回路５−１に入力されCPU１からの読込指令に
よりバスライン２１を介してCPU１に読込み
RAM２へ取込まれる。かくして変化のあつたデ
イジタルデータグループ１０−ｉのデータは計算
機４０に読込まれる。
また、デイジタルデータグループ１０−１〜１
０−ｎの複数のデータグループに変化が生じたと
き、CPU１は入力回路５−２から読込んだ変化
情報１４からその内容を検知して変化の生じたす
べてのデータグループに対し定められた順序でグ
ループセレクト信号を出力してデータグループの
デイジタルデータを読込み、一連の読込動作を完
了する。
０−ｎの複数のデータグループに変化が生じたと
き、CPU１は入力回路５−２から読込んだ変化
情報１４からその内容を検知して変化の生じたす
べてのデータグループに対し定められた順序でグ
ループセレクト信号を出力してデータグループの
デイジタルデータを読込み、一連の読込動作を完
了する。
第３図は割込み信号によりスタートする上記、
一連の読込動作を示したフローチヤートである。
尚、同図に於て「前回のデータと比較する」のブ
ロツクはCPU１に読込んだデイジタルデータの
どのビツトに変化が生じたのかを検知するために
RAM２にストアされている前回のデイジタルデ
ータと比較する動作を示したもので本発明とは直
接には関係しない。
一連の読込動作を示したフローチヤートである。
尚、同図に於て「前回のデータと比較する」のブ
ロツクはCPU１に読込んだデイジタルデータの
どのビツトに変化が生じたのかを検知するために
RAM２にストアされている前回のデイジタルデ
ータと比較する動作を示したもので本発明とは直
接には関係しない。
第４図は本発明による計算機及びその入出力装
置の他の実施例を示したブロツク図である。
置の他の実施例を示したブロツク図である。
本実施例はデイジタルデータのグループ数が入
力回路５の入力点数以下の場合に適用可能な構成
であり、第２図に於る入力回路５−２を省略する
ことができる。即ち、グループセレクタ１３の所
定のグループ（図では１番目のグループ）のデイ
ジタルデータ入力点にデータグループ状態変化検
出回路１５の出力信号１４を入力し、CPU１は
出力回路１２を介してその所定のグループ（図で
は１番目のグループ）を選択するグループセレク
ト信号を出力し、デイジタルデータは所定のグル
ープを除いた他のグループ（図では２〜24番目の
グループ）のデータ入力点にデイジタルデータグ
ループ１０−２〜１０〜２４として入力して待期
させる。従つて待期状態に於てデータグループ状
態変化検出回路１５の出力信号１４はグループセ
レクタ１３を介して計算機４０に伝送され、状態
変化検出回路６によりデータの変化を検知し、割
込み発生回路７を介してCPU１に割込み信号を
送出することができる。CPU１は割込み信号を
検知すると入力回路５に読込指令を出して変化情
報１４を読込み、デイジタルデータの変化の発生
したデータグループを検知し、以後、前述と同様
にして順次そのデータグループのグループセレク
ト信号を出してデイジタルデータを読込むことが
できる。
力回路５の入力点数以下の場合に適用可能な構成
であり、第２図に於る入力回路５−２を省略する
ことができる。即ち、グループセレクタ１３の所
定のグループ（図では１番目のグループ）のデイ
ジタルデータ入力点にデータグループ状態変化検
出回路１５の出力信号１４を入力し、CPU１は
出力回路１２を介してその所定のグループ（図で
は１番目のグループ）を選択するグループセレク
ト信号を出力し、デイジタルデータは所定のグル
ープを除いた他のグループ（図では２〜24番目の
グループ）のデータ入力点にデイジタルデータグ
ループ１０−２〜１０〜２４として入力して待期
させる。従つて待期状態に於てデータグループ状
態変化検出回路１５の出力信号１４はグループセ
レクタ１３を介して計算機４０に伝送され、状態
変化検出回路６によりデータの変化を検知し、割
込み発生回路７を介してCPU１に割込み信号を
送出することができる。CPU１は割込み信号を
検知すると入力回路５に読込指令を出して変化情
報１４を読込み、デイジタルデータの変化の発生
したデータグループを検知し、以後、前述と同様
にして順次そのデータグループのグループセレク
ト信号を出してデイジタルデータを読込むことが
できる。
本実施例は入力回路５の入力点数を24点として
説明したがこの数に制限はなく何点でも実施する
ことができる。
説明したがこの数に制限はなく何点でも実施する
ことができる。
本実施例によればデータグループ状態変化検出
回路１５の出力信号を伝送するケーブルが不要と
なり、システムの構成が一段と容易に実現可能と
なる。
回路１５の出力信号を伝送するケーブルが不要と
なり、システムの構成が一段と容易に実現可能と
なる。
本発明の計算機及びその入出力装置によれば、
多数のデイジタルデータを入力する場合でも計算
機と入出力装置間を結合するケーブルの芯線数が
少なくて済むのでシステムの構成が容易となり、
耐ノイズ性を強化して信頼性を向上させると共に
データ読込に対する計算機の負荷を低減させるこ
とができる。また、従来の様に多数の入力回路を
必要としないので消費電力が低減でき、計算機側
のシステム構成の標準化（モジユール化、ユニツ
ト化）、小形化が容易となり低価格化による経済
性の向上、保守、点検がし易いことによる保守性
の向上等の効果を得ることができる。
多数のデイジタルデータを入力する場合でも計算
機と入出力装置間を結合するケーブルの芯線数が
少なくて済むのでシステムの構成が容易となり、
耐ノイズ性を強化して信頼性を向上させると共に
データ読込に対する計算機の負荷を低減させるこ
とができる。また、従来の様に多数の入力回路を
必要としないので消費電力が低減でき、計算機側
のシステム構成の標準化（モジユール化、ユニツ
ト化）、小形化が容易となり低価格化による経済
性の向上、保守、点検がし易いことによる保守性
の向上等の効果を得ることができる。
第１図は従来の計算機とその入出力装置のブロ
ツク構成図、第２図は本発明の計算機とその入出
力装置の一実施例を示すブロツク構成図、第３図
は本発明の動作を説明するためのフローチヤー
ト、第４図は本発明による他の実施例の計算機と
その入出力装置のブロツク構成図である。 １……CPU、２……RAM、３……ROM、４
−ｉ……DIモジユール、５，５−ｉ……入力回
路、６，６−ｉ……状態変化検出回路、７，７−
ｉ……割込み発生回路、８−ｉ……コネクタ、９
−ｉ……伝送ケーブル、１０−ｉ……デイジタル
データグループ、１２……出力回路、１３……デ
ータグループセレクタ、１５……データグループ
状態変化検出回路、２０，４０……計算機、３
０，５０……入出力装置、２１……バスライン及
び制御ライン。
ツク構成図、第２図は本発明の計算機とその入出
力装置の一実施例を示すブロツク構成図、第３図
は本発明の動作を説明するためのフローチヤー
ト、第４図は本発明による他の実施例の計算機と
その入出力装置のブロツク構成図である。 １……CPU、２……RAM、３……ROM、４
−ｉ……DIモジユール、５，５−ｉ……入力回
路、６，６−ｉ……状態変化検出回路、７，７−
ｉ……割込み発生回路、８−ｉ……コネクタ、９
−ｉ……伝送ケーブル、１０−ｉ……デイジタル
データグループ、１２……出力回路、１３……デ
ータグループセレクタ、１５……データグループ
状態変化検出回路、２０，４０……計算機、３
０，５０……入出力装置、２１……バスライン及
び制御ライン。
Claims (1)
- 【特許請求の範囲】 １ 多数のデイジタルデータを入力する計算機及
びその入出力装置を備える計算機における入出力
システムに於て、前記多数のデイジタルデータを
複数のデータグループに分割して入力しグループ
セレクト信号により任意のデータグループを選択
して第１のデイジタルデータとして出力するデー
タグループセレクタと、前記複数のデータグルー
プを入力して前記多数のデイジタルデータの変化
をデータグループ毎に検知して第２のデイジタル
データとして出力する第１の状態変化検出回路を
前記入出力装置に設け、前記第１のデイジタルデ
ータを入力とし中央演算装置（以下CPUと記す）
の指令によりその入力データをバスラインに出力
する第１の入力回路と、前記第２のデイジタルデ
ータを入力としCPUの指令によりその入力デー
タをバスラインに出力する第２の入力回路と、前
記第２のデイジタルデータを入力としその入力デ
ータの変化を検知する第２の状態変化検出回路
と、この第２の状態変化検出回路の検出信号によ
りCPUに割込み信号を送出する割込発生回路と、
CPUからの指令により前記データグループセレ
クタに前記グループセレクト信号を送出する出力
回路を前記計算機に設けたことを特徴とする計算
機における入出力システム。 ２ 多数のデイジタルデータを入力する計算機及
びその入出力装置を備える計算機における入出力
システムに於て、前記多数のデイジタルデータを
複数のデータグループに分割して入力しグループ
セレクト信号により任意のデータグループを選択
して第１のデイジタルデータとして出力するデー
タグループセレクタと、前記複数のデータグルー
プを入力して前記多数のデイジタルデータの変化
をデータグループ毎に検知して第２のデイジタル
データとして出力する第１の状態変化検出回路を
前記入出力装置に設け、前記第２のデイジタルデ
ータを前記データグループセレクタの所定のデー
タグループ入力点に入力し、前記第１のデイジタ
ルデータを入力とし中央演算装置（以下CPUと
記す）の指令によりその入力データをバスライン
に出力する入力回路と、前記第１のデイジタルデ
ータを入力としその入力データの変化を検知する
第２の状態変化検出回路と、この第２の状態変化
検出回路の検出信号によりCPUに割込み信号を
送出する割込発生回路と、CPUからの指令によ
り前記データグループセレクタに前記グループセ
レクト信号を送出する出力回路を前記計算機に設
けたことを特徴とする計算機における入出力シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10770283A JPS60552A (ja) | 1983-06-17 | 1983-06-17 | 計算機における入出力システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10770283A JPS60552A (ja) | 1983-06-17 | 1983-06-17 | 計算機における入出力システム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60552A JPS60552A (ja) | 1985-01-05 |
| JPH0148595B2 true JPH0148595B2 (ja) | 1989-10-19 |
Family
ID=14465778
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10770283A Granted JPS60552A (ja) | 1983-06-17 | 1983-06-17 | 計算機における入出力システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60552A (ja) |
-
1983
- 1983-06-17 JP JP10770283A patent/JPS60552A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60552A (ja) | 1985-01-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4517637A (en) | Distributed measurement and control system for industrial processes | |
| US4296464A (en) | Process control system with local microprocessor control means | |
| US5228127A (en) | Clustered multiprocessor system with global controller connected to each cluster memory control unit for directing order from processor to different cluster processors | |
| CN110875867B (zh) | 一种总线访问仲裁装置及方法 | |
| JPS6346455B2 (ja) | ||
| JPH06112948A (ja) | 情報伝送方法および装置 | |
| JPS6130307B2 (ja) | ||
| JPH0148595B2 (ja) | ||
| JPH07162345A (ja) | 多点入力２線式伝送器 | |
| US5930737A (en) | Measurement system using double CPU modules for human machine interface control and measurement module control | |
| US5793949A (en) | Information processing unit, device and method | |
| JP2905075B2 (ja) | プログラマブルコントローラおよびその排他制御交信方法 | |
| JP2000010671A (ja) | 周辺機器接続装置を使用した電力供給装置 | |
| EP0318270B1 (en) | A multiprocessor system and corresponding method | |
| JP2619506B2 (ja) | エレベータの信号伝送装置 | |
| JPS6112580B2 (ja) | ||
| JPH076286A (ja) | テレメータ・テレコントロール装置 | |
| JP3345046B2 (ja) | 独立動作保証機能を持つコンピュータシステム | |
| JPS63310031A (ja) | エラ−検出方式 | |
| JP4378799B2 (ja) | ディジタルデータの入出力装置 | |
| JPH0795734B2 (ja) | ポ−リング通信用回路 | |
| JPH05225114A (ja) | Ｉｏ制御装置 | |
| JPH0728392A (ja) | プログラマブルコントローラ | |
| JPS58155496A (ja) | 系統監視盤表示装置 | |
| JPS60167547A (ja) | 信号伝送装置 |