JPH0149072B2 - - Google Patents
Info
- Publication number
- JPH0149072B2 JPH0149072B2 JP57168509A JP16850982A JPH0149072B2 JP H0149072 B2 JPH0149072 B2 JP H0149072B2 JP 57168509 A JP57168509 A JP 57168509A JP 16850982 A JP16850982 A JP 16850982A JP H0149072 B2 JPH0149072 B2 JP H0149072B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- image signal
- change
- memory
- change point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
- H04N1/41—Bandwidth or redundancy reduction
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はフアクシミリ画像符号化回路に係り、
特にModified Huffman符号のようなランレング
ス符号化処理をするのに好適な符号化回路に関す
る。
特にModified Huffman符号のようなランレング
ス符号化処理をするのに好適な符号化回路に関す
る。
従来のフアクシミリ画像符号化回路は、デイジ
タル画像信号の１ビツトを１ワードとして記憶す
るメモリを持ち、このメモリからシリアルに画像
信号を読み出し、白画素から黒画素あるいは黒画
素から白画素へ変化する点（以下変化点と呼ぶ）
を見つけ出し、以前の変化点から現在の変化点ま
での画素数（ランレングス）をカウンタで求め、
その値を符号化するランレングス符号化処理を行
つていた。このような方法によるランレングス符
号化処理では、従来より更に高速に符号化処理す
るには、高速にメモリから画像信号を読み出す必
要が生じ、このため高価な高速動作形のメモリが
必要となつた。このような欠点を解消する手段と
して、複数ビツトを１ワードとして記憶するメモ
リを用い、このメモリからワード単位で画像信号
の複数ビツトをパラレルに読み出し、これをシリ
アルデータに変換して変化点を見つける方法が考
えられる。例えば、１ワードを８ビツトとする
と、１ワードが１ビツトの場合に比べて１ビツト
当り８倍の速度で読み出すことができる。しか
し、上記のようにして変化点を見つける方法で
は、パラレルデータをシリアルデータに変換する
回路及び変化点を見つける回路及びランレングス
をカウントする回路はメモリから画像信号をワー
ド単位で読み出す速度に比べ８倍の高速動作が要
求され、高速動作形の回路要素が必要である。
タル画像信号の１ビツトを１ワードとして記憶す
るメモリを持ち、このメモリからシリアルに画像
信号を読み出し、白画素から黒画素あるいは黒画
素から白画素へ変化する点（以下変化点と呼ぶ）
を見つけ出し、以前の変化点から現在の変化点ま
での画素数（ランレングス）をカウンタで求め、
その値を符号化するランレングス符号化処理を行
つていた。このような方法によるランレングス符
号化処理では、従来より更に高速に符号化処理す
るには、高速にメモリから画像信号を読み出す必
要が生じ、このため高価な高速動作形のメモリが
必要となつた。このような欠点を解消する手段と
して、複数ビツトを１ワードとして記憶するメモ
リを用い、このメモリからワード単位で画像信号
の複数ビツトをパラレルに読み出し、これをシリ
アルデータに変換して変化点を見つける方法が考
えられる。例えば、１ワードを８ビツトとする
と、１ワードが１ビツトの場合に比べて１ビツト
当り８倍の速度で読み出すことができる。しか
し、上記のようにして変化点を見つける方法で
は、パラレルデータをシリアルデータに変換する
回路及び変化点を見つける回路及びランレングス
をカウントする回路はメモリから画像信号をワー
ド単位で読み出す速度に比べ８倍の高速動作が要
求され、高速動作形の回路要素が必要である。
本発明の目的は、フアクシミリ等のデイジタル
画像信号を比較的低速動作形の回路要素を用いて
も高速に符号化処理できる符号化回路を提供する
ことにある。
画像信号を比較的低速動作形の回路要素を用いて
も高速に符号化処理できる符号化回路を提供する
ことにある。
本発明は、メモリに記憶された画像信号を順次
読み出し、この画像信号が白画素から黒画素へ変
化する変化点および黒画素から白画素へ変化する
変化点を検出することにより、各変化点間の連続
した白または黒画素数を算出してこれを符号化す
る符号化回路において、複数ビツトを１ワードと
するワード単位で画像信号をパラレルに読み出せ
るメモリと、このメモリから読み出す画像信号の
ワードアドレスを発生するワードアドレス発生回
路と、メモリから読み出された画像信号の白と黒
とを反転させる反転回路と、前記メモリから読み
出された画像信号またはその反転した画像信号を
選択する選択回路と、選択された画像信号を一時
記憶する一時記憶回路と、この一時記憶回路から
パラレル出力されるワード単位の画像信号内の変
化点を検出し、変化点存在信号とワード内の変化
位置信号とを出力する変化位置検出回路と、該ワ
ード内の変化位置信号と該ワードのワードアドレ
スとからなる変化位置を記憶する変化点記憶回路
と、変化点存在信号に応答して前記一時記憶回路
に記憶された画像信号を反転すると共に前記変化
点をなくする回路と、変化点記憶回路に記憶され
た一つ前の変化位置と変化位置検出回路とワード
アドレス発生回路とから出力される変化位置から
変化位置間の画素数を算出する算出回路と、前記
各回路の動作タイミングを制御するコントローラ
とを備えたことを特徴とするものである。
読み出し、この画像信号が白画素から黒画素へ変
化する変化点および黒画素から白画素へ変化する
変化点を検出することにより、各変化点間の連続
した白または黒画素数を算出してこれを符号化す
る符号化回路において、複数ビツトを１ワードと
するワード単位で画像信号をパラレルに読み出せ
るメモリと、このメモリから読み出す画像信号の
ワードアドレスを発生するワードアドレス発生回
路と、メモリから読み出された画像信号の白と黒
とを反転させる反転回路と、前記メモリから読み
出された画像信号またはその反転した画像信号を
選択する選択回路と、選択された画像信号を一時
記憶する一時記憶回路と、この一時記憶回路から
パラレル出力されるワード単位の画像信号内の変
化点を検出し、変化点存在信号とワード内の変化
位置信号とを出力する変化位置検出回路と、該ワ
ード内の変化位置信号と該ワードのワードアドレ
スとからなる変化位置を記憶する変化点記憶回路
と、変化点存在信号に応答して前記一時記憶回路
に記憶された画像信号を反転すると共に前記変化
点をなくする回路と、変化点記憶回路に記憶され
た一つ前の変化位置と変化位置検出回路とワード
アドレス発生回路とから出力される変化位置から
変化位置間の画素数を算出する算出回路と、前記
各回路の動作タイミングを制御するコントローラ
とを備えたことを特徴とするものである。
以下、本発明の一実施例を図面を用いて説明す
る。
る。
第１図は、フアクシミリ装置に用いられている
ランレングス符号の代表的な符号である国際規格
のModified Huffman Code（以下MH符号と呼
ぶ）の場合の符号化回路のうちで代表的な処理を
つかさどる部分のブロツク図である。MH符号を
用いたフアクシミリ装置が多数市販されており、
また特開昭55−37003号公報や特開昭55−63171号
公報に詳しく説明されているので、ここでは簡単
に処理の流れを説明するのにとどめる。フアクシ
ミリ読取装置等によつて原稿を走査して得たシリ
アルなデイジタル画像信号ａは一旦RAM
（Randam Access Memory）等から成るメモリ
２００に記憶された後、変化点を検出する回路３
００に読み出される。変化点検出器３００はメモ
リ２００からデイジタル画像信号ｂを読み出し変
化点の位置情報信号ｃをランレングス算出回路４
００に出力する。ランレングス算出回路４００
は、変化点の位置情報信号ｃよりランレングスを
求めランレングス信号ｄを出力する。そしてMH
符号を記憶したテーブル５００を用いてランレン
グス信号ｄをMH符号信号ｅに変換する。第１図
ではこれらを制御するコントローラ（多くの場
合、マイクロコンピユータ等で構成される）は省
略している。
ランレングス符号の代表的な符号である国際規格
のModified Huffman Code（以下MH符号と呼
ぶ）の場合の符号化回路のうちで代表的な処理を
つかさどる部分のブロツク図である。MH符号を
用いたフアクシミリ装置が多数市販されており、
また特開昭55−37003号公報や特開昭55−63171号
公報に詳しく説明されているので、ここでは簡単
に処理の流れを説明するのにとどめる。フアクシ
ミリ読取装置等によつて原稿を走査して得たシリ
アルなデイジタル画像信号ａは一旦RAM
（Randam Access Memory）等から成るメモリ
２００に記憶された後、変化点を検出する回路３
００に読み出される。変化点検出器３００はメモ
リ２００からデイジタル画像信号ｂを読み出し変
化点の位置情報信号ｃをランレングス算出回路４
００に出力する。ランレングス算出回路４００
は、変化点の位置情報信号ｃよりランレングスを
求めランレングス信号ｄを出力する。そしてMH
符号を記憶したテーブル５００を用いてランレン
グス信号ｄをMH符号信号ｅに変換する。第１図
ではこれらを制御するコントローラ（多くの場
合、マイクロコンピユータ等で構成される）は省
略している。
第２図は、本発明による変化点検出回路３００
を詳しく説明するためのものである。以下の実施
例では１バイト（８ビツト）を１ワードとする例
で説明する。
を詳しく説明するためのものである。以下の実施
例では１バイト（８ビツト）を１ワードとする例
で説明する。
メモリ２００は、例えば(株)日立製作所製のIC
（Integrated Circuit）メモリ（HM6116）のよう
な１バイト（８ビツト）を１ワードとするメモリ
で構成される。バイトアドレス発生回路３１０
は、(株)日立製作所製IC（HD6844）のような
DMAC（Direct Memory Access Controller）
で構成され、DMA要求信号ｐにより、メモリの
特定のバイトアドレス信号ｇと読み出し信号ｆを
メモリ２００に与えてメモリ２００から１バイト
単位でデイジタル画像信号ｂを読み出し、更にラ
ツチパルスｑを出力する。今、白画素を「０」、
黒画素を「１」とすると、画像信号ｂの変化点検
出が「１」から「０」への変化点かあるいは
「０」から「１」への変化点かによつて、デイジ
タル画像信号ｂをそのまま選択するかあるいはこ
れを反転回路３２０で反転した反転画像信号ｈを
選択するかを、選択信号ｓと選択回路３４０によ
つて制御され、これによつて選択された選択回路
３４０を通過した画像信号ｉは後で説明するマス
ク回路３５０を経由した後に変形画像信号ｊとし
てラツチ回路３６０に記憶される。またラツチ回
路３６０から出力される画像信号ｋは反転回路３
３０によつて反転画像信号ｌとして選択回路３４
０に入力され、変化点存在信号Ｏが出力されたと
きに選択される。変化位置検出回路３７０は、例
えばテキサスインスツルメント社製IC
（SN74LS148）のようなもので構成され、ラツチ
回路３６０から出力される変化画像信号ｋに
「０」があるか否か、すなわち変化点が存在した
か否かを示す変化点存在信号Ｏと、下位ビツトか
ら見て初めて「０」が現れた位置、すなわち変化
点のビツトアドレスｍを出力する。メモリ２００
から読み出した１バイトのデイジタル画像信号に
変化点が存在するまで、すなわち変化点存在信号
Ｏが出力されるまで、メモリのバイトアドレス信
号ｇをインクリメントしながら上記一連の動作が
繰り返えされる。マスク回路３５０は、変化点存
在信号Ｏが出力されていない場合は何もしない
が、変化点存在信号Ｏが出力されると「０」ビツ
ト目からビツトアドレスｍで示される変化点ま
で、あるいは（ｍ−１）ビツトまでを強制的に
「１」にぬりかえることによつて既に検出済みの
変化点をなくするものである。
（Integrated Circuit）メモリ（HM6116）のよう
な１バイト（８ビツト）を１ワードとするメモリ
で構成される。バイトアドレス発生回路３１０
は、(株)日立製作所製IC（HD6844）のような
DMAC（Direct Memory Access Controller）
で構成され、DMA要求信号ｐにより、メモリの
特定のバイトアドレス信号ｇと読み出し信号ｆを
メモリ２００に与えてメモリ２００から１バイト
単位でデイジタル画像信号ｂを読み出し、更にラ
ツチパルスｑを出力する。今、白画素を「０」、
黒画素を「１」とすると、画像信号ｂの変化点検
出が「１」から「０」への変化点かあるいは
「０」から「１」への変化点かによつて、デイジ
タル画像信号ｂをそのまま選択するかあるいはこ
れを反転回路３２０で反転した反転画像信号ｈを
選択するかを、選択信号ｓと選択回路３４０によ
つて制御され、これによつて選択された選択回路
３４０を通過した画像信号ｉは後で説明するマス
ク回路３５０を経由した後に変形画像信号ｊとし
てラツチ回路３６０に記憶される。またラツチ回
路３６０から出力される画像信号ｋは反転回路３
３０によつて反転画像信号ｌとして選択回路３４
０に入力され、変化点存在信号Ｏが出力されたと
きに選択される。変化位置検出回路３７０は、例
えばテキサスインスツルメント社製IC
（SN74LS148）のようなもので構成され、ラツチ
回路３６０から出力される変化画像信号ｋに
「０」があるか否か、すなわち変化点が存在した
か否かを示す変化点存在信号Ｏと、下位ビツトか
ら見て初めて「０」が現れた位置、すなわち変化
点のビツトアドレスｍを出力する。メモリ２００
から読み出した１バイトのデイジタル画像信号に
変化点が存在するまで、すなわち変化点存在信号
Ｏが出力されるまで、メモリのバイトアドレス信
号ｇをインクリメントしながら上記一連の動作が
繰り返えされる。マスク回路３５０は、変化点存
在信号Ｏが出力されていない場合は何もしない
が、変化点存在信号Ｏが出力されると「０」ビツ
ト目からビツトアドレスｍで示される変化点ま
で、あるいは（ｍ−１）ビツトまでを強制的に
「１」にぬりかえることによつて既に検出済みの
変化点をなくするものである。
第６図は、第２図のマスク回路３５０及びラツ
チ回路３６０及び変化位置検出回路３７０を更に
詳細に記述したものである。マスク回路３５０を
参照符号３５１で示したテキサスインスツルメン
ト社製のIC（SN74LS138）とゲート回路３５２で
構成し、ラツチ回路３６０を同社製のIC
（SN74LS373）、変化位置検出回路３７０を同社
製のIC（SN74LS148）で構成した例である。
チ回路３６０及び変化位置検出回路３７０を更に
詳細に記述したものである。マスク回路３５０を
参照符号３５１で示したテキサスインスツルメン
ト社製のIC（SN74LS138）とゲート回路３５２で
構成し、ラツチ回路３６０を同社製のIC
（SN74LS373）、変化位置検出回路３７０を同社
製のIC（SN74LS148）で構成した例である。
これら一連の動作を、メモリ２００の内容が第
３図に示すような場合を例として第４図のタイム
チヤートを参照して説明する。メモリ２００内の
信号は、若いバイトアドレスにあるものほど原稿
の１ライン内の左側の画素の画像信号で、各バイ
ト内ではビツトアドレスの若い信号ほど左側の画
素の画像信号とする。第４図の区間Ｉ〜Ｖは、説
明のために便宜上つけたものである。区間Ｉでは
初期値としてバイトアドレスｇおよびランレング
スｄの算出開始点ｎが「０」であるとする。ま
た、初めは画像信号ｂの「１」から「０」への変
化点を検出するものとし、選択信号ｓは「０」と
する。まず、バイトアドレス発生回路３１０は、
バイトアドレスｇとして０番地を出力し、読み出
し信号ｆを出力して画像信号ｂをメモリ２００か
ら画像信号ｂを読み出し、ラツチパルスｑを出力
してラツチ回路３６０に画像信号ｊをラツチさせ
る。第３図より０番地の画像信号は７ビツト目か
ら順に「11111111」であるため、ラツチ回路３６
０から出力される画像信号ｋは「11111111」とな
る（第４図では、これを16進数で表している）。
この画像信号ｋに「０」が存在しないため、変化
点存在信号Ｏは「０」のままである。区間で
は、バイトアドレスｇが１番地の内容を区間Ｉと
同様にして読み出し、ラツチ回路３６０にラツチ
する。このときラツチ回路３６０から出力される
画像信号ｋは「00000111」となり、下位ビツトか
ら見て初めて「０」となつたビツトアドレス
「３」がビツトアドレスｍに出力され、かつ変化
点存在信号Ｏが「１」となる。差分回路４２０
は、バイトアドレスｇが「１」でビツトアドレス
ｍが「３」であることからＡポートに「11」が入
力され、Ｂポートには始点ｎの「０」が入力され
るため、その差「11」をランレングスｄとして出
力する。コントローラ６００は、変化点存在信号
Ｏより変化点があつたことを知り、ランレングス
ｄを入力して所定の符号化処理を行う。また、区
間にて選択信号ｓを反転させ、ラツチパルスｒ
とｕを出力する。ラツチパルスｕによつてラツチ
回路４１０には「11」がラツチされ、差分回路４
２０のＢポートに入力される始点ｎは「11」とな
る。区間でラツチ回路３６０にラツチされる画
像信号ｊは、変化点存在信号Ｏが「１」であるた
め反転回路３３０及びマスク回路３５０を経由し
てきた画像信号である。区間での信号
「00000111」は反転回路３３０によつて
「11111000」となり、更にマスク回路３５０によ
つてビツトアドレスｍで示される３ビツト目まで
を「１」にぬりかえられ「11111111」となりこれ
がラツチ回路３６０にラツチされ画像信号ｋとな
る。これによつて変化位置検出回路３７０から出
力される変化点存在信号Ｏは「０」となる。区間
は、画像信号が「０」から「１」へ変化する点
を検出するモードである。選択信号ｓは「１」と
なつているため、区間で読み出された２番地の
バイトアドレスの画像信号ｂは、反転回路３２０
を経由してラツチ回路３６０にラツチされる。２
番地の画像信号ｂは「00000000」であるから、ラ
ツチ回路３６０にラツチされ、出力される画像信
号ｋは「11111111」となり、変化点存在信号Ｏは
「０」のままである。区間Ｖではバイトアドレス
が３番地の画像信号「11100000」が読み出され、
反転したものが選択されてラツチ回路３６０にラ
ツチされるので画像信号ｋは「00011111」なる。
よつて変化点存在信号Ｏが「１」となり、ビツト
アドレスｍは「５」となる。バイトアドレスｇが
「３」でバイトアドレスｍが「５」であるから、
差分回路４２０のＡポートは「29」となる。また
Ｂポートは始点ｎとして「11」となつているた
め、その差「18」がランレングスｄとして出力さ
れる。以下同様に、上記の動作をくり返すことに
より、ランレングスを得る。
３図に示すような場合を例として第４図のタイム
チヤートを参照して説明する。メモリ２００内の
信号は、若いバイトアドレスにあるものほど原稿
の１ライン内の左側の画素の画像信号で、各バイ
ト内ではビツトアドレスの若い信号ほど左側の画
素の画像信号とする。第４図の区間Ｉ〜Ｖは、説
明のために便宜上つけたものである。区間Ｉでは
初期値としてバイトアドレスｇおよびランレング
スｄの算出開始点ｎが「０」であるとする。ま
た、初めは画像信号ｂの「１」から「０」への変
化点を検出するものとし、選択信号ｓは「０」と
する。まず、バイトアドレス発生回路３１０は、
バイトアドレスｇとして０番地を出力し、読み出
し信号ｆを出力して画像信号ｂをメモリ２００か
ら画像信号ｂを読み出し、ラツチパルスｑを出力
してラツチ回路３６０に画像信号ｊをラツチさせ
る。第３図より０番地の画像信号は７ビツト目か
ら順に「11111111」であるため、ラツチ回路３６
０から出力される画像信号ｋは「11111111」とな
る（第４図では、これを16進数で表している）。
この画像信号ｋに「０」が存在しないため、変化
点存在信号Ｏは「０」のままである。区間で
は、バイトアドレスｇが１番地の内容を区間Ｉと
同様にして読み出し、ラツチ回路３６０にラツチ
する。このときラツチ回路３６０から出力される
画像信号ｋは「00000111」となり、下位ビツトか
ら見て初めて「０」となつたビツトアドレス
「３」がビツトアドレスｍに出力され、かつ変化
点存在信号Ｏが「１」となる。差分回路４２０
は、バイトアドレスｇが「１」でビツトアドレス
ｍが「３」であることからＡポートに「11」が入
力され、Ｂポートには始点ｎの「０」が入力され
るため、その差「11」をランレングスｄとして出
力する。コントローラ６００は、変化点存在信号
Ｏより変化点があつたことを知り、ランレングス
ｄを入力して所定の符号化処理を行う。また、区
間にて選択信号ｓを反転させ、ラツチパルスｒ
とｕを出力する。ラツチパルスｕによつてラツチ
回路４１０には「11」がラツチされ、差分回路４
２０のＢポートに入力される始点ｎは「11」とな
る。区間でラツチ回路３６０にラツチされる画
像信号ｊは、変化点存在信号Ｏが「１」であるた
め反転回路３３０及びマスク回路３５０を経由し
てきた画像信号である。区間での信号
「00000111」は反転回路３３０によつて
「11111000」となり、更にマスク回路３５０によ
つてビツトアドレスｍで示される３ビツト目まで
を「１」にぬりかえられ「11111111」となりこれ
がラツチ回路３６０にラツチされ画像信号ｋとな
る。これによつて変化位置検出回路３７０から出
力される変化点存在信号Ｏは「０」となる。区間
は、画像信号が「０」から「１」へ変化する点
を検出するモードである。選択信号ｓは「１」と
なつているため、区間で読み出された２番地の
バイトアドレスの画像信号ｂは、反転回路３２０
を経由してラツチ回路３６０にラツチされる。２
番地の画像信号ｂは「00000000」であるから、ラ
ツチ回路３６０にラツチされ、出力される画像信
号ｋは「11111111」となり、変化点存在信号Ｏは
「０」のままである。区間Ｖではバイトアドレス
が３番地の画像信号「11100000」が読み出され、
反転したものが選択されてラツチ回路３６０にラ
ツチされるので画像信号ｋは「00011111」なる。
よつて変化点存在信号Ｏが「１」となり、ビツト
アドレスｍは「５」となる。バイトアドレスｇが
「３」でバイトアドレスｍが「５」であるから、
差分回路４２０のＡポートは「29」となる。また
Ｂポートは始点ｎとして「11」となつているた
め、その差「18」がランレングスｄとして出力さ
れる。以下同様に、上記の動作をくり返すことに
より、ランレングスを得る。
第５図は、コントローラ６００の動作の流れを
示すフローチヤートである。本フローチヤートは
１走査線ごとに起動がかけられる。処理１０００
にて、変化点検出回路３００及びランレングス算
出回路４００のイニシヤライズを行う。すなわ
ち、バイトアドレス発生回路３１０に、メモリ２
００のスタートアドレスを設定し、起動をかけ、
ラツチ回路４１０をクリアし、選択信号ｓを
「０」とする。処理２０００では、変化点存在信
号Ｏを監視し、変化点の有無を判定する。変化点
が存在した場合、処理３０００に進み、ランレン
グスｄを入力する。処理４０００では、ランレン
グスｄをもとに、MH符号のテーブルを参照して
ランレングスｄをMH符号に変換する。処理５０
００では、１走査線分の全ての処理が終了したか
否かを判定する。これは、システムによつて１走
査線に存在する画像信号の画素数がある値に固定
されているため、たとえばランレングスの合計が
１走査線分の画素数と一致するか否かで判定でき
る。１走査線分の全ての処理が終了していない場
合は、処理６０００に進む。処理６０００では、
選択信号ｓを反転させ、ラツチ回路４１０及び３
６０にラツチパルスｕ及びｒを出力して、処理２
０００に戻る。
示すフローチヤートである。本フローチヤートは
１走査線ごとに起動がかけられる。処理１０００
にて、変化点検出回路３００及びランレングス算
出回路４００のイニシヤライズを行う。すなわ
ち、バイトアドレス発生回路３１０に、メモリ２
００のスタートアドレスを設定し、起動をかけ、
ラツチ回路４１０をクリアし、選択信号ｓを
「０」とする。処理２０００では、変化点存在信
号Ｏを監視し、変化点の有無を判定する。変化点
が存在した場合、処理３０００に進み、ランレン
グスｄを入力する。処理４０００では、ランレン
グスｄをもとに、MH符号のテーブルを参照して
ランレングスｄをMH符号に変換する。処理５０
００では、１走査線分の全ての処理が終了したか
否かを判定する。これは、システムによつて１走
査線に存在する画像信号の画素数がある値に固定
されているため、たとえばランレングスの合計が
１走査線分の画素数と一致するか否かで判定でき
る。１走査線分の全ての処理が終了していない場
合は、処理６０００に進む。処理６０００では、
選択信号ｓを反転させ、ラツチ回路４１０及び３
６０にラツチパルスｕ及びｒを出力して、処理２
０００に戻る。
以上の説明から明らかなように、ランレングス
符号化処理のために、メモリ２００から読み出す
画像信号ｂは、１バイト（８ビツト）単位である
ので、少ないメモリアクセス回数で多量の画像信
号ｂを読み出すことができ、高速で符号化処理す
る場合であつても比較的低速動作形のメモリを使
用できる。また変化点検出も１バイト単位でパラ
レルデータ処理によつて行なわれるので、多量の
画像信号ｂを比較的少ない動作回数で処理するこ
とができ、このための回路要素も比較的低速動作
形のもので足りる。例えば、ランレングスが
「256」である場合に、従来のように１ビツト単位
で処理するとメモリアクセス回数は256回、変化
点検出回路動作回数も256回となるが、本実施例
のよう１バイト単位で処理すれば、メモリアクセ
ス回数は32回ですむ。また、変化点検出回路の動
作回数は変化点数がＮ個の場合は（32＋Ｎ）回で
すむ。これは同一量の画像信号を同一時間内に処
理する場合に要求される回路要素の動作速度が最
小1/8で良いこと、同一動作速度の回路要素であ
れば最大８倍の処理速度が得られることを意味す
る。
符号化処理のために、メモリ２００から読み出す
画像信号ｂは、１バイト（８ビツト）単位である
ので、少ないメモリアクセス回数で多量の画像信
号ｂを読み出すことができ、高速で符号化処理す
る場合であつても比較的低速動作形のメモリを使
用できる。また変化点検出も１バイト単位でパラ
レルデータ処理によつて行なわれるので、多量の
画像信号ｂを比較的少ない動作回数で処理するこ
とができ、このための回路要素も比較的低速動作
形のもので足りる。例えば、ランレングスが
「256」である場合に、従来のように１ビツト単位
で処理するとメモリアクセス回数は256回、変化
点検出回路動作回数も256回となるが、本実施例
のよう１バイト単位で処理すれば、メモリアクセ
ス回数は32回ですむ。また、変化点検出回路の動
作回数は変化点数がＮ個の場合は（32＋Ｎ）回で
すむ。これは同一量の画像信号を同一時間内に処
理する場合に要求される回路要素の動作速度が最
小1/8で良いこと、同一動作速度の回路要素であ
れば最大８倍の処理速度が得られることを意味す
る。
以上のように本発明によれば、メモリからの画
像信号がバイト単位で読み出され、変化点検出も
パラレル信号処理によつて行なわれるので、比較
的低速動作形の安価なメモリとその他の回路要素
によつて高速な符号化処理を実現できる効果があ
る。
像信号がバイト単位で読み出され、変化点検出も
パラレル信号処理によつて行なわれるので、比較
的低速動作形の安価なメモリとその他の回路要素
によつて高速な符号化処理を実現できる効果があ
る。
第１図は、符号化処理を行う回路の中心部分の
ブロツク図、第２図は本発明による変化点検出回
路の詳細ブロツク図、第３図はメモリ記憶データ
割付図、第４図は動作タイムチヤート、第５図は
コントローラのフローチヤート、第６図は第２図
の一部詳細図である。 ２００……メモリ、３１０……バイトアドレス
発生回路、３２０，３３０……反転回路、３４０
……選択回路、３５０……マスク回路、３６０…
…ラツチ回路、３７０……変化位置検出回路、４
１０……ラツチ回路、４２０……差分回路、６０
０……コントローラ。
ブロツク図、第２図は本発明による変化点検出回
路の詳細ブロツク図、第３図はメモリ記憶データ
割付図、第４図は動作タイムチヤート、第５図は
コントローラのフローチヤート、第６図は第２図
の一部詳細図である。 ２００……メモリ、３１０……バイトアドレス
発生回路、３２０，３３０……反転回路、３４０
……選択回路、３５０……マスク回路、３６０…
…ラツチ回路、３７０……変化位置検出回路、４
１０……ラツチ回路、４２０……差分回路、６０
０……コントローラ。
Claims (1)
- １ メモリに記憶された画像信号を順次読み出
し、この画像信号が白画素から黒画素へ変化する
変化点および黒画素から白画素へ変化する変化点
を検出することにより、各変化点間の連続した白
または黒画素数を算出してこれを符号化する符号
化回路において、複数ビツトを１ワードとするワ
ード単位で画像信号をパラレルに読み出せるメモ
リと、このメモリから読み出す画像信号のワード
アドレスを発生するワードアドレス発生回路と、
メモリから読み出された画像信号の白と黒とを反
転させる反転回路と、前記メモリから読み出され
た画像信号またはその反転した画像信号を選択す
る選択回路と、選択された画像信号を一時記憶す
る一時記憶回路と、この一時記憶回路からパラレ
ル出力されるワード単位の画像信号内の変化点を
検出し、変化点存在信号とワード内の変化位置信
号とを出力する変化位置検出回路と、該ワード内
の変化位置信号と該ワードのワードアドレスとか
らなる変化位置を記憶する変化点記憶回路と、変
化点存在信号に応答して前記一時記憶回路に記憶
された画像信号を反転すると共に前記変化点をな
くする回路と、変化点記憶回路に記憶された一つ
前の変化位置と変化位置検出回路とワードアドレ
ス発生回路とから出力される変化位置から変化位
置間の画素数を算出する算出回路と、前記各回路
の動作タイミングを制御するコントローラとを備
えたことを特徴とする符号化回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16850982A JPS5958971A (ja) | 1982-09-29 | 1982-09-29 | 符号化回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16850982A JPS5958971A (ja) | 1982-09-29 | 1982-09-29 | 符号化回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5958971A JPS5958971A (ja) | 1984-04-04 |
| JPH0149072B2 true JPH0149072B2 (ja) | 1989-10-23 |
Family
ID=15869364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16850982A Granted JPS5958971A (ja) | 1982-09-29 | 1982-09-29 | 符号化回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5958971A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4542413A (en) * | 1983-08-19 | 1985-09-17 | Advanced Micro Devices, Inc. | Facsimile device for run length coding |
| JPS61181274A (ja) * | 1985-02-07 | 1986-08-13 | Hitachi Ltd | 変化点検出回路 |
| JP2877236B2 (ja) * | 1991-01-31 | 1999-03-31 | 松下電送 株式会社 | 符号化装置 |
| JP3904370B2 (ja) | 2000-04-12 | 2007-04-11 | 富士通株式会社 | データ圧縮処理方法及びその装置 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58215868A (ja) * | 1982-06-09 | 1983-12-15 | Nippon Telegr & Teleph Corp <Ntt> | フアクシミリ２次元冗長度抑圧符号・復号器用ラインメモリ回路 |
-
1982
- 1982-09-29 JP JP16850982A patent/JPS5958971A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5958971A (ja) | 1984-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5287193A (en) | Parallel processing architecture of run-length codes | |
| US4647908A (en) | Codeword decoding | |
| JPH04199981A (ja) | 即時処理型１次元符号器 | |
| US4955061A (en) | Method and apparatus for processing an image signal | |
| US5345316A (en) | Image data encoding/decoding apparatus for concurrent processing of multiple image data streams | |
| US5305111A (en) | Run length encoding method and system | |
| JPH0149072B2 (ja) | ||
| US4121258A (en) | Method for coding facsimile signal | |
| JPS6338152B2 (ja) | ||
| JPS6362151B2 (ja) | ||
| JPS646589B2 (ja) | ||
| JPS6339187B2 (ja) | ||
| JPS6341276B2 (ja) | ||
| JP2795023B2 (ja) | 符号化装置 | |
| JPH0427754B2 (ja) | ||
| JP3142911B2 (ja) | 符号化復号化装置の処理方法 | |
| JP2556160B2 (ja) | 圧縮符号伸長装置 | |
| JPS6132867B2 (ja) | ||
| JPS61284178A (ja) | １次元符号復号化回路 | |
| JPS6141466B2 (ja) | ||
| JPS6077576A (ja) | 変化点検出回路 | |
| JPS59156073A (ja) | デ−タ復号装置 | |
| JPS61176286A (ja) | 画像通信装置 | |
| JPS585551B2 (ja) | ガゾウシンゴウフゴウカデンソウホウシキ | |
| JPH0125266B2 (ja) |