JPH0149078B2 - - Google Patents
Info
- Publication number
- JPH0149078B2 JPH0149078B2 JP3342183A JP3342183A JPH0149078B2 JP H0149078 B2 JPH0149078 B2 JP H0149078B2 JP 3342183 A JP3342183 A JP 3342183A JP 3342183 A JP3342183 A JP 3342183A JP H0149078 B2 JPH0149078 B2 JP H0149078B2
- Authority
- JP
- Japan
- Prior art keywords
- processor
- order
- line control
- prc
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q3/00—Selecting arrangements
- H04Q3/42—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker
- H04Q3/54—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised
- H04Q3/545—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored program
- H04Q3/54541—Circuit arrangements for indirect selecting controlled by common circuits, e.g. register controller, marker in which the logic circuitry controlling the exchange is centralised using a stored program using multi-processor systems
- H04Q3/5455—Multi-processor, parallelism, distributed systems
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は分散制御交換機に関し、特に回線制御
装置が複数のプロセツサに対応して配置されるマ
ルチプロセツサシステムにおける回線制御方式に
関するものである。
装置が複数のプロセツサに対応して配置されるマ
ルチプロセツサシステムにおける回線制御方式に
関するものである。
従来技術と問題点
複数のプロセツサを用いて分散制御交換機を構
成する場合、ネツトワークを制御する回線制御装
置が複数のプロセツサに対応して配置され、制御
元となるあるプロセツサが自プロセツサを含む複
数のプロセツサの回線制御装置にオーダを送出し
て制御するマルチプロセツサシステムがとられ
る。
成する場合、ネツトワークを制御する回線制御装
置が複数のプロセツサに対応して配置され、制御
元となるあるプロセツサが自プロセツサを含む複
数のプロセツサの回線制御装置にオーダを送出し
て制御するマルチプロセツサシステムがとられ
る。
このようなマルチプロセツサシステムにおける
回線制御方式としては、それぞれのプロセツサご
とに回線制御オーダを編集し、その内容をプロセ
ツサ相互間で通信を行つて交換処理を行う方式が
従来用いられている。
回線制御方式としては、それぞれのプロセツサご
とに回線制御オーダを編集し、その内容をプロセ
ツサ相互間で通信を行つて交換処理を行う方式が
従来用いられている。
第１図は本発明ならびに従来の方式が適用され
るマルチプロセツサシステムの構成例を示してい
る。同図においてNWはネツトワークを示し、
NW＃０〜NW＃ｎはそれぞれネツトワーク＃０
〜＃ｎ，PRC＃０〜PRC＃ｎはそれぞれNW
＃０〜NW＃ｎに設けられたプロセツサ、SPC
＃０〜SPC＃ｎはそれぞれ対応するネツトワーク
とプロセツサの間に設けられた回線制御装置、
CCU＃０〜CCU＃ｎはそれぞれプロセツサPRC
＃０〜PRC＃ｎと通信バスの間に設けられた通
信制御装置であり、同図においてはそれぞれネツ
トワーク＃０，＃ｎおよびこれらに属する構成部
分のみが示されている。
るマルチプロセツサシステムの構成例を示してい
る。同図においてNWはネツトワークを示し、
NW＃０〜NW＃ｎはそれぞれネツトワーク＃０
〜＃ｎ，PRC＃０〜PRC＃ｎはそれぞれNW
＃０〜NW＃ｎに設けられたプロセツサ、SPC
＃０〜SPC＃ｎはそれぞれ対応するネツトワーク
とプロセツサの間に設けられた回線制御装置、
CCU＃０〜CCU＃ｎはそれぞれプロセツサPRC
＃０〜PRC＃ｎと通信バスの間に設けられた通
信制御装置であり、同図においてはそれぞれネツ
トワーク＃０，＃ｎおよびこれらに属する構成部
分のみが示されている。
第１図において、ネツトワークNW＃０〜NW
＃ｎをそれぞれプロセツサPRC＃０〜PRC＃ｎ
が制御し、プロセツサPRC＃０〜PRC＃ｎはそ
れぞれ通信制御装置CCU＃０〜CCU＃ｎを介し
て相互に接続されて、任意のプロセツサ間で通信
が可能である。またプロセツサPRC＃０〜PRC
＃ｎはそれぞれ回線制御装置SPC＃０〜SPC＃ｎ
を介してそれぞれネツトワークNW＃０〜NW
＃ｎにおける接続の制御を行う。SUB−Ａ，
SUB−ＢはそれぞれネツトワークNW＃０，NW
＃ｎに属する加入者、TRKはトランクであつて、
以下ネツトワークNW＃０に属する加入者SUB
−ＡとネツトワークNW＃ｎに属する加入者
SUB−ＢおよびトランクTRKとの接続制御を行
う場合の回線制御装置の制御方式を考える。
＃ｎをそれぞれプロセツサPRC＃０〜PRC＃ｎ
が制御し、プロセツサPRC＃０〜PRC＃ｎはそ
れぞれ通信制御装置CCU＃０〜CCU＃ｎを介し
て相互に接続されて、任意のプロセツサ間で通信
が可能である。またプロセツサPRC＃０〜PRC
＃ｎはそれぞれ回線制御装置SPC＃０〜SPC＃ｎ
を介してそれぞれネツトワークNW＃０〜NW
＃ｎにおける接続の制御を行う。SUB−Ａ，
SUB−ＢはそれぞれネツトワークNW＃０，NW
＃ｎに属する加入者、TRKはトランクであつて、
以下ネツトワークNW＃０に属する加入者SUB
−ＡとネツトワークNW＃ｎに属する加入者
SUB−ＢおよびトランクTRKとの接続制御を行
う場合の回線制御装置の制御方式を考える。
第２図は従来のマルチプロセツサシステムにお
ける回線制御方式の構成を示している。同図にお
いて、CPは交換処理部、CALL−Ｍは呼メモリ、
ORD−Ｍはオーダメモリ、SPCCはSPC制御部、
CCUCはCCU制御部である。
ける回線制御方式の構成を示している。同図にお
いて、CPは交換処理部、CALL−Ｍは呼メモリ、
ORD−Ｍはオーダメモリ、SPCCはSPC制御部、
CCUCはCCU制御部である。
第２図において、プロセツサPRC＃０におけ
る交換処理部CPは、呼メモリCALL−Ｍから加
入者SUB−Ａの収容位置情報を抽出し、その収
容位置が自プロセツサであるか否かをチエツクす
る。この場合収容位置が自プロセツサであるた
め、加入者SUB−Ａの制御オーダをオーダメモ
リORD−Ｍに編集する。SPC制御部SPCCは、編
集された加入者SUB−Ａの制御オーダを通信制
御装置SPC＃０に送出し、これによつて加入者
SUB−Ａの接続処理が行われる。プロセツサ
PRC＃０の交換処理部CPは引続き加入者SUB−
Ｂの収容位置情報を抽出し、その位置が自プロセ
ツサか否かをチエツクする。この場合は収容位置
が自プロセツサ以外のプロセツサPRC＃１であ
るため、プロセツサPRC＃０のCCU制御部CCU
に対しプロセツサPRC＃１に属する交換処理部
CPの起動を要求し、プロセツサPRC＃１におけ
る交換処理部CPにプロセツサPRC＃１の加入者
SUB−Ｂ制御オーダを編集させる。
る交換処理部CPは、呼メモリCALL−Ｍから加
入者SUB−Ａの収容位置情報を抽出し、その収
容位置が自プロセツサであるか否かをチエツクす
る。この場合収容位置が自プロセツサであるた
め、加入者SUB−Ａの制御オーダをオーダメモ
リORD−Ｍに編集する。SPC制御部SPCCは、編
集された加入者SUB−Ａの制御オーダを通信制
御装置SPC＃０に送出し、これによつて加入者
SUB−Ａの接続処理が行われる。プロセツサ
PRC＃０の交換処理部CPは引続き加入者SUB−
Ｂの収容位置情報を抽出し、その位置が自プロセ
ツサか否かをチエツクする。この場合は収容位置
が自プロセツサ以外のプロセツサPRC＃１であ
るため、プロセツサPRC＃０のCCU制御部CCU
に対しプロセツサPRC＃１に属する交換処理部
CPの起動を要求し、プロセツサPRC＃１におけ
る交換処理部CPにプロセツサPRC＃１の加入者
SUB−Ｂ制御オーダを編集させる。
CCU制御部CCUCは、プロセツサPRC＃１の
加入者SUB−Ｂ制御オーダを編集するプロセツ
サPRC＃１における交換処理部CPの起動情報を
プロセツサPRC＃１に送出する。プロセツサ
PRC＃１のCCU制御部CCUCはこの情報を受信
し、プロセツサPRC＃１における交換処理部CP
を起動する。起動されたプロセツサPRC＃１の
交換処理部CPは、加入者SUB−Ｂの制御オーダ
をプロセツサPRC＃１におけるオーダメモリ
ORD−Ｍに編集する。プロセツサPRC＃１の
SPC制御部SPCCは編集された制御オーダを回線
制御装置SPC＃１に送出し、これによつて加入者
SUB−Ｂの接続処理がなされる。
加入者SUB−Ｂ制御オーダを編集するプロセツ
サPRC＃１における交換処理部CPの起動情報を
プロセツサPRC＃１に送出する。プロセツサ
PRC＃１のCCU制御部CCUCはこの情報を受信
し、プロセツサPRC＃１における交換処理部CP
を起動する。起動されたプロセツサPRC＃１の
交換処理部CPは、加入者SUB−Ｂの制御オーダ
をプロセツサPRC＃１におけるオーダメモリ
ORD−Ｍに編集する。プロセツサPRC＃１の
SPC制御部SPCCは編集された制御オーダを回線
制御装置SPC＃１に送出し、これによつて加入者
SUB−Ｂの接続処理がなされる。
さらに、プロセツサPRC＃０の交換処理部CP
はトランクTRKの収容位置情報をを抽出し、そ
の収容位置が自プロセツサか否かをチエツクす
る。これ以降、加入者SUB−Ｂの場合と同様の
処理が行われてトランクTRKが動作し、交換処
理を終了する。
はトランクTRKの収容位置情報をを抽出し、そ
の収容位置が自プロセツサか否かをチエツクす
る。これ以降、加入者SUB−Ｂの場合と同様の
処理が行われてトランクTRKが動作し、交換処
理を終了する。
このように従来のマルチプロセツサシステムに
おける回線制御方式においては、交換処理部CP
がマルチプロセツサ構成を意識して動作しなけれ
ばならないため煩雑であるだけでなく、プロセツ
サPRC＃１に加入者SUB−ＢとトランクTRKが
収容されているにも拘わらず、各部の制御のため
に加入者SUB−Ｂに関するものとトランクTRK
に関するものと２度の通信を必要とした。
おける回線制御方式においては、交換処理部CP
がマルチプロセツサ構成を意識して動作しなけれ
ばならないため煩雑であるだけでなく、プロセツ
サPRC＃１に加入者SUB−ＢとトランクTRKが
収容されているにも拘わらず、各部の制御のため
に加入者SUB−Ｂに関するものとトランクTRK
に関するものと２度の通信を必要とした。
発明の目的
本発明はこのような従来技術の問題点を解決し
ようとするものであつて、その目的は、マルチプ
ロセツサによる分散制御交換機における交換処理
部の構成を簡素化することができるだけでなく、
プロセツサ間の通信回数を減少させシステムの処
理能力の向上を図ることができ、かつ交換処理部
がマルチプロセツサ構成を意識することなく制御
を行うことが可能になるようなマルチプロセツサ
システムにおける回線制御方式を提供することに
ある。
ようとするものであつて、その目的は、マルチプ
ロセツサによる分散制御交換機における交換処理
部の構成を簡素化することができるだけでなく、
プロセツサ間の通信回数を減少させシステムの処
理能力の向上を図ることができ、かつ交換処理部
がマルチプロセツサ構成を意識することなく制御
を行うことが可能になるようなマルチプロセツサ
システムにおける回線制御方式を提供することに
ある。
発明の実施例
第３図は本発明のマルチプロセツサシステムに
おける回線制御方式の一実施例の構成を示してい
る。同図において、第２図におけると同じ部分は
同じ符号で示されている。
おける回線制御方式の一実施例の構成を示してい
る。同図において、第２図におけると同じ部分は
同じ符号で示されている。
第３図において、いま第２図の場合と同様にネ
ツトワークNW＃０に属する加入者SUB−Ａと
ネツトワークNW＃ｎに属する加入者SUB−Ｂ
およびトランクTRKとの接続制御を行う場合の
回線制御装置の制御方式を説明する。プロセツサ
PRC＃０に属する交換処理部CPは、呼メモリ
CALL−Ｍから加入者SUB−Ａ、加入者SUB−
Ｂ、トランクTRKの収容位置情報を抽出して、
マルチプロセツサ構成を意識することなくそのオ
ーダメモリORD−Ｍにそれぞれの制御オーダを
編集する。
ツトワークNW＃０に属する加入者SUB−Ａと
ネツトワークNW＃ｎに属する加入者SUB−Ｂ
およびトランクTRKとの接続制御を行う場合の
回線制御装置の制御方式を説明する。プロセツサ
PRC＃０に属する交換処理部CPは、呼メモリ
CALL−Ｍから加入者SUB−Ａ、加入者SUB−
Ｂ、トランクTRKの収容位置情報を抽出して、
マルチプロセツサ構成を意識することなくそのオ
ーダメモリORD−Ｍにそれぞれの制御オーダを
編集する。
プロセツサPRC＃０に属するSPC制御部SPCC
は、オーダメモリORD−Ｍに編集されている制
御オーダを順次抽出し、自プロセツサの回線制御
装置SPC＃０に送出すべきオーダか否かをチエツ
クする。この場合１番目のオーダは自プロセツサ
の回線制御装置へ送出すべき制御オーダであるか
ら、これを回線制御装置SPC＃０へ送出する。
は、オーダメモリORD−Ｍに編集されている制
御オーダを順次抽出し、自プロセツサの回線制御
装置SPC＃０に送出すべきオーダか否かをチエツ
クする。この場合１番目のオーダは自プロセツサ
の回線制御装置へ送出すべき制御オーダであるか
ら、これを回線制御装置SPC＃０へ送出する。
次に２番目のオーダを抽出し自プロセツサの制
御オーダか否かをチエツクする。この場合は自プ
ロセツサ以外の制御オーダであるから、オーダメ
モリORD−Ｍの内容全部を該当するプロセツサ
PRC＃１に転送するため、、オーダメモリORD−
Ｍ上の転送プロセツサ表示に転送先プロセツサ
PRC＃１を設定し、その後CCU制御部CCUCに
全オーダメモリの転送を要求し、これによつて
CCU制御部CCUCは後述のように所要の転送を
行う。
御オーダか否かをチエツクする。この場合は自プ
ロセツサ以外の制御オーダであるから、オーダメ
モリORD−Ｍの内容全部を該当するプロセツサ
PRC＃１に転送するため、、オーダメモリORD−
Ｍ上の転送プロセツサ表示に転送先プロセツサ
PRC＃１を設定し、その後CCU制御部CCUCに
全オーダメモリの転送を要求し、これによつて
CCU制御部CCUCは後述のように所要の転送を
行う。
次に３番目のオーダを抽出し自プロセツサの制
御オーダか否かをチエツクする。この場合は自プ
ロセツサ以外の制御オーダであるから、オーダメ
モリORD−Ｍが転送ずみであるか否かをチエツ
クする。この場合はオーダメモリORD−Ｍ上の
転送プロセツサ表示にプロセツサPRC＃１が設
定されていて、該当オーダは全オーダプロセツサ
PRC＃１に転送ずみであり、従つてプロセツサ
PRC＃０のSPC制御部SPCCの処理は終了する。
御オーダか否かをチエツクする。この場合は自プ
ロセツサ以外の制御オーダであるから、オーダメ
モリORD−Ｍが転送ずみであるか否かをチエツ
クする。この場合はオーダメモリORD−Ｍ上の
転送プロセツサ表示にプロセツサPRC＃１が設
定されていて、該当オーダは全オーダプロセツサ
PRC＃１に転送ずみであり、従つてプロセツサ
PRC＃０のSPC制御部SPCCの処理は終了する。
オーダメモリORD−Ｍの全内容のプロセツサ
PRC＃１への転送を要求されたプロセツサPRC
＃０のCCU制御部CCUCは、要求された内面を
通信制御装置SPC＃０を経て通信制御装置SPC
＃１へ転送する。プロセツサPRC＃１のCCU制
御部CCUCはこれを受信して、これをそのオーダ
メモリORD−Ｍに設定する。
PRC＃１への転送を要求されたプロセツサPRC
＃０のCCU制御部CCUCは、要求された内面を
通信制御装置SPC＃０を経て通信制御装置SPC
＃１へ転送する。プロセツサPRC＃１のCCU制
御部CCUCはこれを受信して、これをそのオーダ
メモリORD−Ｍに設定する。
プロセツサPRC＃１のSPC制御部SPCCは１番
目のオーダを抽出し、それが自プロセツサの制御
オーダか否かをチエツクする。この場合は自プロ
セツサ以外の制御オーダであるから、これをスキ
ツプして２番目のオーダを抽出して自プロセツサ
の制御オーダか否かをチエツクし、さらに３番目
のオーダを抽出してチエツクする。この場合２番
目、３番目のオーダはいずれも自プロセツサの制
御オーダであるから、回線制御装置SPC＃１にこ
れらのオーダを送出して処理を終了する。
目のオーダを抽出し、それが自プロセツサの制御
オーダか否かをチエツクする。この場合は自プロ
セツサ以外の制御オーダであるから、これをスキ
ツプして２番目のオーダを抽出して自プロセツサ
の制御オーダか否かをチエツクし、さらに３番目
のオーダを抽出してチエツクする。この場合２番
目、３番目のオーダはいずれも自プロセツサの制
御オーダであるから、回線制御装置SPC＃１にこ
れらのオーダを送出して処理を終了する。
発明の効果
以上説明したように、本発明のマルチプロセツ
サシステムにおける回線制御方式によれば、制御
元プロセツサがネツトワークにおける接続制御を
行うために必要な回線制御オーダを編集して、そ
のオーダが自プロセツサの回線制御装置に対する
ものであるときはこれをその回線制御装置へ送出
するとともに、そのオーダ内に他プロセツサの回
線制御装置に対するものがあるときは編集した全
オーダをその他プロセツサの回線制御装置へ転送
し、転送を受けたプロセツサがそのオーダ中自プ
ロセツサに対するオーダのみを抽出して回線制御
装置に送出するとともに他プロセツサに対するオ
ーダに対しては処理をスキツプするようにしたの
で、交換処理部がマルチプロセツサ構成を意識す
ることなく交換処理を行うことが可能であつて、
処理が簡素化され従つてその構成が簡素化される
だけでなく、プロセツサ間通信を減少させること
によつてシステムの処理能力を向上させることが
できる。
サシステムにおける回線制御方式によれば、制御
元プロセツサがネツトワークにおける接続制御を
行うために必要な回線制御オーダを編集して、そ
のオーダが自プロセツサの回線制御装置に対する
ものであるときはこれをその回線制御装置へ送出
するとともに、そのオーダ内に他プロセツサの回
線制御装置に対するものがあるときは編集した全
オーダをその他プロセツサの回線制御装置へ転送
し、転送を受けたプロセツサがそのオーダ中自プ
ロセツサに対するオーダのみを抽出して回線制御
装置に送出するとともに他プロセツサに対するオ
ーダに対しては処理をスキツプするようにしたの
で、交換処理部がマルチプロセツサ構成を意識す
ることなく交換処理を行うことが可能であつて、
処理が簡素化され従つてその構成が簡素化される
だけでなく、プロセツサ間通信を減少させること
によつてシステムの処理能力を向上させることが
できる。
第１図は本発明ならびに従来の方式が適用され
るマルチプロセツサシステムの構成例を示す図、
第２図は従来のマルチプロセツサシステムにおけ
る回線制御方式の構成を示す図、第３図は本発明
のマルチプロセツサシステムにおける回線制御方
式の一実施例の構成を示す図である。 NW，NW＃０〜NW＃ｎ…ネツトワーク、
PRC＃０〜PRC＃ｎ…プロセツサ、SPC＃０〜
SPC＃ｎ…回線制御装置、CCU＃０〜CCU＃ｎ
…通信制御装置、CP…交換処理部、CALL−Ｍ
…呼メモリ、ORD−Ｍ…オーダメモリ、SPCC…
SPC制御部、CCUC…CCU制御部。
るマルチプロセツサシステムの構成例を示す図、
第２図は従来のマルチプロセツサシステムにおけ
る回線制御方式の構成を示す図、第３図は本発明
のマルチプロセツサシステムにおける回線制御方
式の一実施例の構成を示す図である。 NW，NW＃０〜NW＃ｎ…ネツトワーク、
PRC＃０〜PRC＃ｎ…プロセツサ、SPC＃０〜
SPC＃ｎ…回線制御装置、CCU＃０〜CCU＃ｎ
…通信制御装置、CP…交換処理部、CALL−Ｍ
…呼メモリ、ORD−Ｍ…オーダメモリ、SPCC…
SPC制御部、CCUC…CCU制御部。
Claims (1)
- １ それぞれのネツトワークにおける接続制御を
行う回線制御装置を含むプロセツサを各ネツトワ
ークごとに有し制御元となるプロセツサが自プロ
セツサを含む複数のプロセツサの回線制御装置に
オーダを送出して所要の接続制御を行わせるマル
チプロセツサシステムにおいて、制御元プロセツ
サがネツトワークにおける接続制御を行うために
必要な回線制御オーダを編集して、該オーダが自
プロセツサの回線制御装置に対するものであると
きはこれをその回線制御装置へ送出するとともに
該オーダ内に他プロセツサの回線制御装置に対す
るものがあるときは編集した全オーダを該他プロ
セツサの回線制御装置へ転送し、転送を受けたプ
ロセツサが該オーダ中自プロセツサに対するオー
ダのみを抽出してその回線制御装置に送出すると
ともに他プロセツサに対するオーダに対しては処
理をスキツプすることを特徴とするマルチプロセ
ツサシステムにおける回線制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342183A JPS59160396A (ja) | 1983-02-28 | 1983-02-28 | マルチプロセツサシステムにおける回線制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3342183A JPS59160396A (ja) | 1983-02-28 | 1983-02-28 | マルチプロセツサシステムにおける回線制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59160396A JPS59160396A (ja) | 1984-09-11 |
| JPH0149078B2 true JPH0149078B2 (ja) | 1989-10-23 |
Family
ID=12386096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3342183A Granted JPS59160396A (ja) | 1983-02-28 | 1983-02-28 | マルチプロセツサシステムにおける回線制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59160396A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0778784B2 (ja) * | 1986-07-04 | 1995-08-23 | 株式会社日立製作所 | 分散処理方法 |
-
1983
- 1983-02-28 JP JP3342183A patent/JPS59160396A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59160396A (ja) | 1984-09-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3158223B2 (ja) | スイッチング・ネットワークとオリジネーティング・プロセッサ及びソース・プロセッサ間を接続する接続方法 | |
| US4805168A (en) | Local area communication network | |
| JPH0149078B2 (ja) | ||
| JPS63279692A (ja) | 自動着信分配管理装置 | |
| JPH03127597A (ja) | データベースアクセス制御方式 | |
| JP2578427B2 (ja) | ネットワーク端末装置 | |
| JP3000608B2 (ja) | 衛星通信方式 | |
| JP2775630B2 (ja) | プログラマブルコントローラのリンクシステム | |
| JP2522847B2 (ja) | プログラマブルコントロ―ラシステム | |
| JPS61210753A (ja) | 電子交換機における音声メツセ−ジの送出方式 | |
| JP3375039B2 (ja) | 自動交換方法および自動交換機構成方法 | |
| JPS6354265B2 (ja) | ||
| JPH0363859A (ja) | システム生成情報管理方式 | |
| JPH07134699A (ja) | マルチプロセッサシステムにおける接続装置状態管理表の作成方式 | |
| JPS6132629A (ja) | 多回線通信制御方法 | |
| JPS6119057B2 (ja) | ||
| JPS59163998A (ja) | マルチプロセツサシステムにおける複数呼の結合処理方式 | |
| JPS6077255A (ja) | 複数バス制御方式 | |
| JPS6356050A (ja) | デイジタル交換台用チケツトデ−タアクセス方式 | |
| JPH06243081A (ja) | プロセス・データ入出力システム | |
| JPS5969859A (ja) | 一元管理方式 | |
| JP2000188770A (ja) | コンピュータ・テレフォニー・インテグレーション・システムおよび通信制御方法 | |
| JPH0395654A (ja) | 管理メッセージ中継処理方式 | |
| JPH04150429A (ja) | 音声応答用データ転送方式 | |
| JPH0668755B2 (ja) | 電子ファイリングシステム簡易リモ−ト検索におけるリモ−ト入出力要求制御方式 |