JPS6119057B2 - - Google Patents

Info

Publication number
JPS6119057B2
JPS6119057B2 JP55174591A JP17459180A JPS6119057B2 JP S6119057 B2 JPS6119057 B2 JP S6119057B2 JP 55174591 A JP55174591 A JP 55174591A JP 17459180 A JP17459180 A JP 17459180A JP S6119057 B2 JPS6119057 B2 JP S6119057B2
Authority
JP
Japan
Prior art keywords
transfer
packet
data
block
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55174591A
Other languages
English (en)
Other versions
JPS5798062A (en
Inventor
Koshu Yoshizaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP55174591A priority Critical patent/JPS5798062A/ja
Publication of JPS5798062A publication Critical patent/JPS5798062A/ja
Publication of JPS6119057B2 publication Critical patent/JPS6119057B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00Digital computers in general; Data processing equipment in general
    • G06F15/16Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163Interprocessor communication
    • G06F15/167Interprocessor communication using a common memory, e.g. mailbox

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Multi Processors (AREA)
  • Computer And Data Communications (AREA)
  • Exchange Systems With Centralized Control (AREA)

Description

【発明の詳細な説明】
本発明は、マルチプロセツサ式情報処理システ
ムにおけるプロセツサ間通信方式に関するもので
ある。 従来、この種のプロセツサ間通信方式には、大
別して次の2つのものがあつた。 第1の方式は、送信(転送)すべきデータを、
あらかじめ定められた固定長のものに分解し、こ
れを当該データ量に応じて必要回数に分け、送信
側メモリの固定アドレスから受信側メモリの固定
アドレスへ送信するというものであつた。 この方式は、プロセツサ間を接続するバスが1
本でよいが、送信すべきデータが大量の場合に
は、送信動作を何回も繰返さなければならないの
で、送信効率が良くなく、プロセツサの処理能力
低下を来すおそれがある。 第2の方式は、プログラムにより、送信側メモ
リアドレス、受信側メモリアドレス、転送語数等
を指定するものである。 この方式では、大容量データ転送用バス、小容
量データ転送用バスを設け、大容量データの転送
中における他の小容量データ転送を可能とせしめ
るか、または大容量データ転送中に小容量データ
転送が必要となつた場合には、プログラムが介入
することにより、大容量データ転送を中断して小
容量データ転送を行い、その終了後に大容量デー
タ転送を再開せしめる必要がある。 したがつて、第1の方式と同様に、プロセツサ
の処理能力の低下を来すことになる。 本発明の目的は、上記した従来技術の欠点をな
くし、プロセツサ間を接続するバスを増設するこ
となく、また、プログラムがデータ転送途中に介
入する必要がなく、小容量データ転送、大容量デ
ータ転送が可能な効率のよいプロセツサ間通信方
式を提供することにある。 本発明に係るプロセツサ間通信方式は、制御系
を2重化した蓄積プログラム制御方式の構内交換
機において、プロセツサ間のデータ転送を行うた
めに、コマンドを所定の固定データ長で受信側の
固定メモリアドレスへ転送するパケツト転送と、
データ長および受信側のメモリアドレスを指定し
て転送するブロツク転送とに分けて行うごとく
し、ブロツク転送の途中にパケツト転送の要求が
発生したときには、各プロセツサ対応に設けられ
たプロセツサ間通信装置によつて自律的に、当該
要求を蓄積・識別し、当該ブロツク転送を所定時
間または所定語数ごとに中断し、当該パケツト転
送を行わしめうるために、コマンドバツフアとし
てパケツトコマンドバツフアとブロツクコマンド
バツフアを、また、データ送受信回路のほかにブ
ロツク転送中のパケツトコマンドの要求の有無を
識別するパケツト・ブロツク転送識別回路を設け
たものである。 なお、これに付言をすれば、パ
ケツト転送は、データ量は比較的少ないが緊急度
が高いもの、例えば、実時間的なもの(電話交換
システムの例では、発呼加入者情報、課金情報、
特殊サービス情報等)に固定長(固定転送語数)
のデータで、ブロツク転送は、データ量は多いが
比較的緊急度が低いもの、例えば、バツチ処理的
なもの(システム立上げ、障害診断、フアクシミ
リ・データ通信用のデータ処理等)に所要語数の
データで適用するものである。 以下、本発明の実施例を図に基づいて説明す
る。 第1図は、本発明に係るプロセツサ間通信方式
の一実施例の方式構成図、第2図は、そのタイム
チヤートである。 なお、本発明に係るものは、上記したように、
制御系を2重化した蓄積プログラム制御方式の構
内交換機に係るものである。 ここで、1A,1B,…,1Nは、マルチプロ
セツサ式情報処理システムを構成するN個のユニ
ツト(UNIT)、2は、ユニツト間データ転送制
御線(CONT)、3は、ユニツト間接続バス
(BUS)、10A,10B,…は、各ユニツト1
A,1B,…のプロセツサ(CP)、20A,20
B,…は、同メモリ(MM)、30A,30B,
…は、同プロセツサ間通信装置(IPC)、31
A,31B,…は、そのアドレスデコーダ、32
A,32B,…は、同パケツトコマンドバツフ
ア、33A,33B,…は、同ブロツクコマンド
バツフア、34A,34B,…は、同パケツト・
ブロツク転送識別回路、35A,35B,…は、
ダイレクトメモリアクセス回路、36A,36
B,…は、同データ送受信回路、40A,40
B,…は、各ユニツト1A,1B,…のアドレス
バス(ADB)、50A,50B,…は、同データ
バス(DTB)である。 以下、ユニツト1Aが送信側になるものとして
説明するが、他のいずれのユニツト1B〜1Nが
送信側となつても同様である。 各プロセツサ10A,10B,…間でデータ転
送が必要な場合において、パケツト転送によると
きは、例えば、第1表に示すごとき構成のパケツ
ト転送要求コマンドを、ブロツク転送によるとき
は、例えば、第2表に示すごとき構成のブロツク
転送要求コマンドを発生する。
【表】
【表】 なお、パケツト転送の場合には、個々に相手プ
ロセツサが1つに限定されるのに反して、ブロツ
ク転送の場合には、システム立上げのときのごと
く、1つのプロセツサから他の複数のプロセツサ
へのデータ転送が必要となるので、必要に応じ、
全相手プロセツサに対して同時にデータ転送を行
うことができるように、全相手プロセツサ番号を
指定しうるように考えられている。 まず、プロセツサ10Aは、あるプログラム処
理中にプロセツサ10Bに対する通信の要求が発
生した場合、これを識別し、パケツト転送要求
P1であるときには、アドレスバス40A,アド
レスデコーダ31Aを介し、パケツト転送要求コ
マンドをパケツトコマンドバツフア32Aにセツ
トする。 このとき、ブロツク転送が行われていないの
で、パケツト・ブロツク転送識別回路34Aは、
このコマンドの受信により、パケツト転送要求で
あることを識別すると、直ちに、転送すべきデー
タの自メモリ20Aにおけるメモリアドレス、固
定転送語数をダイレクトメモリアクセス回路35
Aにセツトする。 ダイレクトメモリアクセス回路35Aは、アド
レスバス40Aへ当該メモリアドレスを送出し、
メモリ20Aから送出される当該データをデータ
バス50A経由でデータ送受信回路36Aにセツ
トせしめる。 データ送受信回路36Aは、ユニツト間データ
転送制御線2、ユニツト間接続バス3を用いて、
当該パケツト転送要求コマンドに係る固定長デー
タを受信側のユニツト1Bのデータ送受信回路3
6Bへ転送する。 データ送受信回路36Bは、データ転送を受け
ると、パケツト・ブロツク識別回路34Bを起動
し、パケツト転送かブロツク転送かの識別をせし
め、パケツト転送であることが識別されると、ダ
イレクトメモリアクセス回路35Bに当該データ
に係る自メモリ20Bにおけるメモリアドレス、
転送語数(データ長)をセツトせしめる。 これにより、ダイレクトメモリアクセス回路3
5Bは、アドレスバス40Bに当該メモリアドレ
スを、データバス50Bに当該データを送出し、
メモリ20Bに当該転送データを書込む。 以上のようにしてパケツト転送が行われるが、
これは、一連のデータについて、所要の複数回の
パケツト転送を繰返すようにしてもよい。 次に、ブロツク転送要求Bが発生すると、所望
のブロツク転送要求コマンドがブロツクコマンド
バツフア33Aにセツトされ、パケツト・ブロツ
ク転送識別回路34Aがブロツク転送であること
を識別すると、転送すべきデータの自メモリ20
Aにおけるメモリアドレス、転送語数がダイレク
トメモリアクセス回路35Aにセツトされる。 以下、パケツト転送の場合と同様に、当該ブロ
ツク転送要求コマンドに係る受信側のメモリアド
レスの指定に基づき、所望のデータが受信側のメ
モリ20Bに順次書込まれる。 この場合、受信側のパケツト・ブロツク識別回
路34Bは、転送時間または転送語数の計数を行
い、所定時間Tまたは所定語数W(これらは、例
えば、データ転送が中断されても実用上支障がな
い最小の所定値に選ばれる。)のデータ転送の終
了ごとに、自律的にパケツトコマンドバツフア3
2Bをチエツクし、第2図に示すごとく、パケツ
ト転送要求P2があると、直ちに、データ送受信
回路36Bに当該ブロツク転送を中断せしめ、パ
ケツト転送要求P2に係るデータ受信を行わしめ
る。 これが終了すると、ブロツク転送を再開し、指
定された語数分のデータ受信を行い、当該ブロツ
ク転送が終了する。 以上のようにして、実時間的または緊急度の高
いパケツト転送要求は、そのデータ転送が最低限
の待合せ時間で行われ、システムのサービス性が
低下せしめられないようにすることができる。 以上、詳細に説明したように、本発明によれ
ば、プロセツサ間を接続するバスを増設すること
なく、また、プログラムがデータ転送途中に介入
する必要がないので、プロセツサ間通信方式の経
済化,効率向上、ひいては、システムのサービス
性向上に顕著な効果が得られる。
【図面の簡単な説明】
第1図は、本発明に係るプロセツサ間通信方式
の一実施例の方式構成図、第2図は、そのタイム
チヤートである。 1A,1B,〜,1N……ユニツト、2……ユ
ニツト間データ転送制御線、3……ユニツト間接
続バス、10A,10B……プロセツサ、20
A,20B……メモリ、30A,30B……プロ
セツサ間通信装置、31A,31B……アドレス
デコーダ、32A,32B……パケツトコマンド
バツフア、33A,33B……ブロツクコマンド
バツフア、34A,34B……パケツト・ブロツ
ク転送識別回路、35A,35B……ダイレクト
メモリアクセス回路、36A,36B……データ
送受信回路、40A,40B……アドレスバス、
50A,50B……データバス。

Claims (1)

    【特許請求の範囲】
  1. 1 制御系を2重化した蓄積プログラム制御方式
    の構内交換機において、プロセツサ間のデータ転
    送を行うために、コマンドを所定の固定データ長
    で受信側の固定メモリアドレスへ転送するパケツ
    ト転送と、データ長および受信側のメモリアドレ
    スを指定して転送するブロツク転送とに分けて行
    うごとくし、ブロツク転送の途中にパケツト転送
    を要求が発生したときには、各プロセツサ対応に
    設けられたプロセツサ間通信装置によつて自律的
    に、当該要求を蓄積・識別し、当該ブロツク転送
    を所定時間または所定語数ごとに中断し、当該パ
    ケツト転送を行わしめうるために、コマンドバツ
    フアとしてパケツトコマンドバツフアとブロツク
    コマンドバツフアを、また、データ送受信回路の
    ほかにブロツク転送中のパケツトコマンドの要求
    の有無を識別するパケツト・ブロツク転送識別回
    路を設けたことを特徴とするプロセツサ間通信方
    式。
JP55174591A 1980-12-12 1980-12-12 Communication system between processors Granted JPS5798062A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP55174591A JPS5798062A (en) 1980-12-12 1980-12-12 Communication system between processors

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP55174591A JPS5798062A (en) 1980-12-12 1980-12-12 Communication system between processors

Publications (2)

Publication Number Publication Date
JPS5798062A JPS5798062A (en) 1982-06-18
JPS6119057B2 true JPS6119057B2 (ja) 1986-05-15

Family

ID=15981236

Family Applications (1)

Application Number Title Priority Date Filing Date
JP55174591A Granted JPS5798062A (en) 1980-12-12 1980-12-12 Communication system between processors

Country Status (1)

Country Link
JP (1) JPS5798062A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB8329509D0 (en) * 1983-11-04 1983-12-07 Inmos Ltd Computer

Also Published As

Publication number Publication date
JPS5798062A (en) 1982-06-18

Similar Documents

Publication Publication Date Title
US4543627A (en) Internal communication arrangement for a multiprocessor system
JPS6119057B2 (ja)
EP0147656B1 (en) Multi-microprocessor for controlling shared memory
JP2655466B2 (ja) パケット交換装置
JP3393737B2 (ja) 情報処理システムのコマンド送受信方法
JPS61271555A (ja) ダイレクトメモリアクセス転送方式
JP2000244585A (ja) バスインタフェース回路
KR100253790B1 (ko) 중대형 컴퓨터 컨트롤러 보드의 인터페이스 방법
JPH056333A (ja) マルチプロセサシステム
JP2723245B2 (ja) ファクシミリ蓄積交換装置
JPH05282225A (ja) 端末間データ通信装置
JPH0199347A (ja) 電子交換機におけるファクシミリ通信の一時記憶方式
JP2553086B2 (ja) 蓄積交換用処理装置のバス制御方式
JP2841370B2 (ja) 呼制御方式
JPH07120346B2 (ja) プロセッサ間通信分散処理方法
JPS5936456A (ja) 通信制御装置
JPH0834616B2 (ja) マルチプロセツサシステムにおける共通デ−タの同期方式
JPS6077255A (ja) 複数バス制御方式
JPS594053B2 (ja) 障害通知方式
JPH0256149A (ja) 通信処理装置
JPH02202146A (ja) 通信処理装置
JPS60196866A (ja) デ−タ処理装置
JPH0149078B2 (ja)
JPS62222738A (ja) ロ−カルエリアネツトワ−ク系におけるロ−デイング方式
JPS59119994A (ja) プロセツサ間通信方式