JPH0149974B2 - - Google Patents
Info
- Publication number
- JPH0149974B2 JPH0149974B2 JP58194853A JP19485383A JPH0149974B2 JP H0149974 B2 JPH0149974 B2 JP H0149974B2 JP 58194853 A JP58194853 A JP 58194853A JP 19485383 A JP19485383 A JP 19485383A JP H0149974 B2 JPH0149974 B2 JP H0149974B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- output
- check
- terminal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Program-control systems
- G05B19/02—Program-control systems electric
- G05B19/04—Program control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/042—Program control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
- G05B19/0423—Input/output
- G05B19/0425—Safety, monitoring
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/273—Tester hardware, i.e. output processing circuits
- G06F11/2733—Test interface between tester and unit under test
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/20—Pc systems
- G05B2219/21—Pc I-O input output
- G05B2219/21163—Test I-O if functional or safe value
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Automation & Control Theory (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Microcomputers (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明はマイクロコンピユータを装着した制御
基板のチエツク方式に関し、特にマイクロコンピ
ユータの各入出力ポートと制御基板の各入出力端
子との間のインターフエイス及び配線の異常をチ
エツクするものである。
基板のチエツク方式に関し、特にマイクロコンピ
ユータの各入出力ポートと制御基板の各入出力端
子との間のインターフエイス及び配線の異常をチ
エツクするものである。
(ロ) 従来技術
マイクロコンピユータを装着した制御基板のか
かるチエツク方式は従来より多数あるが大別する
と、制御基板が本来有している機能を外部チエツ
カにより実動作させ定められた順序で所定の入出
力があるかをこのチエツカにより確認する方法
と、制御基板上のマイクロコンピユータのプログ
ラムの一部にチエツクプログラムを設け外部の簡
易型チエツカによりチエツク用プログラムを動作
させて確認する方法との二通りがある。
かるチエツク方式は従来より多数あるが大別する
と、制御基板が本来有している機能を外部チエツ
カにより実動作させ定められた順序で所定の入出
力があるかをこのチエツカにより確認する方法
と、制御基板上のマイクロコンピユータのプログ
ラムの一部にチエツクプログラムを設け外部の簡
易型チエツカによりチエツク用プログラムを動作
させて確認する方法との二通りがある。
具体的な制御基板の例を第１図に示して説明す
る。第１図の制御基板１は自動販売機の特に販売
動作を制御するもので、本例では４種類の商品を
販売するために自動販売機は夫々４個の販売駆動
モータM1，M2，M3，M4と売切表示器L1，L2，
L3，L4と商品選択スイツチS1，S2，S3，S4と売
切スイツチE1，E2，E3，E4及びモータキヤリア
スイツチC1，C2，C3，C4を備えている。そして
モータ駆動回路２７に接続される制御基板１のモ
ータコモン端子Ａ１は、インターフエイス６を通
してマイクロコンピユータ２の出力ポートO1に
接続されており、表示駆動回路２８に接続される
表示コモン端子Ａ２はインターフエイス７を通し
てマイクロコンピユータ２の出力ポートO2に接
続されている。またマイクロコンピユータ２の出
力ポートO3・O4・O5・O6は夫々４種類の商品に
対応しており、インターフエイス８を通して商品
種類毎の商品選択スイツチS1，S2，S3，S4・売切
スイツチE1，E2，E3，E4・モータキヤリアスイ
ツチC1，C2，C3，C4と接続された出力端子Ａ
７・Ａ８・Ａ９・Ａ１０に接続されるとともに、
更にインターフエイス９を通して商品種類毎の販
売駆動モータM1，M2，M3，M4及び売切表示器
L1，L2，L3，L4と接続された出力端子Ａ３・Ａ
４・Ａ５・Ａ６に接続されている。そして商品選
択信号コモン入力端子Ｂ１、売切信号コモン入力
端子Ｂ２及びモータキヤリア信号コモン入力端子
Ｂ３はインターフエイス１０を通してマイクロコ
ンピユータ２の入力ポートI1，I2，I3に接続され
ている。一方、マイクロコンピユータ２の出力ポ
ートO7，O8，O9，O10はインターフエイス１１を
通して選択商品信号出力端子Ａ１１・Ａ１２・Ａ
１３・Ａ１４に接続され、入力ポートI1，I5，I6，
I7はインターフエイス１２を通して販売可信号入
力端子Ｂ４・Ｂ５・Ｂ６・Ｂ７に接続されてい
る。そして貨幣制御部１３は顧客による投入金額
を演算して投入金額により何れの商品が販売可能
であるかを判定し、販売可能商品に対して販売可
信号を出力するとともに、制御基板１より入力す
る選択商品信号に基づき商品販売後の残額を演算
する。
る。第１図の制御基板１は自動販売機の特に販売
動作を制御するもので、本例では４種類の商品を
販売するために自動販売機は夫々４個の販売駆動
モータM1，M2，M3，M4と売切表示器L1，L2，
L3，L4と商品選択スイツチS1，S2，S3，S4と売
切スイツチE1，E2，E3，E4及びモータキヤリア
スイツチC1，C2，C3，C4を備えている。そして
モータ駆動回路２７に接続される制御基板１のモ
ータコモン端子Ａ１は、インターフエイス６を通
してマイクロコンピユータ２の出力ポートO1に
接続されており、表示駆動回路２８に接続される
表示コモン端子Ａ２はインターフエイス７を通し
てマイクロコンピユータ２の出力ポートO2に接
続されている。またマイクロコンピユータ２の出
力ポートO3・O4・O5・O6は夫々４種類の商品に
対応しており、インターフエイス８を通して商品
種類毎の商品選択スイツチS1，S2，S3，S4・売切
スイツチE1，E2，E3，E4・モータキヤリアスイ
ツチC1，C2，C3，C4と接続された出力端子Ａ
７・Ａ８・Ａ９・Ａ１０に接続されるとともに、
更にインターフエイス９を通して商品種類毎の販
売駆動モータM1，M2，M3，M4及び売切表示器
L1，L2，L3，L4と接続された出力端子Ａ３・Ａ
４・Ａ５・Ａ６に接続されている。そして商品選
択信号コモン入力端子Ｂ１、売切信号コモン入力
端子Ｂ２及びモータキヤリア信号コモン入力端子
Ｂ３はインターフエイス１０を通してマイクロコ
ンピユータ２の入力ポートI1，I2，I3に接続され
ている。一方、マイクロコンピユータ２の出力ポ
ートO7，O8，O9，O10はインターフエイス１１を
通して選択商品信号出力端子Ａ１１・Ａ１２・Ａ
１３・Ａ１４に接続され、入力ポートI1，I5，I6，
I7はインターフエイス１２を通して販売可信号入
力端子Ｂ４・Ｂ５・Ｂ６・Ｂ７に接続されてい
る。そして貨幣制御部１３は顧客による投入金額
を演算して投入金額により何れの商品が販売可能
であるかを判定し、販売可能商品に対して販売可
信号を出力するとともに、制御基板１より入力す
る選択商品信号に基づき商品販売後の残額を演算
する。
かかる制御基板の動作の概略を説明すると、待
機状態でマイクロコンピユータ２は入力ポート
I4・I5・I6・I7の信号レベルにより貨幣制御部１
３にて決定された販売可能商品を検出するととも
に、出力ポートO3・O4・O5・O6を順次「Ｌ」レ
ベルにし且つ入力ポートI2の信号レベルにより売
切商品を検出している。そして更にマイクロコン
ピユータ２は売切商品の検出により出力ポート
O2を「Ｌ」にし、且つ売切の商品種に対応する
出力ポートO3・O4・O5・O6を「Ｌ」にして売切
商品の売切表示器L1，L2，L3，L4を点灯させる。
しかしてマイクロコンピユータ２は販売可能商品
を検出すると、上記動作に加えて、商品選択スイ
ツチS1，S2，S3，S4が顧客により操作されたかの
検出動作を行う。この検出動作は、出力ポート
O3・O4・O5・O6を順次「Ｌ」にして入力ポート
I1の信号レベルを検出することで行つている。そ
して何れかの商品選択スイツチS1，S2，S3，S4の
操作を検出すると、マイクロコンピユータ２はこ
の選択商品が貨幣制御部１３にて決定された販売
可能商品であるかを判定し、販売可能商品である
と出力ポートO1を「Ｌ」にして且つ選択された
商品種に対応する出力ポートO3・O4・O5・O6を
「Ｌ」にして当該商品の販売駆動モータM1，M2，
M3，M4を駆動させる。モータキヤリアスイツチ
C1，C2，C3，C4は夫々対応する販売駆動モータ
M1，M2，M3，M4の駆動開始によりONしてモ
ータが商品を送出するのに必要な回動を行うと
OFFするもので、したがつて選択商品に対応す
る販売駆動モータM1，M2，M3，M4の駆動後、
マイクロコンピユータ２は入力ポートI3信号レベ
ルを検出する。入力ポートI3の信号レベルはモー
タキヤリアスイツチC1，C2，C3，C4のONにより
「Ｌ」となり、そしてOFFにより「Ｈ」となる
が、マイクロコンピユータ２は入力ポートI3の信
号レベルが「Ｌ」から「Ｈ」になるのを検出する
と商品販売が終了したとして、出力ポートO1及
び販売商品種に対応する何れかの出力ポート
O3・O4・O5・O6を夫々「Ｈ」にして待機状態と
なる。
機状態でマイクロコンピユータ２は入力ポート
I4・I5・I6・I7の信号レベルにより貨幣制御部１
３にて決定された販売可能商品を検出するととも
に、出力ポートO3・O4・O5・O6を順次「Ｌ」レ
ベルにし且つ入力ポートI2の信号レベルにより売
切商品を検出している。そして更にマイクロコン
ピユータ２は売切商品の検出により出力ポート
O2を「Ｌ」にし、且つ売切の商品種に対応する
出力ポートO3・O4・O5・O6を「Ｌ」にして売切
商品の売切表示器L1，L2，L3，L4を点灯させる。
しかしてマイクロコンピユータ２は販売可能商品
を検出すると、上記動作に加えて、商品選択スイ
ツチS1，S2，S3，S4が顧客により操作されたかの
検出動作を行う。この検出動作は、出力ポート
O3・O4・O5・O6を順次「Ｌ」にして入力ポート
I1の信号レベルを検出することで行つている。そ
して何れかの商品選択スイツチS1，S2，S3，S4の
操作を検出すると、マイクロコンピユータ２はこ
の選択商品が貨幣制御部１３にて決定された販売
可能商品であるかを判定し、販売可能商品である
と出力ポートO1を「Ｌ」にして且つ選択された
商品種に対応する出力ポートO3・O4・O5・O6を
「Ｌ」にして当該商品の販売駆動モータM1，M2，
M3，M4を駆動させる。モータキヤリアスイツチ
C1，C2，C3，C4は夫々対応する販売駆動モータ
M1，M2，M3，M4の駆動開始によりONしてモ
ータが商品を送出するのに必要な回動を行うと
OFFするもので、したがつて選択商品に対応す
る販売駆動モータM1，M2，M3，M4の駆動後、
マイクロコンピユータ２は入力ポートI3信号レベ
ルを検出する。入力ポートI3の信号レベルはモー
タキヤリアスイツチC1，C2，C3，C4のONにより
「Ｌ」となり、そしてOFFにより「Ｈ」となる
が、マイクロコンピユータ２は入力ポートI3の信
号レベルが「Ｌ」から「Ｈ」になるのを検出する
と商品販売が終了したとして、出力ポートO1及
び販売商品種に対応する何れかの出力ポート
O3・O4・O5・O6を夫々「Ｈ」にして待機状態と
なる。
このような制御基板１でインターフエイス及び
配線の異常をチエツクするのに最も簡単な方法
は、制御基板１を実動作させて各端子をテスタに
よりチエツクするものである。しかしながら制御
基板の入出力端子及び端未部品への配線の削減を
目的として、マイクロコンピユータ２の制御に本
例のようなマルチプレツクス方式が採用されると
テスタでチエツクするのは不可能となる。またシ
ンクロやメモリスコープで波形観測しても複雑な
波形のためかなり知識のある人でないとチエツク
は困難である。したがつて工場における制御基板
アセンブリ工程での完成品チエツクで大量の制御
基板をチエツクするには、予じめこの制御基板の
実動作に即して作製されたチエツカによりチエツ
クするのが一般的である。このようなチエツカ
は、制御基板の入力端子に所定レベルの信号を与
えて実動作させ、制御基板に装着されたマイクロ
コンピユータのプログラムに沿つて所定の出力端
子に相当の信号が得られるかをチエツクするため
に、チエツカの制御回路にはこのマイクロコンピ
ユータと同等若しくはそれ以上の高速処理が要求
される。例えば第１図の制御基板１で売切スイツ
チE1をONさせて、表示器コモン端子Ａ２が低レ
ベルのタイミングで出力端子Ａ３が低レベルであ
るかをチエツクする場合において、このときマイ
クロコンピユータ２はマルチプレツクス動作によ
りかかる売切表示器の点灯動作とともに、売切ス
イツチ及び商品選択スイツチの状況を常に検出し
ているために点灯処理に要する時間は比較的短い
ものとなるが、そのためチエツカの制御回路の処
理スピードが低速であると、表示器コモン端子Ａ
２が低レベルとなるのを検出してから出力端子Ａ
３の信号レベルを検出しにいつても、制御基板１
は既に低レベルを出力した後であつてチエツクで
きないことがある。したがつてチエツカは高速処
理の制御回路を使用しなければならず高価なもの
となる。しかもチエツカの開発はソフトウエア及
びハードウエアの両方で制御基板の開発以上に大
変な労力を必要とするばかりか、標準化はできず
制御基板毎に開発しなければならなかつた。
配線の異常をチエツクするのに最も簡単な方法
は、制御基板１を実動作させて各端子をテスタに
よりチエツクするものである。しかしながら制御
基板の入出力端子及び端未部品への配線の削減を
目的として、マイクロコンピユータ２の制御に本
例のようなマルチプレツクス方式が採用されると
テスタでチエツクするのは不可能となる。またシ
ンクロやメモリスコープで波形観測しても複雑な
波形のためかなり知識のある人でないとチエツク
は困難である。したがつて工場における制御基板
アセンブリ工程での完成品チエツクで大量の制御
基板をチエツクするには、予じめこの制御基板の
実動作に即して作製されたチエツカによりチエツ
クするのが一般的である。このようなチエツカ
は、制御基板の入力端子に所定レベルの信号を与
えて実動作させ、制御基板に装着されたマイクロ
コンピユータのプログラムに沿つて所定の出力端
子に相当の信号が得られるかをチエツクするため
に、チエツカの制御回路にはこのマイクロコンピ
ユータと同等若しくはそれ以上の高速処理が要求
される。例えば第１図の制御基板１で売切スイツ
チE1をONさせて、表示器コモン端子Ａ２が低レ
ベルのタイミングで出力端子Ａ３が低レベルであ
るかをチエツクする場合において、このときマイ
クロコンピユータ２はマルチプレツクス動作によ
りかかる売切表示器の点灯動作とともに、売切ス
イツチ及び商品選択スイツチの状況を常に検出し
ているために点灯処理に要する時間は比較的短い
ものとなるが、そのためチエツカの制御回路の処
理スピードが低速であると、表示器コモン端子Ａ
２が低レベルとなるのを検出してから出力端子Ａ
３の信号レベルを検出しにいつても、制御基板１
は既に低レベルを出力した後であつてチエツクで
きないことがある。したがつてチエツカは高速処
理の制御回路を使用しなければならず高価なもの
となる。しかもチエツカの開発はソフトウエア及
びハードウエアの両方で制御基板の開発以上に大
変な労力を必要とするばかりか、標準化はできず
制御基板毎に開発しなければならなかつた。
またマイクロコンピユータ２にチエツクプログ
ラムを設定し、チエツク時にチエツカがこのチエ
ツクプログラムに沿つて制御基板１の入力端子に
信号を与え、且つチエツクプログラムに沿つて所
定の出力端子に相当の信号が得られるかでチエツ
クする方法がある。このチエツクプログラムは実
動作と全く別なものであり、例えば制御基板１の
入力端子Ｂ１，Ｂ２に夫々「Ｈ」が入力されると
出力端子Ａ１に「Ｈ」を出力するよう、全ての入
出力端子が入出力動作を行うようにプログラムさ
れている。かかるチエツク方法は、チエツクプロ
グラムにアイドルタイマを入れることでマイクロ
コンピユータ２の処理速度を低速にすることがで
きる。したがつて入出力動作の低速が可能とな
り、チエツカの制御回路は低速のものでよく簡易
型のチエツカによりチエツクできる利点がある。
しかしながらこの方法はマイクロコンピユータ２
の実動作のプログラムとは別にチエツクプログラ
ムを開発しなければならない。しかもこの場合で
も、制御基板に応じたチエツクプログラムを開発
し、且つチエツクプログラムに合わせたチエツカ
を作製するために標準化はできない。
ラムを設定し、チエツク時にチエツカがこのチエ
ツクプログラムに沿つて制御基板１の入力端子に
信号を与え、且つチエツクプログラムに沿つて所
定の出力端子に相当の信号が得られるかでチエツ
クする方法がある。このチエツクプログラムは実
動作と全く別なものであり、例えば制御基板１の
入力端子Ｂ１，Ｂ２に夫々「Ｈ」が入力されると
出力端子Ａ１に「Ｈ」を出力するよう、全ての入
出力端子が入出力動作を行うようにプログラムさ
れている。かかるチエツク方法は、チエツクプロ
グラムにアイドルタイマを入れることでマイクロ
コンピユータ２の処理速度を低速にすることがで
きる。したがつて入出力動作の低速が可能とな
り、チエツカの制御回路は低速のものでよく簡易
型のチエツカによりチエツクできる利点がある。
しかしながらこの方法はマイクロコンピユータ２
の実動作のプログラムとは別にチエツクプログラ
ムを開発しなければならない。しかもこの場合で
も、制御基板に応じたチエツクプログラムを開発
し、且つチエツクプログラムに合わせたチエツカ
を作製するために標準化はできない。
(ハ) 発明の目的
上記点より本発明は、各種の制御基板に対して
共通化が可能なチエツク方式を提供するものであ
る。
共通化が可能なチエツク方式を提供するものであ
る。
(ニ) 発明の構成
本発明は、マイクロコンピユータを装着してそ
の各入出力ポートを夫々所定のインターフエイス
を介して各入出力端子に接続した制御基板に於い
て、チエツク動作開始を指令するチエツク信号が
入力する端子と、入力ラインのチエツクと出力ラ
インのチエツクを切換える入出力指定信号が入力
する端子と、チエツクすべき入力ラインまたは出
力ラインを順次選定するラインシフト信号が入力
する端子と、ラインシフト信号で選定された入力
端子のレベル状態を出力するチエツク出力端子を
制御基板に夫々設定し、且つマイクロコンピユー
タには、入力ラインチエツクが指定されるとライ
ンシフト信号が発生するたびに制御基板の前記以
外の各入力端子の入力レベル検出して該入力レベ
ルに応じた信号レベルをチエツク出力端子に出力
し、また出力ラインチエツクが指定されるとライ
ンシフト信号が発生するたびに制御基板の前記以
外の各出力端子を順次アクテイブとするチエツク
プログラムを設定し、入力ラインチエツクではラ
インシフト信号により選定した入力ラインに高レ
ベル或いは低レベルの信号を与えてチエツク出力
端子の信号レベルにより入力ポートと入力端子間
の異常を判定し、出力ラインチエツクではライン
シフト信号により選定した出力ラインの信号レベ
ルにより出力ポートと出力端子間の異常を判定す
るようにしたものである。
の各入出力ポートを夫々所定のインターフエイス
を介して各入出力端子に接続した制御基板に於い
て、チエツク動作開始を指令するチエツク信号が
入力する端子と、入力ラインのチエツクと出力ラ
インのチエツクを切換える入出力指定信号が入力
する端子と、チエツクすべき入力ラインまたは出
力ラインを順次選定するラインシフト信号が入力
する端子と、ラインシフト信号で選定された入力
端子のレベル状態を出力するチエツク出力端子を
制御基板に夫々設定し、且つマイクロコンピユー
タには、入力ラインチエツクが指定されるとライ
ンシフト信号が発生するたびに制御基板の前記以
外の各入力端子の入力レベル検出して該入力レベ
ルに応じた信号レベルをチエツク出力端子に出力
し、また出力ラインチエツクが指定されるとライ
ンシフト信号が発生するたびに制御基板の前記以
外の各出力端子を順次アクテイブとするチエツク
プログラムを設定し、入力ラインチエツクではラ
インシフト信号により選定した入力ラインに高レ
ベル或いは低レベルの信号を与えてチエツク出力
端子の信号レベルにより入力ポートと入力端子間
の異常を判定し、出力ラインチエツクではライン
シフト信号により選定した出力ラインの信号レベ
ルにより出力ポートと出力端子間の異常を判定す
るようにしたものである。
(ホ) 実施例
第２図は本発明に依るチエツク方式の構成を示
しており、１は第１図に示す制御基板、１４はチ
エツカで基本的には電源＋Ｂにチエツクモード指
定スイツチ３、ラインシフトスイツチ４、入出力
切換スイツチ５を接続するだけで構成される。し
かして本発明に依るチエツク方式では、チエツク
する制御基板１に実動作では使用しない入力端子
を一つだけ確保する必要があり、図に示す入力端
子Ｂ８は第１図に示す実動作時には使用されてお
らず、第２図のチエツク動作時にはチエツカ１４
の端子Ｃ１を通してチエツクモード指定スイツチ
３に接続される。また本例では、チエツク動作時
に制御基板１の出力端子Ａ１４をチエツク出力端
子に設定するが、このチエツク出力端子の信号レ
ベルを検出する方法としてLEDを採用している。
したがつて本例のチエツカ１４は上記のスイツチ
３，４，５とともにLED１５を更に具備してお
り、LED１５はチエツカ１４の端子Ｃ４を通し
て出力端子Ａ１４（チエツク時にはチエツク出力
端子）に接続している。更にラインシフトスイツ
チ４及び入出力切換スイツチ５は夫々端子Ｃ２・
Ｃ３を通して制御基板１の任意の入力端子に接続
されるが、図では入力端子Ｂ６・Ｂ７に接続して
いる。
しており、１は第１図に示す制御基板、１４はチ
エツカで基本的には電源＋Ｂにチエツクモード指
定スイツチ３、ラインシフトスイツチ４、入出力
切換スイツチ５を接続するだけで構成される。し
かして本発明に依るチエツク方式では、チエツク
する制御基板１に実動作では使用しない入力端子
を一つだけ確保する必要があり、図に示す入力端
子Ｂ８は第１図に示す実動作時には使用されてお
らず、第２図のチエツク動作時にはチエツカ１４
の端子Ｃ１を通してチエツクモード指定スイツチ
３に接続される。また本例では、チエツク動作時
に制御基板１の出力端子Ａ１４をチエツク出力端
子に設定するが、このチエツク出力端子の信号レ
ベルを検出する方法としてLEDを採用している。
したがつて本例のチエツカ１４は上記のスイツチ
３，４，５とともにLED１５を更に具備してお
り、LED１５はチエツカ１４の端子Ｃ４を通し
て出力端子Ａ１４（チエツク時にはチエツク出力
端子）に接続している。更にラインシフトスイツ
チ４及び入出力切換スイツチ５は夫々端子Ｃ２・
Ｃ３を通して制御基板１の任意の入力端子に接続
されるが、図では入力端子Ｂ６・Ｂ７に接続して
いる。
そしてマイクロコンピユータ２は実動作のプロ
グラムとともに第３図のフローチヤートに示すチ
エツクプログラムが設定されている。即ち、実動
作のプログラムM0を実行中に入力ポートI8にお
けるチエツク信号CHKの状態を検出し、チエツ
クモード指定スイツチ３のONにより入力端子Ｂ
８に「Ｈ」の信号が導入されているとチエツク信
号CHKが「Ｌ」となつて、マイクロコンピユー
タ２はチエツクモードとなつてチエツクプログラ
ムを実行する。そして先ずマイクロコンピユータ
２は入力ポートI8を除く全ての入出力ポートをノ
ンアクテイブにセツトした後、入力ポート数及び
出力ポート数に応じて予め設定されている入力数
と出力数とを夫々カウンタにセツトする。続いて
マイクロコンピユータ２は入力ポートI6における
入出力指定信号Ｉ／Ｏの状態を検出する。いま入
出力切換スイツチ５がOFFされていると、入力
端子Ｂ６には「Ｌ」の信号が導入されて入出力指
定信号Ｉ／Ｏが「Ｈ」となり出力ラインのチエツ
ク状態となる。そしてマイクロコンピユータ２は
入力ポートI7におけるラインシフト信号SETの状
態を検出し、ラインシフトスイツチ４のONによ
り入力端子Ｂ７に「Ｈ」の信号が導入されてライ
ンシフト信号SFTが「Ｌ」となると、先ずＡ１
端子をアクテイブとする。以下、ラインシフトス
イツチ４をONするたびにマイクロコンピユータ
２はＡ２端子、Ａ３，Ａ７端子、Ａ３，Ａ７端
子、Ａ４，Ａ８端子、Ａ５，Ａ９端子、Ａ６，Ａ
１０端子、Ａ１１端子、Ａ１２端子、Ａ１３端
子、Ａ１４端子を順次アクテイブにし、出力数の
カウントオーバーによりM0に復帰する。したが
つてチエツク者は、ラインシフトスイツチ４を
ONするごとに対応する出力端子の電圧をテスタ
ーにより測定して各出力ラインをチエツクする。
例えばインターフエイス７のIC７1に異常がある
と、Ａ２端子のチエツク時に「Ｌ」が出力されな
いがこの場合、出力ポートO2と出力端子Ａ２間
をテスターで測定することによりIC７1の異常が
検出できる。またフオイスカー現象等により制御
基板１上で導体がタツチしている部分１６がある
と、出力端子Ａ３のチエツク時には出力端子Ａ３
及びＡ４が同時に「Ｌ」になるので部分１６にお
ける導体シヨートがテスターにより発見できる。
グラムとともに第３図のフローチヤートに示すチ
エツクプログラムが設定されている。即ち、実動
作のプログラムM0を実行中に入力ポートI8にお
けるチエツク信号CHKの状態を検出し、チエツ
クモード指定スイツチ３のONにより入力端子Ｂ
８に「Ｈ」の信号が導入されているとチエツク信
号CHKが「Ｌ」となつて、マイクロコンピユー
タ２はチエツクモードとなつてチエツクプログラ
ムを実行する。そして先ずマイクロコンピユータ
２は入力ポートI8を除く全ての入出力ポートをノ
ンアクテイブにセツトした後、入力ポート数及び
出力ポート数に応じて予め設定されている入力数
と出力数とを夫々カウンタにセツトする。続いて
マイクロコンピユータ２は入力ポートI6における
入出力指定信号Ｉ／Ｏの状態を検出する。いま入
出力切換スイツチ５がOFFされていると、入力
端子Ｂ６には「Ｌ」の信号が導入されて入出力指
定信号Ｉ／Ｏが「Ｈ」となり出力ラインのチエツ
ク状態となる。そしてマイクロコンピユータ２は
入力ポートI7におけるラインシフト信号SETの状
態を検出し、ラインシフトスイツチ４のONによ
り入力端子Ｂ７に「Ｈ」の信号が導入されてライ
ンシフト信号SFTが「Ｌ」となると、先ずＡ１
端子をアクテイブとする。以下、ラインシフトス
イツチ４をONするたびにマイクロコンピユータ
２はＡ２端子、Ａ３，Ａ７端子、Ａ３，Ａ７端
子、Ａ４，Ａ８端子、Ａ５，Ａ９端子、Ａ６，Ａ
１０端子、Ａ１１端子、Ａ１２端子、Ａ１３端
子、Ａ１４端子を順次アクテイブにし、出力数の
カウントオーバーによりM0に復帰する。したが
つてチエツク者は、ラインシフトスイツチ４を
ONするごとに対応する出力端子の電圧をテスタ
ーにより測定して各出力ラインをチエツクする。
例えばインターフエイス７のIC７1に異常がある
と、Ａ２端子のチエツク時に「Ｌ」が出力されな
いがこの場合、出力ポートO2と出力端子Ａ２間
をテスターで測定することによりIC７1の異常が
検出できる。またフオイスカー現象等により制御
基板１上で導体がタツチしている部分１６がある
と、出力端子Ａ３のチエツク時には出力端子Ａ３
及びＡ４が同時に「Ｌ」になるので部分１６にお
ける導体シヨートがテスターにより発見できる。
また入出力切換スイツチ５がONされている
と、入力端子Ｂ６には「Ｈ」の信号が導入されて
入出力指定信号Ｉ／Ｏが「Ｌ」となり、入力ライ
ンのチエツク状態となる。そしてラインシフトス
イツチ４のONにより入力ポートI7のラインシフ
ト信号SFTが「Ｌ」となると、入力端子Ｂ１の
信号レベルをインプツトし、その信号レベルを出
力ポートO10にアウトプツトするものである。し
たがつてチエツク者はクリツプワイヤにて＋5V
の電源を入力端子Ｂ１に印加すると、マイクロコ
ンピユータ２は出力ポートO10に「Ｈ」を出力す
るために出力端子Ａ１４は「Ｌ」となつてLED
１５が点灯する。また入力端子Ｂ１の印加電圧を
0Vにすると、マイクロコンピユータ２は出力ポ
ートO10に「Ｌ」を出力するために出力端子Ａ１
４は「Ｈ」となつてLED１５は消灯する。以下、
ラインシフトスイツチ４をONするたびにマイク
ロコンピユータ２は、入力端子Ｂ２，Ｂ３…Ｂ５
の信号レベルをインプツトし、その信号レベルを
出力ポートO10にアウトプツトし、入力数のカウ
ントオーバーによりM0に復帰する。例えばイン
ターフエイス１０のIC１０1が異常であると、入
力端子Ｂ２のチエツク時に＋5V及び0Vを順次印
加してもLED１５は点灯或いは消灯を保持する。
したがつて入力ポートI2と入力端子Ｂ２の間をテ
スターにて測定することでIC１０1の異常が検出
できる。
と、入力端子Ｂ６には「Ｈ」の信号が導入されて
入出力指定信号Ｉ／Ｏが「Ｌ」となり、入力ライ
ンのチエツク状態となる。そしてラインシフトス
イツチ４のONにより入力ポートI7のラインシフ
ト信号SFTが「Ｌ」となると、入力端子Ｂ１の
信号レベルをインプツトし、その信号レベルを出
力ポートO10にアウトプツトするものである。し
たがつてチエツク者はクリツプワイヤにて＋5V
の電源を入力端子Ｂ１に印加すると、マイクロコ
ンピユータ２は出力ポートO10に「Ｈ」を出力す
るために出力端子Ａ１４は「Ｌ」となつてLED
１５が点灯する。また入力端子Ｂ１の印加電圧を
0Vにすると、マイクロコンピユータ２は出力ポ
ートO10に「Ｌ」を出力するために出力端子Ａ１
４は「Ｈ」となつてLED１５は消灯する。以下、
ラインシフトスイツチ４をONするたびにマイク
ロコンピユータ２は、入力端子Ｂ２，Ｂ３…Ｂ５
の信号レベルをインプツトし、その信号レベルを
出力ポートO10にアウトプツトし、入力数のカウ
ントオーバーによりM0に復帰する。例えばイン
ターフエイス１０のIC１０1が異常であると、入
力端子Ｂ２のチエツク時に＋5V及び0Vを順次印
加してもLED１５は点灯或いは消灯を保持する。
したがつて入力ポートI2と入力端子Ｂ２の間をテ
スターにて測定することでIC１０1の異常が検出
できる。
かかるチエツクプログラムで、チエツク時にチ
エツカ１４と接続する入力端子及び出力端子、チ
エツクする入力端子数及びこれら入力端子からイ
ンプツトする順序、チエツクする出力端子数及び
これら出力端子をアクテイブにする順序、そして
インターフエイスの条件に応じた各出力ポートの
アクテイブレベルはチエツクすべき制御基板に応
じて予め設定しなければならないが、チエツク方
法そのものについて共通となり設定が容易であ
る。
エツカ１４と接続する入力端子及び出力端子、チ
エツクする入力端子数及びこれら入力端子からイ
ンプツトする順序、チエツクする出力端子数及び
これら出力端子をアクテイブにする順序、そして
インターフエイスの条件に応じた各出力ポートの
アクテイブレベルはチエツクすべき制御基板に応
じて予め設定しなければならないが、チエツク方
法そのものについて共通となり設定が容易であ
る。
第４図は上記のチエツクプログラムを実行する
ときのマイクロコンピユータ２の機能を説明する
ブロツク図である。そして制御手段１７はチエツ
ク信号CHKがチエツク信号検出手段１８にて検
出されると動作を開始するが、このとき入出力指
定信号検出手段１９で入出力指定信号Ｉ／Ｏの
「Ｈ」が検出されると出力ラインのチエツク動作
を制御する。テスト出力パターン発生手段２０は
各出力ラインに対応して夫々所定の出力パターン
を記憶しており、出力ポート２１はこの出力パタ
ーンが与えられると対応する一つの出力ラインを
アクテイブにする。またテスト出力パターン発生
手段２０は、出力ラインのチエツク時に制御手段
１７より出力される読出信号によりこの出力パタ
ーンの読出状態となる。そしてアドレス発生手段
２２は制御手段１７より出力ラインチエツクの制
御信号が与えられると、ラインシフト信号SFT
がラインシフト信号検出手段２３で検出されるご
とに順次テスト出力パターン発生手段２０のアド
レスを指定するように構成されている。したがつ
て出力ラインのチエツク動作時に於いては、ライ
ンシフト信号SFTが発生するたびに出力ポート
２１には各出力ラインに対応する出力パターンが
テスト出力パターン発生手段２０から読出され、
出力ポート２１は制御手段１７の制御により所定
の出力ラインをアクテイブにする。そして制御手
段１７はラインシフト信号検出手段２３にて検出
されるラインシフト信号SFTをカウントし、予
め設定される出力数に達すると出力ラインのチエ
ツク動作を終了する。
ときのマイクロコンピユータ２の機能を説明する
ブロツク図である。そして制御手段１７はチエツ
ク信号CHKがチエツク信号検出手段１８にて検
出されると動作を開始するが、このとき入出力指
定信号検出手段１９で入出力指定信号Ｉ／Ｏの
「Ｈ」が検出されると出力ラインのチエツク動作
を制御する。テスト出力パターン発生手段２０は
各出力ラインに対応して夫々所定の出力パターン
を記憶しており、出力ポート２１はこの出力パタ
ーンが与えられると対応する一つの出力ラインを
アクテイブにする。またテスト出力パターン発生
手段２０は、出力ラインのチエツク時に制御手段
１７より出力される読出信号によりこの出力パタ
ーンの読出状態となる。そしてアドレス発生手段
２２は制御手段１７より出力ラインチエツクの制
御信号が与えられると、ラインシフト信号SFT
がラインシフト信号検出手段２３で検出されるご
とに順次テスト出力パターン発生手段２０のアド
レスを指定するように構成されている。したがつ
て出力ラインのチエツク動作時に於いては、ライ
ンシフト信号SFTが発生するたびに出力ポート
２１には各出力ラインに対応する出力パターンが
テスト出力パターン発生手段２０から読出され、
出力ポート２１は制御手段１７の制御により所定
の出力ラインをアクテイブにする。そして制御手
段１７はラインシフト信号検出手段２３にて検出
されるラインシフト信号SFTをカウントし、予
め設定される出力数に達すると出力ラインのチエ
ツク動作を終了する。
またチエツク信号CHKがチエツク信号検出手
段１８にて検出されて、且つ入出力指定信号Ｉ／
Ｏの「Ｌ」が入出力指定信号検出手段１９で検出
されると、制御手段１７は入力ポート２４に接続
した入力ラインのチエツク動作を制御する。この
チエツク動作では、マルチプレツクス手段２５が
制御手段１７からの制御信号にて動作し、ライン
シフト信号SFTがラインシフト信号検出手段２
３にて検出されるごとに順次各入力ラインの信号
レベルを検出するように成つている。したがつて
ラインシフトスイツチ４を操作し、且つ対応する
入力ラインに＋5V及び0Vのの電源を印加する
と、マルチプレツクス手段２５はこの印加電圧に
基づく入力ポート２４の入力信号レベルを表示出
力手段２６に出力する。そして表示出力手段２６
は制御手段１７より入力ラインチエツクの制御信
号が導入されているために、マルチプレツクス手
段２５から出力される信号レベルに応じてLED
１５を点灯或いは消灯するものである。また制御
手段１７はラインシフト信号検出手段２３にて検
出されるラインシフト信号SFTをカウントし、
予め設定される入力数に達すると入力ラインのチ
エツク動作を終了する。
段１８にて検出されて、且つ入出力指定信号Ｉ／
Ｏの「Ｌ」が入出力指定信号検出手段１９で検出
されると、制御手段１７は入力ポート２４に接続
した入力ラインのチエツク動作を制御する。この
チエツク動作では、マルチプレツクス手段２５が
制御手段１７からの制御信号にて動作し、ライン
シフト信号SFTがラインシフト信号検出手段２
３にて検出されるごとに順次各入力ラインの信号
レベルを検出するように成つている。したがつて
ラインシフトスイツチ４を操作し、且つ対応する
入力ラインに＋5V及び0Vのの電源を印加する
と、マルチプレツクス手段２５はこの印加電圧に
基づく入力ポート２４の入力信号レベルを表示出
力手段２６に出力する。そして表示出力手段２６
は制御手段１７より入力ラインチエツクの制御信
号が導入されているために、マルチプレツクス手
段２５から出力される信号レベルに応じてLED
１５を点灯或いは消灯するものである。また制御
手段１７はラインシフト信号検出手段２３にて検
出されるラインシフト信号SFTをカウントし、
予め設定される入力数に達すると入力ラインのチ
エツク動作を終了する。
本例におけるチエツカは、チエツクモード指定
スイツチ３・入出力切換スイツチ５・ラインシフ
トスイツチ４及びLED１５を備えた最も簡単な
装置であるが、パーソナルコンピユータを利用す
ることで本発明に依るチエツク方式は一層効果的
となる。即ち、パーソナルコンピユータを、ケー
ブル及び制御基板の出力端子のアクテイブレベル
に応じた入力インターフエイスと、制御基板の入
力端子の入力レベルに応じた出力インターフエイ
スを介し制御基板に接続して、パーソナルコンピ
ユータのソフトウエアにより前述した入力端子ラ
イン及び出力端子ラインのチエツクを自動的に行
つて制御基板の良否を判定するものである。そし
てこのチエツク動作のスタート時点で、チエツク
信号・入出力指定信号・ラインシフト信号が入力
する制御基板の入力端子及び制御基板のチエツク
出力端子、チエツクする入力端子数及び制御基板
がこれら入力端子よりインプツトする順序、及び
チエツクする出力端子数及び制御基板がこれら出
力端子をアクテイブにする順序をデイスプレー上
での対話形式によりソフトウエアに入力するよう
構成することで、パーソナルコンピユータによる
チエツカは若干のインターフエイスを除いて全て
の制御基板に対して共通化が図れる。
スイツチ３・入出力切換スイツチ５・ラインシフ
トスイツチ４及びLED１５を備えた最も簡単な
装置であるが、パーソナルコンピユータを利用す
ることで本発明に依るチエツク方式は一層効果的
となる。即ち、パーソナルコンピユータを、ケー
ブル及び制御基板の出力端子のアクテイブレベル
に応じた入力インターフエイスと、制御基板の入
力端子の入力レベルに応じた出力インターフエイ
スを介し制御基板に接続して、パーソナルコンピ
ユータのソフトウエアにより前述した入力端子ラ
イン及び出力端子ラインのチエツクを自動的に行
つて制御基板の良否を判定するものである。そし
てこのチエツク動作のスタート時点で、チエツク
信号・入出力指定信号・ラインシフト信号が入力
する制御基板の入力端子及び制御基板のチエツク
出力端子、チエツクする入力端子数及び制御基板
がこれら入力端子よりインプツトする順序、及び
チエツクする出力端子数及び制御基板がこれら出
力端子をアクテイブにする順序をデイスプレー上
での対話形式によりソフトウエアに入力するよう
構成することで、パーソナルコンピユータによる
チエツカは若干のインターフエイスを除いて全て
の制御基板に対して共通化が図れる。
(ヘ) 発明の効果
本発明はマイクロコンピユータに制御基板のチ
エツクプログラムを設定するものであるが、チエ
ツク動作開始を指令するチエツク信号、入力ライ
ンのチエツクと出力ラインのチエツクを切換える
入出力指定信号、チエツクすべき入力ラインまた
は出力ラインを順次選定するラインシフト信号が
夫々入力する各入力端子とチエツク出力端子とを
制御基板に設定することで、全ての制御基板に対
して共通のチエツク方式が適用される。しかも制
御基板上の入出力ラインを順次スタテイツクにチ
エツクするために、テスター等の手動によるチエ
ツクも可能となり市場においても点検サービスを
行うことができる。また制御基板の入力端子ライ
ン及び出力端子ラインのチエツクを自動的に行え
るチエツカを作製した場合でも、制御基板の入力
端子の入力レベルに応じた入力インターフエイス
及び制御基板の出力端子のアクテイブレベルに応
じた出力インターフエイスを変更するだけでチエ
ツカの共通化が図れる。
エツクプログラムを設定するものであるが、チエ
ツク動作開始を指令するチエツク信号、入力ライ
ンのチエツクと出力ラインのチエツクを切換える
入出力指定信号、チエツクすべき入力ラインまた
は出力ラインを順次選定するラインシフト信号が
夫々入力する各入力端子とチエツク出力端子とを
制御基板に設定することで、全ての制御基板に対
して共通のチエツク方式が適用される。しかも制
御基板上の入出力ラインを順次スタテイツクにチ
エツクするために、テスター等の手動によるチエ
ツクも可能となり市場においても点検サービスを
行うことができる。また制御基板の入力端子ライ
ン及び出力端子ラインのチエツクを自動的に行え
るチエツカを作製した場合でも、制御基板の入力
端子の入力レベルに応じた入力インターフエイス
及び制御基板の出力端子のアクテイブレベルに応
じた出力インターフエイスを変更するだけでチエ
ツカの共通化が図れる。
第１図は制御基板の具体例を示す図、第２図は
本発明に依るチエツク方式の構成図、第３図はチ
エツクプログラムを示すフローチヤート、第４図
はチエツクプログラムを実行するときのマイクロ
コンピユータの動作を説明する機能ブロツク図で
ある。 １…制御基板、２…マイクロコンピユータ、３
…チエツクモード指定スイツチ、４…ラインシフ
トスイツチ、５…入出力切換スイツチ、Ａ２２…
チエツク出力端子。
本発明に依るチエツク方式の構成図、第３図はチ
エツクプログラムを示すフローチヤート、第４図
はチエツクプログラムを実行するときのマイクロ
コンピユータの動作を説明する機能ブロツク図で
ある。 １…制御基板、２…マイクロコンピユータ、３
…チエツクモード指定スイツチ、４…ラインシフ
トスイツチ、５…入出力切換スイツチ、Ａ２２…
チエツク出力端子。
Claims (1)
- １ マイクロコンピユータを装着してその各入出
力ポートを夫々所定のインターフエイスを介して
各入出力端子に接続した制御基板に於いて、実動
作時には使用しない入力端子及びこれに接続され
る入力ポートを設定して、チエツク時には該入力
端子にチエツクモード指定スイツチを接続し、そ
の他任意の二つの入力端子にラインシフトスイツ
チ及び入出力切換スイツチを夫々接続すると共に
任意の一つの出力端子をチエツク出力端子に設定
し、前記マイクロコンピユータには、前記入出力
切換スイツチにより入力ラインチエツクが指定さ
れると前記ラインシフトスイツチが操作されるご
とに前記以外の各入力端子の入力レベルを検出し
て該入力レベルに応じた信号レベルを前記チエツ
ク出力端子に出力し、また前記入出力切換スイツ
チにより出力ラインチエツクが指定されると前記
ラインシフトスイツチが操作されるごとに前記以
外の出力端子を順次アクテイブとするチエツクプ
ログラムを実動作のプログラムと共に設定して、
前記チエツク動作開始指令スイツチの操作により
前記マイクロコンピユータが前記チエツクプログ
ラムを実行したときに、前記入力ラインチエツク
で前記ラインシフトスイツチにより選定した入力
ラインに対応する前記入力端子に高レベル或いは
低レベルの信号を与えて前記チエツク出力端子の
信号レベルにより入力ポートと入力端子間の異常
をチエツクし、前記出力ラインチエツクで前記ラ
インシフトスイツチにより選定した出力ラインに
対応する前記出力端子の信号レベルにより出力ポ
ートと出力端子間の異常をチエツクするようにし
た制御基板のチエツク方式。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194853A JPS6086644A (ja) | 1983-10-17 | 1983-10-17 | 制御基板のチエツク方式 |
| US06/659,710 US4627056A (en) | 1983-10-17 | 1984-10-11 | Check system for a control board |
| CA000465582A CA1226037A (en) | 1983-10-17 | 1984-10-16 | Check system for a control board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58194853A JPS6086644A (ja) | 1983-10-17 | 1983-10-17 | 制御基板のチエツク方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6086644A JPS6086644A (ja) | 1985-05-16 |
| JPH0149974B2 true JPH0149974B2 (ja) | 1989-10-26 |
Family
ID=16331364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58194853A Granted JPS6086644A (ja) | 1983-10-17 | 1983-10-17 | 制御基板のチエツク方式 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US4627056A (ja) |
| JP (1) | JPS6086644A (ja) |
| CA (1) | CA1226037A (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5263170A (en) * | 1985-02-16 | 1993-11-16 | Omron Tateisi Electronics, Co. | Monitor circuit for detecting noise conditions through input output coincidence comparison |
| US4866714A (en) * | 1987-10-15 | 1989-09-12 | Westinghouse Electric Corp. | Personal computer-based dynamic burn-in system |
| DE19532882A1 (de) * | 1995-09-06 | 1997-03-13 | Bosch Gmbh Robert | Verfahren und Vorrichtung zur Überprüfung einer Steuereinheit |
| EP0864875B1 (de) * | 1997-03-11 | 2003-08-20 | Schneider Electric Gmbh | Verfahren zur Überprüfung einer Sicherheitsschaltung |
| US6546297B1 (en) * | 1998-11-03 | 2003-04-08 | Robertshaw Controls Company | Distributed life cycle development tool for controls |
| EP1203304A1 (en) * | 1999-05-20 | 2002-05-08 | Lancer Partnership, Ltd. | A beverage dispenser including an improved electronic control system |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4127768A (en) * | 1977-01-03 | 1978-11-28 | Honeywell Information Systems Inc. | Data processing system self-test enabling technique |
| US4410984A (en) * | 1981-04-03 | 1983-10-18 | Honeywell Information Systems Inc. | Diagnostic testing of the data path in a microprogrammed data processor |
| US4517154A (en) * | 1982-07-27 | 1985-05-14 | General Electric Company | Self-test subsystem for nuclear reactor protection system |
| EP0102434B1 (fr) * | 1982-08-30 | 1986-07-30 | International Business Machines Corporation | Dispositif pour signaler à l'unité de commande centrale d'un équipement de traitement de données, les erreurs se produisant dans les adaptateurs |
-
1983
- 1983-10-17 JP JP58194853A patent/JPS6086644A/ja active Granted
-
1984
- 1984-10-11 US US06/659,710 patent/US4627056A/en not_active Expired - Lifetime
- 1984-10-16 CA CA000465582A patent/CA1226037A/en not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6086644A (ja) | 1985-05-16 |
| US4627056A (en) | 1986-12-02 |
| CA1226037A (en) | 1987-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3659273A (en) | Error checking arrangement | |
| EP0210277B1 (en) | Universal package | |
| JPH0149974B2 (ja) | ||
| US4703482A (en) | Universal apparatus for detecting faults in microprocessor systems | |
| CN110453400A (zh) | 刺绣机面线状态检测方法、装置、电子设备及存储介质 | |
| JPS5994195A (ja) | 自動販売機の表示テスト方法 | |
| JPS6184712A (ja) | プログラマブルコントロ−ラ | |
| JP3641988B2 (ja) | 自動販売機制御装置 | |
| KR910009799B1 (ko) | 엘리베이터 운행 감시 제어회로 | |
| JP3018827B2 (ja) | 台間玉貸機 | |
| JPS5998292A (ja) | 自動販売機の販売テスト方法 | |
| JP2926175B2 (ja) | ワンチップマイクロコンピュータのプログラムメモリ部テスト装置及び方法 | |
| KR940001955B1 (ko) | 팩/캔 자동판매기 전자식 제어기의 모드 선택방법 및 회로 | |
| CN119575015A (zh) | 一种变频器测试方法、系统、装置与介质 | |
| JPS6235154B2 (ja) | ||
| KR960013753B1 (ko) | Pcb 시험 시스템 | |
| JP2769258B2 (ja) | プログラマブルコントローラの通信エラー検出装置 | |
| CN120428694A (zh) | 基于can网络自动化测试车载设备的系统、方法及装置 | |
| JPS59112387A (ja) | 自動販売機の制御方法 | |
| JP2751368B2 (ja) | マイクロコンピュータの試験装置 | |
| JP2000259923A (ja) | 自動販売機の制御装置 | |
| US4553088A (en) | Wiring pair reversal detector | |
| JP2927385B2 (ja) | 自動販売機の商品選択制御装置 | |
| JPH0313606B2 (ja) | ||
| JPH01295343A (ja) | 情報処理装置の表示制御方法 |